CN103700579A - 用于制造第ⅲ族氮化物半导体的方法 - Google Patents

用于制造第ⅲ族氮化物半导体的方法 Download PDF

Info

Publication number
CN103700579A
CN103700579A CN201310360807.1A CN201310360807A CN103700579A CN 103700579 A CN103700579 A CN 103700579A CN 201310360807 A CN201310360807 A CN 201310360807A CN 103700579 A CN103700579 A CN 103700579A
Authority
CN
China
Prior art keywords
nitride semiconductor
iii nitride
group iii
resilient coating
sapphire substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310360807.1A
Other languages
English (en)
Other versions
CN103700579B (zh
Inventor
中田尚幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012214017A external-priority patent/JP5978893B2/ja
Priority claimed from JP2012213990A external-priority patent/JP5838943B2/ja
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of CN103700579A publication Critical patent/CN103700579A/zh
Application granted granted Critical
Publication of CN103700579B publication Critical patent/CN103700579B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C23C16/0218—Pretreatment of the material to be coated by heating in a reactive atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及用于制造第III族氮化物半导体的方法。具有c面主表面的蓝宝石的表面通过ICP干法蚀刻图案化。在氢或氮气氛中在低于700℃的温度下或者在高于800℃至1100℃的温度下对图案化的蓝宝石衬底进行热处理。通过磁控溅射在蓝宝石衬底的在200℃至低于700℃的温度下加热的图案化侧上的表面上形成AIN缓冲层。在缓冲层上，通过MOCVD将具有c面主表面的第III族氮化物半导体层形成为具有1μm至10μm的厚度。

Description

用于制造第Ⅲ族氮化物半导体的方法
技术领域
本发明涉及在通过溅射在图案化的蓝宝石衬底上形成AIN缓冲层之后通过MOCVD形成笫III族氮化物半导体的方法。 
背景技术
由于使用MOCVD在蓝宝石衬底上形成第III族氮化物半导体时蓝宝石的晶格常数与第III族氮化物半导体显著不同，所以在蓝宝石衬底和第III族氮化物半导体之间形成缓冲层来减少晶格失配，由此改善第III族氮化物半导体的结晶性。通常，缓冲层由通过MOCVD在低温下生长的AIN或GaN制成，但通过溅射形成缓冲层的技术也是已知的。 
在用于制造第III族氮化物半导体发光器件的方法中，第III族氮化物半导体层经由缓冲层形成在图案化的蓝宝石衬底上，由此提高光提取效率。 
日本公开特许公报(特开)第2010-10363号公开了在具有a面主表面的蓝宝石衬底的热处理之后，通过在氢气氛中在1000℃至1500℃的温度下进行干法蚀刻图案化为凹-凸图形，通过溅射在具有a面主表面的蓝宝石衬底上形成AIN层，以及通过MOCVD在缓冲层上形成第III族氮化物半导体。也公开了这样条件下的热处理允许第III族氮化物半导体的生长具有高的结晶性，甚至在被干法蚀刻损害的具有a面主表面的蓝宝石衬底上也是如此。 
然而，日本公开特许公报(特开)第2010-10363号公开的方法需要高温下的热处理过程，并且存在制造成本的问题。由于蓝宝石的a面和c面之间的原子排列不同，所以形成具有好的表面平坦性和结晶性的第III族氮化物半导体的热处理条件应当是不同的。然而，日本公开特许公报(特开)第2010-10363号仅仅公开了使用具有a面主表面的蓝宝石衬底的情况。没有描述使用具有c面主表面的蓝宝石衬底的情况下的热条件。 
发明内容
鉴于上述，本发明的一个目的是当在具有c面主表面的蓝宝石衬底上 通过溅射形成AIN缓冲层且在缓冲层上形成第III族氮化物半导体时改善第III族氮化物半导体的平坦性和结晶性。 
本发明的一个方面是一种用于制造第III族氮化物半导体的方法，其包括在蓝宝石衬底上通过溅射形成AIN缓冲层之后通过MOCVD生长第III族氮化物半导体，其中使用具有c面主表面和通过干法蚀刻图案化为凹形或凸形图形的表面的蓝宝石衬底，并且在氮气氛或氢气氛中在低于700℃的温度下对蓝宝石衬底进行热处理(退火)之后形成缓冲层。 
在形成缓冲层之前的热处理中，温度更优选地为500℃至700℃。由此，可进一步改善第III族氮化物半导体的表面平坦性和结晶性。温度进一步优选为500℃至600℃。 
在形成缓冲层之前，在500℃至700℃的温度范围内的热处理更优选在氮气氛中进行，原因是第III族氮化物半导体的表面平坦性比在氢气氛中更为改善。 
本发明中，缓冲层优选通过溅射形成在从200℃加热到700℃的蓝宝石衬底上。 
本发明的其它方面是用于制造第III族氮化物半导体的方法，包括在蓝宝石衬底上通过溅射形成AIN缓冲层之后通过MOCVD生长第III族氮化物半导体，其中使用具有c面主表面和通过干法蚀刻图案化为凹形或凸形图形的表面的蓝宝石衬底，通过溅射在200℃至低于700℃的温度下加热的蓝宝石衬底上形成缓冲层，并且在形成缓冲层之后至第III族氮化物半导体形成之前的时间期间将蓝宝石衬底保持在常温下。 
本文所使用的术语“常温”是指未进行加热或冷却得到的温度，例如，在0℃至40℃的范围内。 
本发明的另一方面是用于制造第III族氮化物半导体的方法，其包括在蓝宝石衬底上通过溅射形成AIN缓冲层之后通过MOCVD生长第III族氮化物半导体，其中使用具有c面主表面和通过干法蚀刻图案化为凹形或凸形图形的表面的蓝宝石衬底，并且在氮或氢气氛中在高于800℃且不高于1100℃的温度下对蓝宝石衬底进行热处理之后形成缓冲层。 
在形成缓冲层之前的热处理中，温度更优选为900℃至1100℃。由此，可进一步改善第III族氮化物半导体的表面平坦性和结晶性。温度进一步优选为900℃至1000℃。 
在形成缓冲层之前温度范围为800℃至1100℃的热处理更优选在氢气氛中进行，原因是第III族氮化物半导体的表面平坦性比在氮气氛中更 为改善。 
缓冲层优选通过溅射形成在从200℃加热到700℃的蓝宝石衬底上。 
可以使用磁控溅射、DC溅射、RF溅射、离子束溅射和ECR溅射来形成缓冲层。 
当通过干法蚀刻所蚀刻的区域大于未蚀刻区域(被掩模保护的区域)时本发明特别有效。 
根据本发明，具有良好的表面平坦性和结晶性的第III族氮化物半导体可以经由通过在具有c面主表面的图案化蓝宝石衬底上进行溅射形成的AIN缓冲层来形成。根据本发明的制造方法不需要高温下的热处理，由此降低制造成本。 
附图说明
本发明的各种其它目的、特征和伴随的优点将容易理解，因为它们在结合附图考虑时参考随后优选实施方案的详细描述而变得更好理解，附图中： 
图1A到1C示出根据实施方案1的用于制造第III族氮化物半导体的方法的略图。 
图2是示出热处理温度和结晶性之间的关系的曲线图。 
图3是示出热处理温度和结晶性之间的关系的曲线图。 
图4A到4I是GaN表面的照片。 
图5A到5F是蓝宝石衬底RHEED图案的照片。 
图6A到6C示出用于制造根据实施方案3的第III族氮化物半导体的方法的略图。 
图7A到7M是GaN表面的照片。 
具体实施方式
接下来参考附图描述本发明的一个具体实施方案。然而，本发明不限于实施方案。 
实施方案1 
首先，制备具有c面主表面的蓝宝石衬底10。蓝宝石衬底的一个表面通过ICP干法蚀刻而图案化(图1A)。图案包括其中凹陷和凸起周期性排列的点图案或条纹图案。在点图案的情况下，每个点具有六边形、矩形、三角形、圆形和其它的平面形状以及在点的顶表面上分别具有上述平面形状的锥体、圆锥、棱柱、圆柱、截棱锥、截圆锥和其它的三维形状。 
图案的深度(点图案凸起的高度、点图案凹陷的深度、或条纹沟槽的深度)优选为0.1μm到10μm。当深度小于0.1μm时，在根据本发明的发光器件中光提取效率提高不充分。当深度超过10μm时，在蓝宝石衬底10上形成的第III族氮化物半导体形状未被完全填充，因此不能获得表面平坦的第III族氮化物半导体，这是不优选的。 
随后，使图案化的蓝宝石衬底10在氢或氮气氛中于低于700℃的温度下经受热处理。压力为常压。在热处理过程中，在加热到设计温度之后立即停止加热以使温度降低到常温。热处理可以利用在后续工艺中使用的磁控溅射或其它装置来完成。热处理温度的下限是常温。 
接下来，将图案化的蓝宝石衬底10放入磁控溅射装置的室中。随着在从200℃至小于700℃范围内的任意温度下加热蓝宝石衬底，通过磁控溅射在蓝宝石衬底的图案化表面上形成AIN缓冲层20(图1B)。通过使用高纯度的金属铝靶和在磁控溅射装置的室中引入氮气来沉积AIN。 
可以使用DC溅射、RF溅射、离子束溅射和ECR溅射而不是磁控溅射来形成缓冲层20。 
随后，将蓝宝石衬底10从溅射装置的室中取出并置于MOCVD设备中，并且通过MOCVD在缓冲层20上生具有c面主表面的笫III族氮化物半导体层以具有1μm到10μm的厚度(图IC)。用于MOCVD的原材料气体如下：氨气(NH3)作为氮源，三甲基镓(Ga(CH3)3)作为镓源，三甲基铟(In(CH3)3)作为铟源，三甲基铝(AI(CH3)3)作为铝源，硅烷(SiH4)作为Si掺杂剂气体，二环戊二烯基镁(Mg(C5H5)2)作为Mg掺杂剂气体，以及氢(H2)或氮(N2)作为载气。当本发明应用于用于制造发光器件的方法时，第III族氮化物半导体层30包括依次沉积的n型层、发光层和p型层。 
这就是根据实施方案1的用于制造第III族氮化物半导体的方法。在该制造方法中，在使蓝宝石衬底10图案化后在形成缓冲层20之前在上述温度条件下进行热处理。因此，即使使用具有c面主表面的图案化蓝宝石 衬底10，也可以经由缓冲层20在蓝宝石衬底10上形成具有良好表面平坦性和结晶性的第III族氮化物半导体30。此外，在根据实施方案1的用于制造笫III族氮化物半导体的方法中，在相对较低的低于700℃的温度下进行热处理，而无需高温下的热处理，由此降低制造成本。 
当蓝宝石衬底10图案化为使得蓝宝石衬底10的通过干法蚀刻蚀刻的表面区域大于被掩模保护的未蚀刻区域时，根据实施方案1的用于制造第III族氮化物半导体的方法特别有效。在这样的图案的情况下，第III族氮化物半导体主要在被干法蚀刻损害的部分上生长。但是常规地，不能形成具有良好结晶性的第III族氮化物半导体层30。然而，即使在这样的图案的情况下，也可以通过采用本发明来获得具有好结晶性的笫III族氮化物半导体层30。 
在形成缓冲层20之前的热处理中，温度更优选为500℃至低于700℃，原因是第III族氮化物半导体层30的表面平坦性和结晶性进一步得到改善。进一步优选地，温度为500℃至600℃。热处理优选在氮气氛中而不是在氢气氛中进行，原因是第III族氮化物半导体层30的表面平坦性能进一步得到改善。 
实施方案2 
根据实施方案2的第III族氮化物半导体的制造方法与根据实施方案1的制造方法相同，只是热处理不在形成缓冲层20之前进行。也就是说，在蓝宝石衬底10图案化后，温度保持在常温但不进行热处理，通过磁控溅射形成AIN缓冲层20。 
根据实施方案2的用于制造第III族氮化物半导体层30的方法也允许形成具有良好表面平坦性和结晶性的第III族氮化物半导体，类似于根据实施方案1中的制造方法的情况。此外，由于不进行热处理，所以可以简化制造工艺并且可以降低制造成本。这是因为，蓝宝石衬底10通过磁控溅射加热，其代替形成缓冲层20之前的热处理。这样，在通过磁控溅射形成缓冲层20时衬底的温度优选为500℃至低于700℃，进一步优选为500℃至600℃。 
在实施方案1和2中，在将蓝宝石衬底10从溅射装置中取出到将其置于MOCVD设备中的时间期间，优选从缓冲层20除去静电(电中和缓冲层20)。这是因为，通过溅射形成的缓冲层20被充电并且在将蓝宝石 衬底10从溅射设备转移到MOCVD装置的过程中暴露于大气，结果，细尘粘附至缓冲层20，这影响了第III族氮化物半导体层30的结晶性。因此，缓冲层20的电中和可以阻止细尘的粘附，并改善笫III族氮化物半导体层30的结晶性。例如，通过将使用电离器电离的空气供给到缓冲层20的表面上来进行电中和。 
实施方案3 
如图6A所示，制备具有c面主表面的蓝宝石衬底11。蓝宝石衬底的一个表面经ICP干法蚀刻图案化为周期性的凹形和凸形图案。图案的形状、尺寸和凹陷深度与根据实施方案1的那些相同。 
随后，使图案化的蓝宝石衬底11在氮或氢气氛中在高于800℃至1100℃的温度下经受热处理。压力为常压。在热处理过程中，在加热到设计的温度之后立即停止加热以使温度降低到常温。热处理可以使用在后续工艺中使用的磁控溅射或其它器件来进行。 
接下来，将图案化的蓝宝石衬底11置于磁控溅射装置的室中。随着蓝宝石衬底11被从200℃加热至低于700℃，通过磁控溅射在蓝宝石衬底11的图案化表面上形成AIN缓冲层21(图6B)。形成缓冲层的条件与根据实施方案1的那些相同。 
在本实施方案以及实施方案1和2中，可以用DC溅射、RF溅射、离子束溅射、和ECR溅射而不是磁控溅射来形成缓冲层21。 
随后，将蓝宝石衬底11从溅射装置的室中取出并置于MOCVD中，并且通过MOCVD在缓冲层21上生长具有c面主表面的第III族氮化物半导体层以具有1μm到10μm的厚度(图6C)。MOCVD的生长条件和使用的原材料气体与根据实施方案1的那些相同。 
这就是根据实施方案3的用于制造第III族氮化物半导体的方法。在该制造方法中，在衬底11图案化之后在形成缓冲层21前，在氢或氮气氛中和高于800℃至1100℃的温度下进行热处理。由此，即使使用具有c面主表面的图案化蓝宝石衬底11，也可以经由缓冲层21在蓝宝石衬底11上形成具有良好表面平坦性和结晶性的第III族氮化物半导体31。 
当蓝宝石衬底11图案化为使得蓝宝石衬底11的通过干法蚀刻所蚀刻的表面区域大于通过掩模保护的未蚀刻区域时，根据实施方案3的第III族氮化物半导体的制造方法特别有效。在这样的图案的情况下，第III族 氮化物半导体主要生长在被干法蚀刻损害的部分上。但是常规地，不能形成具有好结晶性的第III族氮化物半导体层31。然而，即使在这样的图案的情况下，也可以通过采用本发明来获得具有好结晶性的笫III族氮化物半导体层31。 
在形成缓冲层21之前的热处理中，温度更优选为900℃至1100℃，这是因为笫III族氮化物半导体层31的表面平坦性和结晶性可进一步得到改善。进一步优选地，温度为900℃至1000℃。热处理优选在氢气氛而不是在氮气氛中进行，原因是笫III族氮化物半导体层31的表面平坦性进一步得到改善。 
在将蓝宝石衬底11从溅射装置中取出到将其置于MOCVD设备中的时间期间，优选从缓冲层21除去静电(电中和缓冲层21)。这是因为，通过溅射形成的缓冲层21被充电并且在将蓝宝石衬底11从溅射设备转移到MOCVD装置的过程中暴露于大气，结果，细尘粘附至缓冲层21，影响了第III族氮化物半导体层31的结晶性。因此，缓冲层21的电中和可以阻止细尘的粘附，并且改善第III族氮化物半导体层31的结晶性。例如，通过将用电离器电离的空气供给到缓冲层21的表面上来进行电中和。 
实验实施例 
下面将描述支持实验方案1、2和3的实验例。 
图2和图3是示出在形成缓冲层20和21之前进行的热处理温度和第III族氮化物半导体层30和31的结晶性之间关系的曲线图。结晶性通过x射线摇摆曲线(XRC)测量来评价。图2显示(10-10)面(当用三个指数表征时为(100)面)的XRC半峰宽值，图3显示(0002)面(当用三个指数表征时为(002)面)的XRC半峰宽值。当热处理在氢气氛中进行和当热处理在氮气氛中进行时分别测量XRC半峰宽值。第III族氮化物半导体层30和31是厚度为3μm的未掺杂GaN层。蓝宝石衬底10和11的整个表面通过ICP干法蚀刻图案化。当形成缓冲层20和21时，蓝宝石衬底10和11的温度被加热到450℃。为了比较，在形成缓冲层20和21(对应于实施方案2)之前没有进行热处理时测量的XRC半峰宽值(如标记“·”所示)。当蓝宝石衬底10和11的表面未被干法蚀刻且未进行热处理时测量XRC半峰宽值(如标记“Δ”所示)。可以评估出，越靠近没有进行干法蚀刻和热处理两者的情况下的目标结晶性，结晶性越好。 
从图2清楚可见，在从500℃到1100℃的热处理温度范围内，在氢气氛和氮气氛两者中GaN(10-10)面的XRC半峰宽值小，从而导致良好的结晶性。当不对蓝宝石衬底10和11进行热处理时结晶性几乎相同且稍微低于当不进行干法蚀刻和热处理两者时的结晶性。然而，在700℃到800℃的温度范围内，在GaN上观察到蚀坑。在高于1100℃的温度下，在氮气氛中XRC半峰宽值增加，导致结晶性变差。已观察到，在氢气氛中，XRC半峰宽值在高于1100℃的温度下略有增加。 
从图3清楚可见，当在氢气氛中进行热处理时GaN(0002)面的XRC半峰宽值具有在500℃到700℃的范围内逐渐增加并且在800℃或更高的温度范围内下降的特性。在700℃到800℃的温度下，半峰宽值大，GaN(0002)面表现出低结晶性。另一方面，当在氮气氛中进行热处理时，XRC半峰宽值具有几乎恒定直到700℃、在高于700℃的温度下增加以及在800℃或更高的温度范围内下降的特性。与在氢气氛中一样，在高于700℃且小于800℃的温度下，XRC半峰宽值大，导致结晶性低。在500℃到900℃的温度范围内，XRC半峰宽值在氮气氛中比在氢气氛中小，在900℃或更高的温度范围内，XRC半峰宽值在氢气氛中比在氮气氛中小。当未进行热处理时，XRC半峰宽值与在氮气氛中在500℃到700℃的温度范围内进行热处理时的XRC半峰宽值相等。当不对蓝宝石衬底10和11进行干法蚀刻和热处理两者时，XRC半峰宽值比在氮气氛中在500℃到700℃的温度范围内进行热处理的XRC半峰宽值低200弧秒。 
图4A至4I和7A至7M是对图2和图3的实验中形成的GaN表面获得的照片。图4A示出不进行热处理时的情况，图4B到4E示出当在氢气氛中分别在800℃、700℃、600℃和500℃的温度下进行热处理的情况。图4F至4I示出当在氮气氛中分别在800℃、700℃、600℃和500℃的温度下进行热处理的情况。如从图4A至4I清楚可见的，GaN表面的平坦性在热处理温度为500℃或600℃时比在热处理温度为700℃或800℃时高，在氢气氛或在氮气氛中均是如此。当热处理温度为700℃或800℃时，观察到蚀坑。即使在不进行热处理时，GaN表面也与在500℃或600℃的温度下进行热处理时一样平坦。 
图7A至7M也是对图2和图3的实验中形成的GaN表面获得的照片。图7A示出不进行热处理时的情况，图7B到7G示出当在氢气氛中分别在1160℃、1100℃、1000℃、900℃、800℃和700℃时进行热处理的情况。图7H至7M示出当在氮气氛中分别在1160℃、1100℃、1000℃、 900℃、800℃和700℃的温度下进行热处理的情况。如从图7A至7M清楚可见的，当热处理温度1160℃、1100℃、1000℃、或900℃时GaN表面的平坦度比热处理温度为700℃或800℃时高，在氢气氛或在氮气氛中均是如此。当热处理温度为700℃或800℃时，观察到蚀坑。 
从图2至4中发现，如果在低于700℃的温度下在氢气氛或在氮气氛中进行热处理，可以获得具有优异表面平坦性和结晶性的GaN。还发现，即使不进行热处理也可以获得具有优异表面平坦性和结晶性的GaN。 
从图2、3和7中发现，如果在高于800℃至1100℃的温度下在氢气氛或在氮气氛中进行热处理，可以获得具有优异表面平坦性和结晶性的GaN。还发现，当热处理温度为900℃至1100℃时，可以进一步改进结晶性。 
图5A至5F是在热处理后蓝宝石衬底10和11的RHEED(反射高能电子衍射)图案的照片。蓝宝石衬底10和11具有c面主表面，且整个表面通过干法蚀刻图案化，与在图2至4中的情况一样。为了对比，对在不进行干法蚀刻和热处理两者的情况下和当只进行干法蚀刻但不进行热处理的情况下的RHEED图案进行拍照。在氢气氛中在500℃、700℃、800℃和1160℃的温度下进行热处理。此外，电子束在两个方向入射：具有c面主表面的蓝宝石衬底10和11的[11-20]方向和[10-10]方向。 
当如图5A中一样不进行干法蚀刻和热处理两者时，蓝宝石衬底10和11没有因干法蚀刻引起的表面粗糙，因此获得清楚的图案。相反，当如图5B中一样在干法蚀刻之后不进行热处理时，图案是模糊的，并且观察到表面粗糙度。如从图5C到图5F中清楚可见的，热处理温度越高，则图案越清晰，且表面粗糙度逐渐恢复。 
从图2至5的实验结果，可以推导在700℃至800℃的热处理温度下GaN的表面平坦性和结晶性低的原因如下。当热处理温度低于700℃时，蓝宝石衬底10和11的表面粗糙度几乎均一，GaN也在蓝宝石衬底的粗糙表面上均匀生长，导致优异的GaN表面平坦性和结晶性。当热处理温度高于800℃时，蓝宝石衬底10和11的表面粗糙度充分恢复，GaN在恢复的表面上均匀生长，导致优异的表面平坦性和结晶性。然而，当热处理温度为700℃至800℃时，蓝宝石衬底10和11的表面粗糙度略有恢复而不是均匀的恢复，因此恢复的部分和未恢复的部分相混合。因此，GaN在恢复的和未恢复的部分两者(其混合成晶体)上生长，由此使GaN的表面平坦性或结晶性变差。 

Claims (14)

1.一种用于制造第III族氮化物半导体的方法，其包括在蓝宝石衬底上通过溅射形成AIN缓冲层之后通过MOCVD生长所述第III族氮化物半导体，其中
使用具有c面主表面和通过干法蚀刻图案化为凹形或凸形图形的表面的蓝宝石衬底；以及
在低于700℃的温度下、在选自氮气氛和氢气氛中的至少一种中对所述蓝宝石衬底进行热处理之后形成所述缓冲层。
2.根据权利要求1所述的用于制造第III族氮化物半导体的方法，其中所述热处理在500℃至低于700℃的温度下进行。
3.根据权利要求1所述的用于制造第III族氮化物半导体的方法，其中在氮气氛中进行所述热处理。
4.根据权利要求2所述的用于制造第III族氮化物半导体的方法，其中在氮气氛中进行所述热处理。
5.根据权利要求1至4中任一项所述的用于制造第III族氮化物半导体的方法，其中利用在200℃至低于700℃的温度下加热的蓝宝石衬底通过溅射形成所述缓冲层。
6.根据权利要求1所述的用于制造第III族氮化物半导体的方法，其中在所述缓冲层上生长所述第III族氮化物半导体之前对所述缓冲层进行电中和。
7.根据权利要求5所述的用于制造第III族氮化物半导体的方法，其中在所述缓冲层上生长所述第III族氮化物半导体之前对所述缓冲层进行电中和。
8.一种用于制造第III族氮化物半导体的方法，其包括在蓝宝石衬底上通过溅射形成AIN缓冲层之后通过MOCVD生长所述笫III族氮化物半导体，其中
使用具有c面主表面和通过干法蚀刻图案化为凹形或凸形图形的表面的蓝宝石衬底；
利用在200℃至低于700℃的温度下加热的蓝宝石衬底通过溅射形成所述缓冲层；以及
在从形成所述缓冲层之后到形成所述第III族氮化物半导体之前的时间期间将所述蓝宝石衬底保持在常温下。
9.根据权利要求8所述的用于制造第III族氮化物半导体的方法，其中在所述缓冲层上生长所述第III族氮化物半导体之前对所述缓冲层进行电中和。
10.一种用于制造笫III族氮化物半导体的方法，其包括在蓝宝石衬底上通过溅射形成AIN缓冲层之后通过MOCVD生长所述第III族氮化物半导体，其中
使用具有c面主表面和通过干法蚀刻图案化为凹形或凸形图形的表面的蓝宝石衬底；以及
在高于800℃且不高于1100℃的温度下、在选自氮气氛和氢气氛中的至少一种中对所述蓝宝石衬底进行热处理之后形成所述缓冲层。
11.根据权利要求10所述的用于制造第III族氮化物半导体的方法，其中在900℃至1100℃的温度下进行所述热处理。
12.根据权利要求10所述的用于制造第III族氮化物半导体的方法，其中在氢气氛中进行所述热处理。
13.根据权利要求11所述的用于制造第III族氮化物半导体的方法，其中在氢气氛中进行所述热处理。
14.根据权利要求10至13中任一项所述的用于制造第III族氮化物半导体的方法，其中在所述缓冲层上生长所述第III族氮化物半导体之前对所述缓冲层进行电中和。
CN201310360807.1A 2012-09-27 2013-08-19 用于制造第ⅲ族氮化物半导体的方法 Active CN103700579B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012214017A JP5978893B2 (ja) 2012-09-27 2012-09-27 Ｉｉｉ族窒化物半導体の製造方法
JP2012213990A JP5838943B2 (ja) 2012-09-27 2012-09-27 Ｉｉｉ族窒化物半導体の製造方法
JP2012-213990 2012-09-27
JP2012-214017 2012-09-27

Publications (2)

Publication Number Publication Date
CN103700579A true CN103700579A (zh) 2014-04-02
CN103700579B CN103700579B (zh) 2016-08-24

Family

ID=50339246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310360807.1A Active CN103700579B (zh) 2012-09-27 2013-08-19 用于制造第ⅲ族氮化物半导体的方法

Country Status (3)

Country Link
US (1) US9214336B2 (zh)
CN (1) CN103700579B (zh)
TW (1) TWI532080B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104505441A (zh) * 2014-10-17 2015-04-08 安徽三安光电有限公司 一种氮化物发光二极管制备方法
CN104659164A (zh) * 2015-01-21 2015-05-27 西安神光皓瑞光电科技有限公司 一种使用两步法生长光电材料和器件的方法
CN108155278A (zh) * 2016-12-06 2018-06-12 赛奥科思有限公司 氮化物半导体模板的制造方法、氮化物半导体模板及氮化物半导体器件
CN108172670A (zh) * 2018-01-09 2018-06-15 福建兆元光电有限公司 Led外延片衬底结构及制造方法
CN110462113A (zh) * 2017-03-29 2019-11-15 古河机械金属株式会社 Iii族氮化物半导体基板和iii族氮化物半导体基板的制造方法
CN111509095A (zh) * 2019-01-31 2020-08-07 财团法人工业技术研究院 复合式基板及其制造方法
US11688825B2 (en) 2019-01-31 2023-06-27 Industrial Technology Research Institute Composite substrate and light-emitting diode

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504340B (zh) * 2019-09-18 2021-10-08 福建兆元光电有限公司 一种氮化镓发光二极管led外延片的生长方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316970A (en) * 1990-08-23 1994-05-31 International Business Machines Corporation Generation of ionized air for semiconductor chips
CN101558502A (zh) * 2006-12-22 2009-10-14 昭和电工株式会社 Ⅲ族氮化物半导体层的制造方法以及ⅲ族氮化物半导体发光元件和灯
US20100163901A1 (en) * 2008-12-26 2010-07-01 Sharp Kabushiki Kaisha Nitride semiconductor light emitting element
CN102447023A (zh) * 2010-09-30 2012-05-09 丰田合成株式会社 生产iii族氮化物半导体发光器件的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1124975B (it) * 1979-11-13 1986-05-14 Becometa Snc Apparecchiatura per lo srotolamento di balle cilindriche di fieno,paglia e simili e per la distribuzione dosata dei medesimi prodotti direttamente nel luogo di utilizzo
JP3464177B2 (ja) * 1999-09-06 2003-11-05 沖電気工業株式会社 半導体製造装置および静電気除去方法
JP4637781B2 (ja) 2006-03-31 2011-02-23 昭和電工株式会社 ＧａＮ系半導体発光素子の製造方法
JP4908381B2 (ja) 2006-12-22 2012-04-04 昭和電工株式会社 Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5056618B2 (ja) 2008-06-26 2012-10-24 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
US8680581B2 (en) * 2008-12-26 2014-03-25 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor and template substrate
JP2012064811A (ja) * 2010-09-16 2012-03-29 Toshiba Corp 半導体素子の製造方法
JP5581941B2 (ja) 2010-09-28 2014-09-03 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP5246236B2 (ja) 2010-09-30 2013-07-24 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316970A (en) * 1990-08-23 1994-05-31 International Business Machines Corporation Generation of ionized air for semiconductor chips
CN101558502A (zh) * 2006-12-22 2009-10-14 昭和电工株式会社 Ⅲ族氮化物半导体层的制造方法以及ⅲ族氮化物半导体发光元件和灯
US20100163901A1 (en) * 2008-12-26 2010-07-01 Sharp Kabushiki Kaisha Nitride semiconductor light emitting element
CN102447023A (zh) * 2010-09-30 2012-05-09 丰田合成株式会社 生产iii族氮化物半导体发光器件的方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104505441A (zh) * 2014-10-17 2015-04-08 安徽三安光电有限公司 一种氮化物发光二极管制备方法
WO2016058369A1 (zh) * 2014-10-17 2016-04-21 厦门市三安光电科技有限公司 氮化物发光二极管制备方法
CN104505441B (zh) * 2014-10-17 2017-07-04 安徽三安光电有限公司 一种氮化物发光二极管制备方法
CN104659164A (zh) * 2015-01-21 2015-05-27 西安神光皓瑞光电科技有限公司 一种使用两步法生长光电材料和器件的方法
CN108155278A (zh) * 2016-12-06 2018-06-12 赛奥科思有限公司 氮化物半导体模板的制造方法、氮化物半导体模板及氮化物半导体器件
CN108155278B (zh) * 2016-12-06 2022-09-20 赛奥科思有限公司 氮化物半导体模板的制造方法、氮化物半导体模板及氮化物半导体器件
CN110462113A (zh) * 2017-03-29 2019-11-15 古河机械金属株式会社 Iii族氮化物半导体基板和iii族氮化物半导体基板的制造方法
US10947641B2 (en) 2017-03-29 2021-03-16 Furukawa Co., Ltd. Group III nitride semiconductor substrate and method of manufacturing group III nitride semiconductor substrate
CN108172670A (zh) * 2018-01-09 2018-06-15 福建兆元光电有限公司 Led外延片衬底结构及制造方法
CN111509095A (zh) * 2019-01-31 2020-08-07 财团法人工业技术研究院 复合式基板及其制造方法
CN111509095B (zh) * 2019-01-31 2022-01-04 财团法人工业技术研究院 复合式基板及其制造方法
US11220743B2 (en) 2019-01-31 2022-01-11 Industrial Technology Research Institute Composite substrate and manufacturing method thereof
US11688825B2 (en) 2019-01-31 2023-06-27 Industrial Technology Research Institute Composite substrate and light-emitting diode

Also Published As

Publication number Publication date
TWI532080B (zh) 2016-05-01
US20140087545A1 (en) 2014-03-27
US9214336B2 (en) 2015-12-15
TW201413787A (zh) 2014-04-01
CN103700579B (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
CN103700579A (zh) 用于制造第ⅲ族氮化物半导体的方法
CN101800170B (zh) 制造第ⅲ族氮化物半导体的方法和模板衬底
CN104393125B (zh) 一种发光元件的制备方法
US10727054B2 (en) Nitride-based semiconductor device and method for preparing the same
KR101281684B1 (ko) 질화물 반도체 기판의 제조방법
CN105489723A (zh) 氮化物底层及其制作方法
CN102245814A (zh) 氮化物系化合物半导体基板的制造方法及氮化物系化合物半导体自支撑基板
KR20080100706A (ko) ＧａＮ 반도체 기판 제조 방법
KR102072167B1 (ko) HVPE 성장법을 이용한 α-Ga2O3 박막 제조 방법
JP2017208554A (ja) 半導体積層体
JP2005306680A (ja) 半導体基板、自立基板及びそれらの製造方法、並びに基板の研磨方法
KR100593936B1 (ko) 비극성 ａ면 질화갈륨 단결정 제조방법
US7740823B2 (en) Method of growing III group nitride single crystal and III group nitride single crystal manufactured by using the same
KR100243623B1 (ko) 에피택셜 웨이퍼 및 이의 제조방법
TWI583816B (zh) 複合基材、包含該複合基材之半導體元件及其製造方法
CN116247144A (zh) 一种AlN模板及其制备方法
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法
CN115274941A (zh) 一种外延片制备方法、外延片及led芯片
JP5978893B2 (ja) Ｉｉｉ族窒化物半導体の製造方法
JP5056618B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法
JP5838943B2 (ja) Ｉｉｉ族窒化物半導体の製造方法
KR101155061B1 (ko) 질화물 반도체 기판 및 이의 제조방법
KR20050040372A (ko) 질화물 반도체 발광소자 제조방법
JP4614616B2 (ja) ＺｎＴｅ単結晶及びその製造方法
KR101474373B1 (ko) 반도체 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant