CN103687316B - 一种高厚径比板的钻孔制作方法 - Google Patents
一种高厚径比板的钻孔制作方法 Download PDFInfo
- Publication number
- CN103687316B CN103687316B CN201310684833.XA CN201310684833A CN103687316B CN 103687316 B CN103687316 B CN 103687316B CN 201310684833 A CN201310684833 A CN 201310684833A CN 103687316 B CN103687316 B CN 103687316B
- Authority
- CN
- China
- Prior art keywords
- layer
- central layer
- boring
- coreboard
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000003475 lamination Methods 0.000 claims abstract description 9
- 239000011162 core material Substances 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 238000003466 welding Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000005553 drilling Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Drilling And Boring (AREA)
Abstract
本发明公开了一种高厚径比板的钻孔制作方法，包括步骤：提供芯板,添加第一靶标和第二靶标,制作内层线路图形,层压形成多层芯板。冲出第一靶标、第二靶标形成第一定位孔、第二定位孔。根据第一定位孔的位置得到第一芯板的线路图形的位置,确定钻孔的第一位置，根据第一位置从多层芯板的一面向内层芯板钻穿一部分层数芯板，得到第一钻孔。根据第二定位孔的位置得到第二芯板的线路图形的位置，根据第二芯板的线路图形位置确定钻孔的第二位置，根据第二位置从多层芯板的另一面向内层芯板钻穿剩下一部分层数芯板，得到第二钻孔。第一钻孔与第二钻孔形成的通孔即为所需的钻孔。本发明能大大提高具有多层芯板的PCB板的钻孔精度。
Description
技术领域
本发明涉及一种印制电路板的制作方法,尤其是涉及一种高厚径比板的钻孔制作方法。
背景技术
随着印制电路板技术快速发展，印制电路板一方面走向轻薄短小的高密度互连方向，另一方面则走向多层多孔的高可靠性方向，如半导体测试板。此类高可靠性的多层厚板，层数多、板厚。有的印制电路板的层数甚至约为60层、板厚约为10mm，印制电路板的厚度与孔径的比值（简称厚径比）均在15:1以上，有的甚至在30:1以上。
由于高厚径比板板厚且孔小，机械钻孔的方式必然面临很多问题。当在板层数越来越高，孔到线距离越近的条件下，传统的钻孔制作方法将无法满足PCB板对高精度定位的要求。
发明内容
基于此，本发明在于克服现有技术的缺陷，提供一种能提高定位孔精度的高厚径比板的钻孔制作方法。
其技术方案如下：一种高厚径比板的钻孔制作方法，包括如下步骤：提供用于制作PCB板的多块芯板,在第一芯板上添加两个或两个以上第一靶标,在第二芯板上添加两个或两个以上第二靶标;制作内层芯板的线路图形;对所述多块芯板层压处理,形成多层芯板;冲出所述多层芯板内的第一靶标,在多层芯板上形成第一定位孔;冲出所述多层芯板内的第二靶标,在多层芯板上形成第二定位孔；获取所述第一定位孔、所述第二定位孔在所述多层芯板上的位置；根据所获取的所述第一定位孔在所述多层芯板上的位置，得到所述第一芯板的线路图形在所述多层芯板上的位置；根据所得到的第一芯板的线路图形在所述多层芯板上的位置，确定所需要钻孔的第一位置；根据所述第一位置从多层芯板的一面向内层芯板钻穿所述多层芯板的一部分层数芯板，形成第一钻孔；根据所获取的所述第二定位孔在所述多层芯板上的位置，得到所述第二芯板的线路图形在所述多层芯板上的位置；根据所得到的第二芯板的线路图形在所述多层芯板上的位置，确定所需要钻孔的第二位置；根据第二位置从多层芯板的另一面向内层芯板钻穿多层芯板的其余部分层数芯板，形成第二钻孔；获取第一钻孔与所述第二钻孔的偏差值；若第一钻孔与所述第二钻孔的偏差值在预设范围内，则第一钻孔与所述第二钻孔所形成的通孔即为所需的钻孔。
下面对进一步技术方案进行说明：
优选的，在添加第一靶标与第二靶标之前还包括步骤，将制作PCB板的所述多块芯板划分成为多块相邻芯板为第一部分与其余相邻芯板为第二部分，比较所述第一部分芯板中各个芯板对定位精度要求的大小，以及比较所述第二部分芯板中各个芯板对定位精度要求的大小，将第一部分芯板中对定位精度要求最大的芯板作为第一芯板，将第二部分芯板中对定位精度要求最大的芯板作为第二芯板。
优选的，所述第一部分芯板块数与所述第二部分芯板块数相差为一块或零块。
优选的，所述第一靶标与第二靶标均为四个。
优选的，还包括步骤，去毛刺。
优选的，对所得到具有定位孔的多层芯板的表面以及定位孔进行镀铜。
优选的，在所述去毛刺步骤后还包括步骤，对所得到具有定位孔的多层芯板的表面以及定位孔进行镀铜。
优选的，在所述对所得到具有定位孔的多层芯板的表面以及定位孔进行镀铜步骤后还包括步骤，外层图形制作。
优选的，在制作内层芯板的线路图形步骤后和/或所述外层图形制作步骤后包括步骤，对所制作的线路图形进行检测。
优选的，在对所制作的线路图形进行检测步骤后包括步骤，阻焊，印刷字符。
下面对前述技术方案的原理、效果等进行说明：
在对具有多层芯板的PCB板钻孔时,首先,需要将芯板定位好,然后获取需要在芯板上钻孔的位置,根据钻孔的位置钻孔。本发明通过在多层芯板上添加第一靶标和第二靶标，根据第一靶标冲出的第一定位孔以及根据第二靶标冲出的第二定位孔能将多层芯板固定好，其次，由第一定位孔能确定第一芯板的线路图形，并获取多层芯板上的需要钻孔的第一位置，由第二定位孔能确定第二芯板的线路图形，并获取多层芯板的需要钻孔的第二位置，在多层芯板的正面或反面钻第一位置，并钻穿多层芯板一部分层数形成第一钻孔，在多层芯子板的反面或正面钻第二位置，并钻穿多层芯板另一部分层数形成第二钻孔，以此从芯板的正面和反面一起对钻后获得一个通孔，该通孔即为所需要的钻孔，相对于传统的根据各层芯板靶标的中心获取线路图形，然后根据线路图形的位置获得所需钻孔，本发明方法得到的钻孔精度更高，产品质量更高，产品合格率高，适用于对钻孔有高精度要求的线路图形。
具体实施方式
下面对本发明的实施例进行详细说明：
实施例一,一种高厚径比板的钻孔制作方法，包括如下步骤：
步骤S101，提供用于制作PCB板的多块芯板,在第一芯板上添加两个或两个以上第一靶标,在第二芯板上添加两个或两个以上第二靶标。
在PCB板上开设钻孔的目的是电连接两层或以上芯板的线路图形。PCB板根据各层线路图形设计要求开设钻孔。首先，选取制作PCB的多块芯板，至少一部分芯板上布置线路图形，选取多块芯板中的两块芯板，这两块芯板分别对应两个线路图形，用两个以上第一靶标添加在两块芯板的第一芯板上，用两个以上第二靶标添加在两块芯板的第二芯板上。在其中一个实施例中，第一靶标和第二靶标的数量分别为四个，并将四个第一靶标布置在第一芯板的四角，四个第二靶标布置在第二芯板的四角，四个第一靶标相当于第一芯板上的线路图形的四个坐标，它能确定第一芯板上的线路图形，同理，四个第二靶标能确定第二芯板上的线路图形位置。
步骤S102，制作内层芯板的线路图形。
通过贴膜、曝光、显影、蚀刻、褪膜作出内层芯板的线路图形或贴膜、曝光、显影、图电、褪膜、蚀刻、褪锡制作出内层芯板的线路图形。
步骤S103，对所述多块芯板层压处理,形成多层芯板。
将多块芯板按照顺序叠放整齐，层压处理形成多层芯板。
步骤S104，冲出所述多层芯板内的第一靶标,在多层芯板上形成第一定位孔;冲出所述多层芯板内的第二靶标,在多层芯板上形成第二定位孔。
通过采用X-ray光识别到多层芯板内的第一靶标与第二靶标的位置，并将多层芯板内的第一靶标与第二靶标全部冲出，第一靶标对应第一定位孔，第二靶标对应第二定位孔。在其中一个实施例中，第一定位孔与第二定位孔均为四个。
步骤S105，获取所述第一定位孔、所述第二定位孔在所述多层芯板上的位置；根据所获取的所述第一定位孔在所述多层芯板上的位置，得到所述第一芯板的线路图形在所述多层芯板上的位置；根据所得到的第一芯板的线路图形在所述多层芯板上的位置，确定所需要钻孔的第一位置；根据所述第一位置从多层芯板的一面向内层芯板钻穿所述多层芯板的一部分层数芯板，形成第一钻孔；根据所获取的所述第二定位孔在所述多层芯板上的位置，得到所述第二芯板的线路图形在所述多层芯板上的位置；根据所得到的第二芯板的线路图形在所述多层芯板上的位置，确定所需要钻孔的第二位置；根据第二位置从多层芯板的另一面向内层芯板钻穿多层芯板的其余部分层数芯板，形成第二钻孔。
第一定位孔与第二定位孔，其一能将多层芯板位置稳固好，其二，第一定位孔对应着多层芯板内的第一芯板的线路图形，第二定位孔对应着多层芯板内的第二芯板的线路图形，因此获取第一定位孔、第二定位孔的位置，能精确的找到其所对应线路图形的位置。在其中一个实施例中，将获取到第一定位孔与第二定位孔位置信号传输到设备的控制系统中，控制系统根据获取到第一定位孔与第二定位孔位置信号调整系统内存储的线路图形，使得系统内存储的线路图形与多层芯板内的线路图形大小一致，然后根据调整后系统内的线路图形，两个线路图形使得每个预钻孔对应两个位置，以对PCB板中开设一个钻孔为例，其它的钻孔开设方法相同，识别多层芯板其中一个预钻孔的第一位置和第二位置，第一位置与第二位置对应着多层芯板的正面与反面，从第一位置向多层芯板内钻穿多层芯板的一部分层数，从第二位置向多层芯板内钻穿多层芯板的剩下一部分层数，于是将多层芯板钻穿，得到所需要开设的钻孔。在其中一个实施例中，若多层芯板为60层，从第一位置正面向多层芯板内钻穿多层芯板的30层，从第二位置反面向多层芯板内钻穿多层芯板的30层，于是将芯板钻穿。在其中一个实施例中，若多层芯板为61层，从第一位置正面向多层芯板内钻穿多层芯板的30层，从第二位置反面向多层芯板内钻穿多层芯板的31层，于是将芯板钻穿。
步骤S106，获取第一钻孔与所述第二钻孔的偏差值；若第一钻孔与所述第二钻孔的偏差值在预设范围内，则第一钻孔与所述第二钻孔所形成的通孔即为所需的钻孔。
根据PCB板对精度的要求可以将第一钻孔与第二钻孔之间中心孔距设定一个范围，对于不在此范围的多层芯板作报废处理，以此提高产品品质。
在对具有多层芯板的PCB板钻孔时,首先,需要将芯板定位好,然后获取需要在芯板上钻孔的位置,根据钻孔的位置钻孔。本发明通过在多层芯板上添加第一靶标和第二靶标，根据第一靶标冲出的第一定位孔以及根据第二靶标冲出的第二定位孔能将多层芯板固定好，其次，由第一定位孔能确定第一芯板的线路图形，并获取多层芯板上的需要钻孔的第一位置，由第二定位孔能确定第二芯板的线路图形，并获取多层芯板的需要钻孔的第二位置，在多层芯板的正面或反面钻第一位置，并钻穿多层芯板一部分层数形成第一钻孔，在多层芯子板的反面或正面钻第二位置，并钻穿多层芯板另一部分层数形成第二钻孔，以此从芯板的正面和反面一起对钻后获得一个通孔，该通孔即为所需要的钻孔，相对于传统的根据各层芯板靶标的中心获取线路图形，然后根据线路图形的位置获得所需钻孔，本发明方法得到的钻孔精度更高，产品质量更高，适用于对钻孔有高精度要求的线路图形。
实施例二,一种高厚径比板的钻孔制作方法，包括如下步骤：
步骤S201，提供用于制作PCB板的多块芯板,将制作PCB板的所述多块芯板划分成为多块相邻芯板为第一部分与其余相邻芯板为第二部分，比较所述第一部分芯板中各个芯板对定位精度要求的大小，以及比较所述第二部分芯板中各个芯板对定位精度要求的大小，将第一部分芯板中对定位精度要求最大的芯板作为第一芯板，将第二部分芯板中对定位精度要求最大的芯板作为第二芯板。
在层压多块芯板形成多层芯板之前，将多层芯板划分第一部分、第二部分共两部分芯板，将第一部分芯板中的各个芯板的定位精度要求进行比较，以及将二部分芯板中的各个芯板定位精度要求进行比较，将第一部分对定位精度要求高的芯板作为第一芯板，将第二部分对定位精度要求高的芯板作为第二芯板。在层压多块芯板的过程中，当对定位精度要求高的芯板出现了偏移，由于在定位精度要求高的芯板上设置有靶标，在钻孔时以定位精度要求高的芯板的钻孔为准，因此就能满足整块芯板的对定位精度的要求，产品质量高，产品的合格率高。在其中一个实施例中，第一部分与第二部分的层数相同。在其中一个实施例中，第一部分与第二部分的相差一层。
步骤S202，在第一芯板上添加两个或两个以上第一靶标,在第二芯板上添加两个或两个以上第二靶标。
在PCB板上开设钻孔的目的是电连接两层或以上芯板的线路图形。PCB板根据各层线路图形设计要求开设钻孔。首先，选取制作PCB的多块芯板，至少一部分芯板上布置线路图形，选取多块芯板中的两块芯板，这两块芯板分别对应两个线路图形，用两个以上第一靶标添加在两块芯板的第一芯板上，用两个以上第二靶标添加在两块芯板的第二芯板上。在其中一个实施例中，第一靶标和第二靶标的数量分别为四个，并将四个第一靶标布置在第一芯板的四角，四个第二靶标布置在第二芯板的四角，四个第一靶标相当于第一芯板上的线路图形的四个坐标，它能确定第一芯板上的线路图形，同理，四个第二靶标能确定第二芯板上的线路图形位置。
步骤S203，制作内层芯板的线路图形。
通过贴膜、曝光、显影、蚀刻、褪膜作出内层芯板的线路图形或贴膜、曝光、显影、图电、褪膜、蚀刻、褪锡制作出内层芯板的线路图形。
步骤S204，内层线路图形检测。
步骤S205，棕化。
对芯板棕化处理，提高芯板之间的结合力。
步骤S206，对所述多块芯板层压处理,形成多层芯板。
将多块芯板按照顺序叠放整齐，层压处理形成多层芯板。
步骤S207，冲出所述多层芯板内的第一靶标,在多层芯板上形成第一定位孔;冲出所述多层芯板内的第二靶标,在多层芯板上形成第二定位孔。
通过采用X-ray光识别到多层芯板内的第一靶标与第二靶标的位置，并将多层芯板内的第一靶标与第二靶标全部冲出，第一靶标对应第一定位孔，第二靶标对应第二定位孔。在其中一个实施例中，第一定位孔与第二定位孔均为四个。
步骤S208，获取所述第一定位孔、所述第二定位孔在所述多层芯板上的位置；根据所获取的所述第一定位孔在所述多层芯板上的位置，得到所述第一芯板的线路图形在所述多层芯板上的位置；根据所得到的第一芯板的线路图形在所述多层芯板上的位置，确定所需要钻孔的第一位置；根据所述第一位置从多层芯板的一面向内层芯板钻穿所述多层芯板的一部分层数芯板，形成第一钻孔；根据所获取的所述第二定位孔在所述多层芯板上的位置，得到所述第二芯板的线路图形在所述多层芯板上的位置；根据所得到的第二芯板的线路图形在所述多层芯板上的位置，确定所需要钻孔的第二位置；根据第二位置从多层芯板的另一面向内层芯板钻穿多层芯板的其余部分层数芯板，形成第二钻孔。
第一定位孔与第二定位孔，其一能将多层芯板位置稳固好，其二，第一定位孔对应着多层芯板内的第一芯板的线路图形，第二定位孔对应着多层芯板内的第二芯板的线路图形，因此获取第一定位孔、第二定位孔的位置，能精确的找到其所对应线路图形的位置。在其中一个实施例中，将获取到第一定位孔与第二定位孔位置信号传输到设备的控制系统中，控制系统根据获取到第一定位孔与第二定位孔位置信号调整系统内存储的线路图形，使得系统内存储的线路图形与多层芯板内的线路图形大小一致，然后根据调整后系统内的线路图形，两个线路图形使得每个预钻孔对应两个位置，以对PCB板中开设一个钻孔为例，其它的钻孔开设方法相同，识别多层芯板其中一个预钻孔的第一位置和第二位置，第一位置与第二位置对应着多层芯板的正面与反面，从第一位置向多层芯板内钻穿多层芯板的一部分层数，从第二位置向多层芯板内钻穿多层芯板的剩下一部分层数，于是将多层芯板钻穿，得到所需要开设的钻孔。在其中一个实施例中，若多层芯板为60层，从第一位置正面向多层芯板内钻穿多层芯板的30层，从第二位置反面向多层芯板内钻穿多层芯板的30层，于是将芯板钻穿。在其中一个实施例中，若多层芯板为61层，从第一位置正面向多层芯板内钻穿多层芯板的30层，从第二位置反面向多层芯板内钻穿多层芯板的31层，于是将芯板钻穿。
步骤S209，获取第一钻孔与所述第二钻孔的偏差值；若第一钻孔与所述第二钻孔的偏差值在预设范围内，则第一钻孔与所述第二钻孔所形成的通孔即为所需的钻孔。
根据PCB板对精度的要求可以将第一钻孔与第二钻孔之间中心孔距设定一个范围，对于不在此范围的多层芯板作报废处理，以此提高产品品质。
步骤S210，去毛刺。
步骤S211，沉铜，全板电镀。
步骤S212，外层线路图形制作。
步骤S213，外层线路图形检测。
步骤S214，阻焊，印刷字符。
步骤S214，电子测试，终检，包装。
以上所述实施例仅表达了本发明的具体实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。
Claims (8)
1.一种高厚径比板的钻孔制作方法，其特征在于，包括如下步骤:
提供用于制作PCB板的多块芯板,在第一芯板上添加两个以上第一靶标,在第二芯板上添加两个以上第二靶标；
制作内层芯板的线路图形；
对所述多块芯板层压处理,形成多层芯板；
冲出所述多层芯板内的第一靶标,在多层芯板上形成第一定位孔；
冲出所述多层芯板内的第二靶标,在多层芯板上形成第二定位孔；
获取所述第一定位孔、所述第二定位孔在所述多层芯板上的位置；
根据所获取的所述第一定位孔在所述多层芯板上的位置，得到所述第一芯板的线路图形在所述多层芯板上的位置；
根据所得到的第一芯板的线路图形在所述多层芯板上的位置，确定所需要钻孔的第一位置；
根据所述第一位置从多层芯板的一面向内层芯板钻穿所述多层芯板的一部分层数芯板，形成第一钻孔；
根据所获取的所述第二定位孔在所述多层芯板上的位置，得到所述第二芯板的线路图形在所述多层芯板上的位置；
根据所得到的第二芯板的线路图形在所述多层芯板上的位置，确定所需要钻孔的第二位置；
根据第二位置从多层芯板的另一面向内层芯板钻穿多层芯板的其余部分层数芯板，形成第二钻孔；
获取第一钻孔与所述第二钻孔的偏差值；
若第一钻孔与所述第二钻孔的偏差值在预设范围内，则第一钻孔与所述第二钻孔所形成的通孔即为所需的钻孔；
其中，在添加第一靶标与第二靶标之前还包括步骤，将制作PCB板的所述多块芯板划分成为多块相邻芯板为第一部分与其余相邻芯板为第二部分，比较所述第一部分芯板中各个芯板对定位精度要求的大小，以及比较所述第二部分芯板中各个芯板对定位精度要求的大小，将第一部分芯板中对定位精度要求最大的芯板作为第一芯板，将第二部分芯板中对定位精度要求最大的芯板作为第二芯板。
2.根据权利要求1所述的高厚径比板的钻孔制作方法，其特征在于，所述第一部分芯板块数与所述第二部分芯板块数相差为一块或零块。
3.根据权利要求1或2所述的高厚径比板的钻孔制作方法，其特征在于，所述第一靶标与第二靶标均为四个。
4.根据权利要求1所述的高厚径比板的钻孔制作方法，其特征在于，在确定所述通孔为所述多层芯板定位孔的步骤后还包括步骤，去毛刺。
5.根据权利要求4所述的高厚径比板的钻孔制作方法，其特征在于，在所述去毛刺步骤后还包括步骤，对所得到具有定位孔的多层芯板的表面以及定位孔进行镀铜。
6.根据权利要求5所述的高厚径比板的钻孔制作方法，其特征在于，在所述对所得到具有定位孔的多层芯板的表面以及定位孔进行镀铜步骤后还包括步骤，外层图形制作。
7.根据权利要求6所述的高厚径比板的钻孔制作方法，其特征在于，在制作内层芯板的线路图形步骤后和/或所述外层图形制作步骤后包括步骤，对所制作的线路图形进行检测。
8.根据权利要求7所述的高厚径比板的钻孔制作方法，其特征在于，在对所制作的线路图形进行检测步骤后包括步骤，阻焊，印刷字符。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310684833.XA CN103687316B (zh) | 2013-12-12 | 2013-12-12 | 一种高厚径比板的钻孔制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310684833.XA CN103687316B (zh) | 2013-12-12 | 2013-12-12 | 一种高厚径比板的钻孔制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103687316A CN103687316A (zh) | 2014-03-26 |
| CN103687316B true CN103687316B (zh) | 2016-07-27 |
Family
ID=50323197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310684833.XA Active CN103687316B (zh) | 2013-12-12 | 2013-12-12 | 一种高厚径比板的钻孔制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103687316B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110896594A (zh) * | 2019-09-30 | 2020-03-20 | 宜兴硅谷电子科技有限公司 | 一种无Pin定位自动涨缩钻孔生产方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101085472A (zh) * | 2007-07-06 | 2007-12-12 | 深圳市深南电路有限公司 | Pcb板双面钻孔定位方法 |
| CN101765296A (zh) * | 2009-12-31 | 2010-06-30 | 深圳崇达多层线路板有限公司 | 一种线路板母板的钻孔方法 |
| CN102958291A (zh) * | 2011-08-23 | 2013-03-06 | 北大方正集团有限公司 | 一种印刷电路板的制作方法以及印刷电路板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994008443A1 (en) * | 1992-09-29 | 1994-04-14 | Berg N Edward | Method and apparatus for fabricating printed circuit boards |
-
2013
- 2013-12-12 CN CN201310684833.XA patent/CN103687316B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101085472A (zh) * | 2007-07-06 | 2007-12-12 | 深圳市深南电路有限公司 | Pcb板双面钻孔定位方法 |
| CN101765296A (zh) * | 2009-12-31 | 2010-06-30 | 深圳崇达多层线路板有限公司 | 一种线路板母板的钻孔方法 |
| CN102958291A (zh) * | 2011-08-23 | 2013-03-06 | 北大方正集团有限公司 | 一种印刷电路板的制作方法以及印刷电路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103687316A (zh) | 2014-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101494954B (zh) | 高密度积层线路板激光钻孔对位精度控制方法 | |
| US9258888B2 (en) | Printed circuit board package structure and manufacturing method thereof | |
| CN104270889B (zh) | 局部高精度印制线路板及其制备方法 | |
| CN102917542B (zh) | 铜pcb板线路制作方法 | |
| CN101662895A (zh) | 多层电路板、该电路板的制作方法及其对准度的检测方法 | |
| CN104470265B (zh) | 一种多层线路板的制作方法 | |
| CN104244612B (zh) | 一种在ptfe电路板上制作金属化孔的方法 | |
| CN103974561B (zh) | 一种超厚铜电路板bga的制作方法 | |
| CN104113995B (zh) | 一种印刷电路板的制作方法以及印刷电路板 | |
| CN104302098A (zh) | 线路板层压对位靶标的结构和制作方法 | |
| CN103747639A (zh) | 一种高层板制造方法 | |
| CN101212859A (zh) | 一种检测多层挠性印制线路板层间位置偏移的方法 | |
| CN105764241A (zh) | 一种印制板产品对准度测试方法 | |
| CN104427762B (zh) | 埋阻印制板及其制作方法 | |
| CN105282983A (zh) | 一种三面包金金手指的引线蚀刻工艺 | |
| CN107708316A (zh) | 一种超精细线路的制作方法 | |
| CN105530771A (zh) | 一种埋磁芯多层印制电路板制作工艺 | |
| CN103517556B (zh) | 一种电路板控深钻孔深度确定方法及电路板 | |
| JP2010087168A (ja) | 多層プリント配線板の製造方法 | |
| CN101442884B (zh) | 一种多层印刷线路板的导通孔的加工方法 | |
| US10356906B2 (en) | Method of manufacturing a PCB including a thick-wall via | |
| CN103687316B (zh) | 一种高厚径比板的钻孔制作方法 | |
| CN105472910B (zh) | 一种电路板加工精度的控制方法 | |
| CN103025064B (zh) | 一种线路板的对位方法 | |
| JP2009021401A (ja) | プリント配線板およびプリント配線板の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20140326 Assignee: Guangzhou Kaide Finance Leasing Co.,Ltd. Assignor: SHENZHEN FASTPRINT CIRCUIT TECH Co.,Ltd.|GUANGZHOU FASTPRINT CIRCUIT TECH Co.,Ltd.|YIXING SILICON VALLEY ELECTRONICS TECH Co.,Ltd.|GUANGZHOU XINGSEN ELECTRONIC Co.,Ltd. Contract record no.: 2019990000235 Denomination of invention: Method for drilling board with high aspect ratio Granted publication date: 20160727 License type: Exclusive License Record date: 20190716 |
|
| EE01 | Entry into force of recordation of patent licensing contract | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Method for drilling board with high aspect ratio Effective date of registration: 20190807 Granted publication date: 20160727 Pledgee: Guangzhou Kaide Finance Leasing Co.,Ltd. Pledgor: GUANGZHOU FASTPRINT CIRCUIT TECH Co.,Ltd.|SHENZHEN FASTPRINT CIRCUIT TECH Co.,Ltd.|YIXING SILICON VALLEY ELECTRONICS TECH Co.,Ltd. Registration number: Y2019990000032 |
|
| EC01 | Cancellation of recordation of patent licensing contract | ||
| EC01 | Cancellation of recordation of patent licensing contract |
Assignee: Guangzhou Kaide Finance Leasing Co.,Ltd. Assignor: GUANGZHOU FASTPRINT CIRCUIT TECH Co.,Ltd.|SHENZHEN FASTPRINT CIRCUIT TECH Co.,Ltd.|YIXING SILICON VALLEY ELECTRONICS TECH Co.,Ltd.|GUANGZHOU XINGSEN ELECTRONIC Co.,Ltd. Contract record no.: 2019990000235 Date of cancellation: 20220922 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20220922 Granted publication date: 20160727 Pledgee: Guangzhou Kaide Finance Leasing Co.,Ltd. Pledgor: GUANGZHOU FASTPRINT CIRCUIT TECH Co.,Ltd.|SHENZHEN FASTPRINT CIRCUIT TECH Co.,Ltd.|YIXING SILICON VALLEY ELECTRONICS TECH Co.,Ltd. Registration number: Y2019990000032 |