CN103684949B - 一种高精度波特率通用串口 - Google Patents

Abstract

本发明涉及一种通用串口，利用数字控制振荡器（NCO）产生高精度的串口波特率，并设计了发送缓冲区和接收缓冲区，以增强高波特率下串口通信的可靠性和稳定性，属于数据通信技术领域。本发明的通用串口具有可移植性，不受硬件平台的限制，可灵活移植到具有FPGA或者ASIC的硬件平台上，通过微处理器接口进行参数设置，实现异步串口的功能。

Description

一种高精度波特率通用串口

技术领域

本发明涉及一种通用串口，利用数字控制振荡器（NCO）产生高精度的串口波特率，并设计了发送缓冲区和接收缓冲区，以增强高波特率下串口通信的可靠性和稳定性，属于数据通信技术领域。

背景技术

随着科学技术的进步，FPGA的速度越来越快、规模越来越大，串口通信对数据吞吐量的要求也越来越高，对异步串口波特率的需求已不再是传统的38.4kbps、115.2kbps，有些应用已达到600kbps以上，甚至达到Mbps以上。在这种背景条件下，传统的串口波特率生成方式已经不能满足需要，因为传统的串口波特率时钟采用整数分频方式产生，这种分频方式生成的波特率往往离基准值偏差较大，在高波特率通信时存在隐患，极易使通信变的不可靠。因此，有必要对现有的串口波特率生成方式进行革新，研究一种新的高精度波特率通用串口设计方法，来提高高波特率下串口通信的可靠性和稳定性。

发明内容

本发明的目的是为了克服现有技术的不足，提出一种高精度波特率通用串口。

本发明的目的是通过以下技术方案实现的。

本发明的一种高精度波特率通用串口，该通用串口包括控制模块、NCO模块、发送模块和接收模块；

（1）控制模块接收微处理器配置的参数，包括频率控制字M和奇偶校验方式，并把M值写入NCO累加器中；控制模块根据接收到的奇偶校验方式来控制接收模块所接收到的数据的校验方式以及发送模块所发送的数据的校验方式；

奇偶检验方式包括奇校验、偶校验和无校验三种方式；

频率控制字M的计算方法为：微处理器根据该通用串口的主时钟频率f_s和串口波特率f_out，以及NCO模块中保持寄存器的长度N，计算出频率控制字M；

$M=\frac{f_{\mathrm{out}}*16*2^N}{f_s}$

串口波特率f_out包括标准串口波特率和非标准串口波特率；

（2）NCO模块实现数字控制振荡器的功能，NCO模块包括累加器和保持寄存器；NCO模块的实现方法为：

控制模块将接收到的频率控制字M发送给累加器，累加器按照主时钟频率fs进行累加，每次累加值为M，得到累加计数值并存储在保持寄存器中供下一次累加使用；当累加计数值小于等于2^N-1时，累加器继续累加，直至累加计数值大于2^N-1时，产生一个时钟上升沿，之后重新进行累加，再次产生时钟上升沿，重复重新进行累加，再次产生时钟上升沿的过程；

产生时钟上升沿的频率为串口波特率f_out的16倍；

N为NCO模块中保持寄存器的长度，单位为比特；

（3）发送模块包括一个发送缓冲区，该发送模块把待发送数据放入发送缓冲区，发送模块根据控制模块的校验方式计算待发送数据的检验位，并按照NCO模块产生的时钟发送数据，实现数据的并串转换功能；

（4）接收模块包括一个接收缓冲区，该接收模块按照NCO模块产生的时 钟监测该通用串口的接收数据端，当监测到起始位按照NCO模块产生的时钟解调数据位，并根据控制模块的校验方式对数据位进行校验，实现数据的串并转换功能。

有益效果

（1）本发明中串口波特率时钟采用NCO方式产生，代替原来的整数分频方式，可大大提高串口波特率的精度。

（2）本发明中串口波特率的最小步进量计算公式为：

$\mathrm{\Δ}{f}_{\mathrm{OUT}}=\frac{f_s}{2^N*16}$

当串口工作主时钟频率为60MHz，波特率为115.2kbps时，利用上述公式计算串口波特率的最小步进量可达到0.01bps，因此本发明可使通用串口的波特率取值更加灵活可变，不局限于标准波特率的限制。

（3）本发明的通用串口设计了发送缓冲区和接收缓冲区，防止在高波特率通信时数据来不及处理而丢失。

（4）本发明的通用串口具有可移植性，不受硬件平台的限制，可灵活移植到具有FPGA或者ASIC的硬件平台上，通过微处理器接口进行参数设置，实现异步串口的功能。

附图说明

图1为本发明高精度波特率通用串口的组成框图；

图2为本发明所使用的数字控制振荡器（NCO）模块方框图。

具体实施方式

下面结合附图和实施例对本发明作进一步说明。

实施例

如图1和图2所示，一种高精度波特率通用串口，基于Altera CycloneⅢ系列FPGA EP3C120F484I7硬件平台，该通用串口包括控制模块、NCO模块、发送模块和接收模块；

通用串口的主时钟频率f_s=62MHz，串口波特率f_out=115.2kbps，NCO模块中保持寄存器的长度N=32，根据得到M=127685221；

（1）控制模块接收微处理器配置的参数频率控制字M和奇校验方式，把M值写入NCO累加器中；控制模块根据奇校验方式来验证接收模块所接收数据的校验位是否正确以及计算发送模块所发送数据的校验位；

（2）NCO模块实现数字控制振荡器的功能，NCO模块包括累加器和保持寄存器；NCO模块的实现方法为：

控制模块将接收到的频率控制字M发送给累加器，累加器按照主时钟频率fs进行累加，每次累加值为M，得到累加计数值并存储在保持寄存器中供下一次累加使用；当累加计数值小于等于2^N-1时，累加器继续累加，直至累加计数值大于2^N-1时，产生一个时钟上升沿，之后重新进行累加，再次产生时钟上升沿，重复重新进行累加，再次产生时钟上升沿的过程；

（3）发送模块包括一个发送缓冲区，该发送模块把待发送数据放入发送缓冲区，发送模块根据控制模块的校验方式计算待发送数据的检验位，并按照NCO模块产生的时钟发送数据，实现数据的并串转换功能；

（4）接收模块包括一个接收缓冲区，该接收模块按照NCO模块产生的时钟监测该通用串口的接收数据端，当监测到起始位按照NCO模块产生的时钟解 调数据位，并根据控制模块的校验方式对数据位进行校验，实现数据的串并转换功能。

把该通用串口实例应用在GPS接收机产品中，进行串口数据通信。为了易于测量数据波特率，将发送数据固定为0x55，用示波器测量GPS接收机通用串口的发送数据端，得知数据比特位的周期为8.6806μs（测量精度受限于示波器性能），即实际波特率为115199.41bps，与基准值115200bps绝对误差为-0.59bps。

在同一GPS接收机产品中应用整数分频方式生成波特率时钟的通用串口，利用相同的测试手段，得到数据比特位的周期为8.7742μs（测量精度受限于示波器性能），即实际波特率为113970.50bps，与基准值115200bps绝对误差为-1229.5bps。由此可证明：采用NCO方式生成串口波特率的通用串口，串口波特率精度得到了大幅度的提高。

本发明未详细说明部分属本领域技术人员公知常识。

Claims (1)

1.一种高精度波特率通用串口，其特征在于：该通用串口包括控制模块、NCO模块、发送模块和接收模块；

控制模块接收微处理器配置的参数，包括频率控制字M和奇偶校验方式，并把M值写入NCO累加器中；控制模块根据接收到的奇偶校验方式来控制接收模块所接收到的数据的校验方式以及发送模块所发送的数据的校验方式；

奇偶检验方式包括奇校验、偶校验和无校验三种方式；

频率控制字M的计算方法为：微处理器根据该通用串口的主时钟频率f_s和串口波特率f_out，以及NCO模块中保持寄存器的长度N，计算出频率控制字M；

$M=\frac{f_{out}*16*2^N}{f_s}$

串口波特率f_out包括标准串口波特率和非标准串口波特率；

NCO模块实现数字控制振荡器的功能，NCO模块包括累加器和保持寄存器；NCO模块的实现方法为：

控制模块将接收到的频率控制字M发送给累加器，累加器按照主时钟频率fs进行累加，每次累加值为M，得到累加计数值并存储在保持寄存器中供下一次累加使用；当累加计数值小于等于2^N-1时，累加器继续累加，直至累加计数值大于2^N-1时，产生一个时钟上升沿，之后重新进行累加，再次产生时钟上升沿，重复重新进行累加，再次产生时钟上升沿的过程；

产生时钟上升沿的频率为串口波特率f_out的16倍；

N为NCO模块中保持寄存器的长度，单位为比特；

发送模块包括一个发送缓冲区，该发送模块把待发送数据放入发送缓冲区，发送模块根据控制模块的校验方式计算待发送数据的检验位，并按照NCO模块产生的时钟发送数据，实现数据的并串转换功能；

接收模块包括一个接收缓冲区，该接收模块按照NCO模块产生的时钟监测该通用串口的接收数据端，当监测到起始位按照NCO模块产生的时钟解调数据位，并根据控制模块的校验方式对数据位进行校验，实现数据的串并转换功能。