CN112835841A - 基于串口通讯的asic数据安全传输与存储装置及方法 - Google Patents

Abstract

本发明公开了一种基于串口通讯的ASIC数据安全传输与存储装置和方法，该装置包括串口模块：包括数据的串并转换、FIFO的数据写入与读取以及相应的数据流控制状态机，并增加了波特率自适应、同步字符解析以及crc校验功能；总状态机FSM模块：对数据在FIFO单元、存储模块、REG缓存模块等传输的控制；指令解析模块：对接收的指令进行解析，主要包括对字长、地址、数据进行比较与处理；存储控制模块：负责存储模块的数据到REG缓存模块以及串口模块的搬运，并增加冗余码、异或、分布式存储等功能。本发明硬件结构简单、数据传输效率以及数据安全性高。

Description

基于串口通讯的ASIC数据安全传输与存储装置及方法

技术领域

本发明涉及FPGA设计开发技术领域，更具体的说是涉及基于串口通讯的ASIC数据安全传输与存储装置及方法。

背景技术

随着物联网和嵌入式系统对数据安全的重视，不仅需要依靠算法的加密处理、软件的参与，同时需要硬件的相关防护；

而传统的基于串口通讯的ASIC数据传输与存储的装置和方法中，串口模块不对接收的数据做校验，仅是简单的进行数据传输，将数据的处理放在其它专用模块，此种方式的数据传输效率低，乱码或者其它人为注入的错误指令，容易进入ASIC内部，导致关键数据失窃，安全性低，且存储控制模块采用关键数据直接存入存储模块的方式，使得存储模块一旦被读取，关键数据即暴露，安全性低。

因此，如何提供一种数据传输效率以及安全性高的基于串口通讯的ASIC数据安全传输与存储装置和方法是本领域技术人员亟需解决的问题。

发明内容

有鉴于此，本发明提供了一种基于串口通讯的ASIC数据安全传输与存储装置及方法，硬件结构简单、数据传输效率以及数据安全性高。

为了实现上述目的，本发明采用如下技术方案：

基于串口通讯的ASIC数据安全传输与存储装置，包括：总状态机FSM模块、串口模块、存储模块、存储控制模块和指令解析模块，所述总状态机FSM模块分别与所述串口模块、所述存储控制模块和所述指令解析模块连接，所述存储模块和所述存储控制模块连接；

所述串口模块包括串并转换单元、数据流控制单元、波特率自适应单元、CRC校验单元、同步字符解析单元、标志位解析单元、存储地址单元和FIFO单元；所述数据流控制单元分别与所述串并转换单元、所述CRC校验单元、所述同步字符解析单元和所述FIFO单元连接，所述波特率自适应单元分别与所述串并转换单元和所述存储地址单元连接，所述标志位解析单元和所述同步字符解析单元连接，且所述FIFO单元和所述存储地址单元均与所述总状态机FSM模块连接；

所述串并转换单元用于将读取的数据进行串并转换；

所述波特率自适应单元用于在所述串并转换单元接收数据时同步进行沿变化的计数，并根据计数生成波特率、存储起始地址和冗余码；

所述CRC校验单元和所述同步字符解析单元分别用于当数据通过串并转换、自适应波特率后将并行数据同步进行CRC检验和同步字符解析；

所述标志位解析单元用于同步字符解析后进行标志位解析；

所述存储地址单元用于存储所述存储起始地址和所述冗余码；

所述FIFO单元用于在并行数据经CRC检验、同步字符解析和标志位解析成功后存储所述并行数据；

所述数据流控制单元用于进行数据流的控制；

所述总状态机FSM模块用于对数据的传输进行控制；

所述存储模块用于存储数据；

所述存储控制模块用于负责所述存储模块数据的搬运、串口数据的搬运、冗余码组合、异或运算以及地址灵活配置的分布式存储；

所述指令解析模块用于负责指令解析。

优选的，所述指令解析模块包括字长地址解析单元和DATA解析单元，所述字长地址解析单元和所述DATA解析单元均与所述总状态机FSM模块连接；

所述字长地址解析单元和所述DATA解析单元分别用于对接收的指令进行字长地址解析和数据解析。

优选的，所述存储控制模块包括地址灵活配置单元、冗余码配置单元和异或运算单元，所述冗余码配置单元和所述异或运算单元连接，所述异或运算单元和所述地址灵活配置单元连接，且所述冗余码配置单元与所述总状态机FSM模块连接；

所述冗余码配置单元用于将需要写入所述存储模块的关键数据与所述冗余码进行重新组合；

所述异或运算单元用于对重新组合的关键数据与所述冗余码进行异或运算；

所述地址灵活配置单元用于将异或运算得到的数据结合所述存储起始地址进行分布式存储。

优选的，还包括REG缓存模块，所述REG缓存模块与所述总状态机FSM模块连接；

所述REG缓存模块用于存储所述存储模块中常用数据。

基于串口通讯的ASIC数据安全传输与存储方法，包括：

步骤1：串口转换单元接收数据并将串行数据转换为并行数据，同时在串口对数据进行接收时波特率自适应单元同步进行沿变化的计数，并根据计数生成波特率、存储起始地址和冗余码，将所述存储起始地址和所述冗余码存入存储地址单元；

步骤2：当数据通过串并转换、自适应波特率后，将所述并行数据分别通过CRC校验单元和同步字符解析单元同步进行CRC校验和同步字符解析，同步字符解析后再通过标志位解析单元进行标志位解析，当CRC、同步字符、标志位解析成功后将所述并行数据存入FIFO单元，并通知总状态机FSM模块从所述FIFO单元取数；

步骤3：指令解析模块根据约定的指令协议，对指令进行解析，若为存储指令，则将指令中相应的数据通过存储控制模块传送至存储模块，若为读取指令，则通知所述存储控制模块进行数据读取，将所述存储模块中的数据取出至所述FIFO单元。

优选的，所述步骤3解析过程具体为：

所述指令解析模块根据约定的指令协议，通过字长地址解析单元和DATA解析单元分别进行字长、地址以及数据的解析比较。

优选的，所述步骤3中具体存储过程为：

若为存储指令，读取所述存储起始地址和所述冗余码，将需要写入的关键数据与所述冗余码进行重新组合，并进行异或运算生成新的数据，同时结合所述存储起始地址将计算得到的新数据传送至所述存储模块。

优选的，还包括：

上电后，所述存储控制模块将所述存储模块中常用数据事先映射至REG缓存模块，加快数据的读取及指令的解析。

优选的，所述串并转换单元在接收数据时串口编码机制为：

串口接收数据的起始位为0011，从起始位的下降沿至0011的下降沿，计算出CNT_CLK0，根据新编码机制，0编码为0011、1编码为0101，计算在CNT_CLK0内，若有2个上升沿与1个下降沿，则识别为1，若只有1个上升沿，则识别为0。

优选的，所述上升沿与所述下降沿判定方法为：

若采样从0变1，连续N个时钟保持1不变，则判定为所述上升沿，若从1变0，连续N个时钟保持0不变，则判定为所述下降沿，其中，N为预设的自然数。

经由上述的技术方案可知，与现有技术相比，本发明公开提供了一种基于串口通讯的ASIC数据安全传输与存储装置及方法，与现有的技术相比，有以下优点：

1)在串口模块中，设计波特率自适应功能、独特的编码机制：

传统的串口数据收发波特率配置，即通过指令或者事先存储的波特率参数，进行串口的波特率配置，数据收发依据波特率进行；

本发明通过设计波特率自适应功能，一方面，无需进行波特率的配置，另一方面，在设计的波特率自适应功能中，生成多组参数。例如，存储模块用到的冗余码，存储关键数据需要的起始地址等；不仅简化了传统的波特率配置流程，还提高了数据存储的安全性；

本发明采用独特的编制机制，采用边沿方式进行数据自适应接收，有效降低了数据接收的误码率。

2)在串口模块中，设计同步字符、标志位、CRC等校验：

传统的串口模块，很少对接收到的数据做校验处理，仅是简单的进行数据的串并转换与收发；将数据的处理，放在其它专用模块，例如，指令解析模块等；此种方式的数据传输效率低，且乱码或者其它人为注入的错误指令，容易进入ASIC内部，导致关键数据失窃，安全性低；

本发明通过设计同步字符、标志位、CRC校验的方式，在串口模块中，即对接收的数据做校验处理，一方面，提高了指令解析的速度；另一方面，有效的过滤了乱码或者其它人为注入的错误指令，极大的提高了存储数据的安全性。

3)在数据存储控制模块中，设计冗余码注入、异或运算、分布式存储以及灵活的地址配置：

传统的数据存储控制模块，对数据进行写入与读取控制，很少对数据做额外的处理，使得存储模块一旦被读取，关键数据即暴露；

本发明设计的存储控制模块，通过设计冗余码(串口模块提供)与数据的拆分组合、异或运算、灵活的分布式地址存储等方式，即使破解了存储单元的接口，可直接从存储单元接口读出存储的数据，也无法得到有用数据，极大的提高了对关键数据的保护。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1附图为本发明提供的基于串口通讯的ASIC数据安全传输与存储装置结构示意图。

图2附图为本发明提供的串口编码示意图。

图3附图为本发明提供的上升沿与下降沿判定示意图。

图4附图为本发明提供的串口模块数据流程示意图。

图5附图为本发明提供的总状态机FSM模块数据流程示意图。

图6附图为本发明提供的数据存储控制模块数据流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本实施例公开了一种基于串口通讯的ASIC数据安全传输与存储装置，包括：总状态机FSM模块、串口模块、存储模块、存储控制模块、指令解析模块和REG缓存模块，

串口模块：包括数据的串并转换、FIFO的数据写入与读取以及相应的数据流控制状态机，并增加了波特率自适应、同步字符解析以及crc校验等功能；

总状态机FSM模块：对数据在FIFO单元、存储模块、REG缓存模块等传输的控制；

指令解析模块：对接收的指令进行解析，主要包括对字长、地址、数据等进行比较与处理；

REG缓存模块：将存储模块中经常用到的数据，上电后映射至REG缓存模块中，加快数据的读取与指令的解析；

存储控制模块：负责存储模块的数据到REG缓存模块以及串口模块的搬运，并增加冗余码、异或、分布式存储等功能；

存储模块用于存储数据。

具体的，串口模块包括串并转换单元、数据流控制单元、波特率自适应单元、CRC校验单元、同步字符解析单元、标志位解析单元、存储地址单元和FIFO单元；数据流控制单元分别与串并转换单元、CRC校验单元、同步字符解析单元和FIFO单元连接，波特率自适应单元分别与串并转换单元和存储地址单元连接，标志位解析单元和同步字符解析单元连接，且FIFO单元和存储地址单元均与总状态机FSM模块连接；

串并转换单元用于将数据进行串并转换；

波特率自适应单元用于在串并转换单元接收数据时同步进行沿变化的计数，并根据计数生成波特率、存储起始地址和冗余码；

CRC校验单元、同步字符解析单元和标志位解析单元分别用于将并行数据进行CRC检验、同步字符解析以及标志位解析；

存储地址单元用于存储存储起始地址和冗余码；

FIFO单元用于在并行数据经CRC检验、同步字符解析和标志位解析成功后存储并行数据。

本发明通过设计专用的串口模块：设计独特的编码机制的波特率自适应单元，无需配置波特率，减少流程复杂度，解决了传统串口数据需要接收波特率配置流程复杂的问题；且有CRC、同步字符、标志位等校验，通过对接收的数据做校验处理，一方面提高了指令解析的速度，另一方面有效过滤乱码或其它人为注入的错误指令，极大提高了存储数据的安全性，同时本发明将自适应功能中产生的参数，作为冗余码写入存储单元的地址，相比固定地址的分布式存储，更为灵活可靠。

具体的，指令解析模块包括字长地址解析单元和DATA解析单元，字长地址解析单元和DATA解析单元均与总状态机FSM模块连接；

字长地址解析单元和DATA解析单元分别用于对接收的指令进行字长地址解析和数据解析。

具体的，存储控制模块包括地址灵活配置单元、冗余码配置单元、异或运算单元，冗余码配置单元和异或运算单元连接，异或运算单元和地址灵活配置单元连接，且冗余码配置单元与总状态机FSM模块连接；

冗余码配置单元用于将需要写入存储模块的关键数据与冗余码进行重新组合；

异或运算单元用于对重新组合的关键数据与冗余码进行异或运算；

地址灵活配置单元用于将异或运算得到的数据结合存储起始地址进行分布式存储。

本发明存储控制模块通过设计冗余码(串口模块提供)与数据的拆分组合、异或运算、灵活的分布式地址存储等方式，即使破解了存储模块的接口，可直接从存储模块接口读出存储的数据，也无法得到有用数据，极大的提高了对关键数据的保护。

本实施例公开了一种基于串口通讯的ASIC数据安全传输与存储方法，包括：

步骤1：串口转换单元接收数据并将串行数据转换为并行数据，同时在串口对数据进行接收时波特率自适应单元同步进行沿变化的计数，并根据计数生成波特率、存储起始地址和冗余码，将存储起始地址和冗余码存入存储地址单元；

具体的，如图4所示，

串口模块数据流为：

IDLE状态下：串口默认高电平，根据串口协议，起始位为0，结束位为1，当串口信号由高变低时，开始异步数据传输。

检测原理：根据主时钟，不断检测串口信号，IDLE状态下，串口信号为高，若连续N个时钟，串口信号变低，则检测出下降沿；串口信号由低变高，并持续N个时钟，则检测出上升沿；CNT_P计算多少个上升沿；CNT_N计算多少个下降沿；CNT从检出起始位，根据主时钟自加，生成N个时钟；

检测出起始位(由高变低)时，波特率自适应单元根据主时钟，对多组上升沿下降沿进行计数，根据计数值，生成波特率、冗余码等数值；

每检测出一帧的数据，对该数据，进行CRC、同步字符等解析，若成功，则存放入fifo单元中；并通知FSM模块到FIFO单元取数，进行后续的数据解析；

设计的串口编码机制与沿判定如图2、3所示，详细描述如下：

将串口通讯中的的0、1编码为0011、0101：例如，起始位0编码为0011，Bit1编码为0101，通过计算下降沿与下降沿之间的CNT、上升沿与下降沿的CNT，完成数据的接收。例如：根据串口协议，起始位为0，根据新的编码机制，串口接收数据的起始位为0011，从起始位的下降沿至0011的下降沿，计算出CNT_CLK0，新的编码机制下，1编码为0101，计算在CNT_CLK0内，若有2个上升沿与1个下降沿，则识别为1，若只有1个上升沿，则识别为0；

上升沿与下降沿的判定如图3所示：例如，若采样从0变1,连续3个时钟保持1不变，则判定为上升沿，若从1变0，连续3个时钟保持0不变，则判定为下降沿；

本发明设计的波特率自适应功能详细描述如下：

根据新的编码，计算出波特率，接收数据：例如，通过计算起始位的CNT(如图2所示)，例如：检测到起始位的下降沿，cnt开始计数，直到检测到下一个下降沿，通过cnt计算出波特率；

检测多组上升下降沿的cnt计算上升沿与下降沿之间的cnt或者三个下降沿之间的cnt等，作为存储控制模块写入关键数据的地址以及冗余码。

步骤2：将并行数据分别通过CRC校验单元和同步字符解析单元同步进行CRC校验和同步字符解析，同步字符解析后通过标志位解析单元进行标志位解析，当CRC、同步字符、标志位解析成功后将并行数据存入FIFO单元，并通知总状态机FSM模块从FIFO单元取数；例如：约定指令由4字节数据构成，根据串口协议，串口每次传输1字节(1字节数据加上起始位、停止位，共10bit)，当4字节数据通过CRC、同步字符等校验，FSM模块从FIFO单元依次取出指令，如图5所示；

步骤3：指令解析模块根据约定的指令协议，通过字长地址解析单元和DATA解析单元分别进行字长、地址以及数据的解析比较，若为存储指令，读取存储起始地址和冗余码，将需要写入的关键数据与冗余码进行重新组合，并进行异或运算生成新的数据，同时结合存储起始地址将计算得到的新的数据传送至存储模块，若为读取指令，则根据串口模块生成的存储起始地址，读取相应的数据，将存储模块中的数据取出至FIFO单元，总状态机FSM模块通知串口模块进行数据发送，串口模块将FIFO中的并行数据，转换成串行数据，根据自适应波特率功能生成的波特率，进行数据的传输，如图6所示；

其中，冗余码与数据的重新组合：例如，存储单元按字节写入，存储控制模块将需要写入的关键数据的高4位与低4位，分别与4位冗余码进行重新组合；或者高低位互换等；

异或运算：通过对重新组合的关键数据与冗余码，进行异或运算；

地址灵活配置的分布式存储：通过冗余码与数据的重组、异或运算得到了新的关键数据，将串口模块自适应功能得到的cnt，作为分布式存储地址的起始位，进行数据的分布式存储，存储地址cnt、cnt+n、cnt+p...

本发明具有以下优点：

1)数据处理的高可靠性与高效率：通过设计独特的编码机制、采用边沿方式进行数据自适应接收，有效降低了数据接收的误码率，通过自适应功能模块、同步字符、标志位、CRC等功能的串口模块，有效的提高了数据传输的安全性以及效率，并增强了内部处理错误指令的鲁棒性；

2)关键数据存储安全性高：存储控制模块通过对关键数据的拆分以及与冗余码的重新组合、异或、灵活配置地址的分布式存储等方法，有效的保护了存储在存储模块中的关键数据；

3)复杂度低：无需硬件设计复杂算法，通过在波特率自适应模块、串口模块、存储控制模块、FSM模块等加入少量的硬件，即可实现。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.基于串口通讯的ASIC数据安全传输与存储装置，其特征在于，包括：总状态机FSM模块、串口模块、存储模块、存储控制模块和指令解析模块，所述总状态机FSM模块分别与所述串口模块、所述存储控制模块和所述指令解析模块连接，所述存储模块和所述存储控制模块连接；

所述串口模块包括串并转换单元、数据流控制单元、波特率自适应单元、CRC校验单元、同步字符解析单元、标志位解析单元、存储地址单元和FIFO单元；所述数据流控制单元分别与所述串并转换单元、所述CRC校验单元、所述同步字符解析单元和所述FIFO单元连接，所述波特率自适应单元分别与所述串并转换单元和所述存储地址单元连接，所述标志位解析单元和所述同步字符解析单元连接，且所述FIFO单元和所述存储地址单元均与所述总状态机FSM模块连接；

所述串并转换单元用于将读取的数据进行串并转换；

所述波特率自适应单元用于在所述串并转换单元接收数据时同步进行沿变化的计数，并根据计数生成波特率、存储起始地址和冗余码；

所述CRC校验单元和所述同步字符解析单元分别用于当数据通过串并转换、自适应波特率后将并行数据同步进行CRC检验和同步字符解析；

所述标志位解析单元用于同步字符解析后进行标志位解析；

所述存储地址单元用于存储所述存储起始地址和所述冗余码；

所述FIFO单元用于在并行数据经CRC检验、同步字符解析和标志位解析成功后存储所述并行数据；

所述数据流控制单元用于进行数据流的控制；

所述总状态机FSM模块用于对数据的传输进行控制；

所述存储模块用于存储数据；

所述存储控制模块用于负责所述存储模块数据的搬运、串口数据的搬运、冗余码组合、异或运算以及地址灵活配置的分布式存储；

所述指令解析模块用于负责指令解析。

2.根据权利要求1所述的基于串口通讯的ASIC数据安全传输与存储装置，其特征在于，所述指令解析模块包括字长地址解析单元和DATA解析单元，所述字长地址解析单元和所述DATA解析单元均与所述总状态机FSM模块连接；

所述字长地址解析单元和所述DATA解析单元分别用于对接收的指令进行字长地址解析和数据解析。

3.根据权利要求1或2所述的基于串口通讯的ASIC数据安全传输与存储装置，其特征在于，所述存储控制模块包括地址灵活配置单元、冗余码配置单元和异或运算单元，所述冗余码配置单元和所述异或运算单元连接，所述异或运算单元和所述地址灵活配置单元连接，且所述冗余码配置单元与所述总状态机FSM模块连接；

所述冗余码配置单元用于将需要写入所述存储模块的关键数据与所述冗余码进行重新组合；

所述异或运算单元用于对重新组合的关键数据与所述冗余码进行异或运算；

所述地址灵活配置单元用于将异或运算得到的数据结合所述存储起始地址进行分布式存储。

4.根据权利要求3所述的基于串口通讯的ASIC数据安全传输与存储装置，其特征在于，还包括REG缓存模块，所述REG缓存模块与所述总状态机FSM模块连接；

所述REG缓存模块用于存储所述存储模块中常用数据。

5.基于串口通讯的ASIC数据安全传输与存储方法，其特征在于，包括：

步骤1：串口转换单元接收数据并将串行数据转换为并行数据，同时在串口对数据进行接收时波特率自适应单元同步进行沿变化的计数，并根据计数生成波特率、存储起始地址和冗余码，将所述存储起始地址和所述冗余码存入存储地址单元；

步骤2：当数据通过串并转换、自适应波特率后，将所述并行数据分别通过CRC校验单元和同步字符解析单元同步进行CRC校验和同步字符解析，同步字符解析后再通过标志位解析单元进行标志位解析，当CRC、同步字符、标志位解析成功后将所述并行数据存入FIFO单元，并通知总状态机FSM模块从所述FIFO单元取数；

步骤3：指令解析模块根据约定的指令协议，对指令进行解析，若为存储指令，则将指令中相应的数据通过存储控制模块传送至存储模块，若为读取指令，则通知所述存储控制模块进行数据读取，将所述存储模块中的数据取出至所述FIFO单元。

6.根据权利要求5所述的基于串口通讯的ASIC数据安全传输与存储方法，其特征在于，所述步骤3解析过程具体为：

所述指令解析模块根据约定的指令协议，通过字长地址解析单元和DATA解析单元分别进行字长、地址以及数据的解析比较。

7.根据权利要求5或6所述的基于串口通讯的ASIC数据安全传输与存储方法，其特征在于，所述步骤3中具体存储过程为：

若为存储指令，读取所述存储起始地址和所述冗余码，将需要写入的关键数据与所述冗余码进行重新组合，并进行异或运算生成新的数据，同时结合所述存储起始地址将计算得到的新数据传送至所述存储模块。

8.根据权利要求7所述的基于串口通讯的ASIC数据安全传输与存储方法，其特征在于，还包括：

上电后，所述存储控制模块将所述存储模块中常用数据事先映射至REG缓存模块，加快数据的读取及指令的解析。

9.根据权利要求5所述的基于串口通讯的ASIC数据安全传输与存储方法，其特征在于，所述串并转换单元在接收数据时串口编码机制为：

串口接收数据的起始位为0011，从起始位的下降沿至0011的下降沿，计算出CNT_CLK0，根据新编码机制，0编码为0011、1编码为0101，计算在CNT_CLK0内，若有2个上升沿与1个下降沿，则识别为1，若只有1个上升沿，则识别为0。

10.根据权利要求9所述的基于串口通讯的ASIC数据安全传输与存储方法，其特征在于，所述上升沿与所述下降沿判定方法为：

若采样从0变1，连续N个时钟保持1不变，则判定为所述上升沿，若从1变0，连续N个时钟保持0不变，则判定为所述下降沿，其中，N为预设的自然数。

Images