CN112364397B - 一种基于fpga的异步串口安全通信系统及方法 - Google Patents

一种基于fpga的异步串口安全通信系统及方法 Download PDF

Info

Publication number
CN112364397B
CN112364397B CN202011362326.0A CN202011362326A CN112364397B CN 112364397 B CN112364397 B CN 112364397B CN 202011362326 A CN202011362326 A CN 202011362326A CN 112364397 B CN112364397 B CN 112364397B
Authority
CN
China
Prior art keywords
serial port
fpga
unit
bus
asynchronous serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011362326.0A
Other languages
English (en)
Other versions
CN112364397A (zh
Inventor
李顺达
张文月
吴璇
韩华锦
于立北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Qisuo Precision Electromechanical Technology Co ltd
Original Assignee
Tianjin Qisuo Precision Electromechanical Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Qisuo Precision Electromechanical Technology Co ltd filed Critical Tianjin Qisuo Precision Electromechanical Technology Co ltd
Priority to CN202011362326.0A priority Critical patent/CN112364397B/zh
Publication of CN112364397A publication Critical patent/CN112364397A/zh
Application granted granted Critical
Publication of CN112364397B publication Critical patent/CN112364397B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Communication Control (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明涉及一种基于FPGA的异步串口安全通信系统及方法，其技术特点是：通过FPGA、PCI‑LocaBus桥模块、上位机、异步串口收发模块、自测试模块和外部串口设备构建基于FPGA的异步串口安全通信系统，并通过构建各个模块和FPGA内部的逻辑，实现了基于FPGA的异步串口安全通信。本发明解决了传统PCI串口通讯卡硬件设计复杂，灵活性差，安全性低等问题，实现了波特率连续可调，使用适应性强；安全性高，能够保证用户信息安全。同时本发明系统的异步串口收发模块与外部串口设备的连接可选配RS422、RS232和RS485，能够根据外部串口设备灵活配置，同时FPGA中自闭环测试单元设置根据外部串口设备的连接方式一致，便于本系统的测试和维修。

Description

一种基于FPGA的异步串口安全通信系统及方法
技术领域
本发明属于可扩展接口领域，尤其是一种基于FPGA的异步串口安全通信系统及方法。
背景技术
加固计算机信息安全应用中，异步串口因为其可靠、简单而被广泛应用。由于计算机主板串口数量的限制，往往需要配套的串口板模块扩展串口数量，串口模块的核心器件PCI转异步串口芯片，以EXAR公司ST15CXXX系列芯片以及OXFORD公司OX16PCI95X系列芯片为代表，存在通道数最多为4，单片无法满足更多路需求，且不具备安全认证功能，为了满足功能，选择逻辑芯片进行开发安全串口控制器，配合桥芯片，以实现PCI至8路可信串口的转换。
发明内容
本发明的目的在于克服现有技术的不足，提出一种基于FPGA的异步串口安全通信系统及方法，解决了传统PCI串口通讯卡硬件设计复杂，灵活性差，安全性低等问题，实现了波特率连续可调，使用适应性强；安全性高，能够保证用户信息安全。
本发明解决其技术问题是采取以下技术方案实现的：
一种基于FPGA的异步串口安全通信系统，包括FPGA、PCI-LocaBus桥模块、上位机、异步串口收发模块、自测试模块和外部串口设备；所述FPGA包括中断管理单元、LocalBus控制单元、认证单元、UART控制单元、自闭环测试单元、FIFO缓存单元和波特率生成单元，LocalBus控制单元与认证单元双向连接，认证单元的输出连接UART控制单元的输入，波特率生成单元的输出连接UART控制单元的输入，FIFO缓存单元与UART控制单元双向连接，UART控制单元的输出连接自闭环测试单元的输入，UART控制单元的另一输出连接中断管理单元；所述上位机与PCI-LocaBus桥模块双向连接，PCI-LocaBus桥模块与FPGA中的LocalBus控制单元双向连接，FPGA中的中断管理单元的输出连接PCI-LocaBus桥模块的输入端，FPGA中的UART控制单元与异步串口收发模块双向连接，FPGA中的自闭环测试单元的输出分别连接自测试模块的输入端和FPGA中的UART控制单元外部串口设备的输出端和自测试模块的输出端连接异步串口收发模块的输入端，异步串口收发模块的输出端和自测试模块的另一输出端分别连接外部串口设备的输入端。
而且，所述异步串口收发模块和外部串口设备的串口连接方式包括RS422串口连接、RS232串口连接和RS485串口连接；所述上位机通过PCI总线与PCI-LocaBus桥模块双向连接。
而且，所述异步串口收发模块和外部串口设备的串口的连接方式，确定FPGA中自闭环测试单元设置的模式，其中自闭环测试单元设置的模式包括TTL、RS232和RS422电平自闭环测试模式。
而且，所述PCI-LocaBus桥模块为SM9054桥芯片。
一种基于FPGA的异步串口安全通信系统的实现方法，包括以下步骤：
步骤1、构建FPGA中Local Bus控制单元与PCI-LocaBus桥模块连接使用的LocalBus总线接口控制逻辑；
步骤2、构建FPGA中认证单元的控制逻辑；
步骤3、构建FPGA中中断管理单元、LocalBus控制单元、UART控制单元、FIFO缓存单元、波特率生成单元、认证单元和自闭环测试单元对于完成Local Bus总线接口到异步串口收发模块的逻辑转换的逻辑。
而且，所述步骤1的具体实现方法为：将PCI-LocaBus桥模块与FPGA进行交互连接，设置LocalBus总线接口数据总线为18位，地址线为13位，控制总线包括总线EN1#、总线EN2#、总线LW/R#、总线READY#、总线ADS#、总线LINT#、总线LRESET、总线LHOLD、总线LHOLDA。
而且，所述步骤2包括以下步骤：
步骤2.1、将通过外部认证载体IIC总线连接FPGA，FPGA通过IIC总线读取外部认证载体中的信息，认证单元将外部认证载体中的信息处理成为认证加密信息；
步骤2.2、FPGA通过Local Bus总线接口控制逻辑，向上位机的驱动上传认证加密信息，并读取上位机的反馈信息；
步骤2.3、认证单元处理外部认证载体中的信息与上位机反馈信息，判断是否使能串口。
而且，所述步骤3包括以下步骤：
步骤3.1、通过步骤1中的LocalBus总线接口，将上位机配置的包括串口参数、中断参数、认证情况和发送参数的端口信息保存至FPGA传输参数列表中；
步骤3.2、UART控制单元读取传输参数列表，对各接口进行命令信息、波特率、停止位和校验位的初始化配置；中断管理单元读取传输参数列表配置接收FIFO数据阈值、接收FIFO超时阈值和发送FIFO数据量阈值；并设置每一路异步串口具备256字节的收发FIFO缓冲；
步骤3.3、判断为发送数据还是接收数据；
步骤3.4、自闭环测试单元在自闭环测试时，通过步骤1中的LocalBus总线接口，更新FPGA传输参数列表。
而且，所述步骤3.3包括以下步骤：
步骤3.3.1、判断为发送数据时，通过步骤1中的LocalBus总线接口，获取待发送数据并保存至FIFO缓存单元的发送FIFO，根据传输参数列表中的加密命令和参数，对发送数据进行加密，加密数据经UART控制单元向外发出；
步骤3.3.2、判断为接收数据时，对接收数据进行数据帧检测，判断校验是否正确，若校验正确则将数据写入FIFO缓存单元的接收FIFO，否则对外发送错误反馈帧，并通过中断管理单元和PCI-LocaBus桥模块向上位机发出中断；同时在接收过程中，判断FIFO缓存单元的接收FIFO中存储数据量是否大于设定阈值，或FIFO中数据未更新时间超过设定阈值，若大于则向上位机发送中断，否则继续接收数据；接收的数据根据传输参数列表中加密命令和参数，对接收进行数据解密，解密后的数据通过步骤1中的LocalBus总线接口发送至上位机。
本发明的优点和积极效果是：
1、本发明通过FPGA、PCI-LocaBus桥模块、上位机、异步串口收发模块、自测试模块和外部串口设备构建基于FPGA的异步串口安全通信系统，并通过构建各个模块和FPGA内部的逻辑，实现了基于FPGA的异步串口安全通信。本发明解决了传统PCI串口通讯卡硬件设计复杂，灵活性差，安全性低等问题，实现了波特率连续可调，使用适应性强；安全性高，能够保证用户信息安全。同时本发明的PCI-LocaBus桥模块和上位机接口为PCI总线，易于与系统集成。
2、本发明中异步串口收发模块与外部串口设备的连接可选配RS422、RS232和RS485，能够根据外部串口设备灵活配置，同时FPGA中自闭环测试单元设置根据外部串口设备的连接方式一致，便于本系统的测试和维修。
附图说明
图1为本发明系统的结构图。
具体实施方式
以下结合附图对本发明做进一步详述。
一种基于FPGA的异步串口安全通信系统，如图1所示，包括FPGA、PCI-LocaBus桥模块、上位机、异步串口收发模块、自测试模块和外部串口设备；所述FPGA包括中断管理单元、LocalBus控制单元、认证单元、UART控制单元、自闭环测试单元、FIFO缓存单元和波特率生成单元，LocalBus控制单元与认证单元双向连接，认证单元的输出连接UART控制单元的输入，波特率生成单元的输出连接UART控制单元的输入，FIFO缓存单元与UART控制单元双向连接，UART控制单元的输出连接自闭环测试单元的输入，UART控制单元的另一输出连接中断管理单元；所述上位机与PCI-LocaBus桥模块双向连接，PCI-LocaBus桥模块与FPGA中的LocalBus控制单元双向连接，FPGA中的中断管理单元的输出连接PCI-LocaBus桥模块的输入端，FPGA中的UART控制单元与异步串口收发模块双向连接，FPGA中的自闭环测试单元的输出分别连接自测试模块的输入端和FPGA中的UART控制单元外部串口设备的输出端和自测试模块的输出端连接异步串口收发模块的输入端，异步串口收发模块的输出端和自测试模块的另一输出端分别连接外部串口设备的输入端。
所述异步串口收发模块和外部串口设备的串口连接方式包括RS422串口连接、RS232串口连接和RS485串口连接；所述上位机通过PCI总线与PCI-LocaBus桥模块双向连接。
所述异步串口收发模块和外部串口设备的串口的连接方式，确定FPGA中自闭环测试单元设置的模式。
FPGA中自闭环测试单元设置的模式包括TTL、RS232和RS422电平自闭环测试模式。
PCI-LocaBus桥模块为SM9054桥芯片。
一种基于FPGA的异步串口安全通信系统的通信方法，包括以下步骤：
步骤1、构建FPGA中Local Bus控制单元与PCI-LocaBus桥模块连接使用的LocalBus总线接口控制逻辑。
本步骤的具体实现方法为：将PCI-LocaBus桥模块与FPGA进行交互连接，设置LocalBus总线接口数据总线为18位，地址线为13位，控制总线包括总线EN1#、总线EN2#、总线LW/R#、总线READY#、总线ADS#、总线LINT#、总线LRESET、总线LHOLD、总线LHOLDA。
步骤2、构建FPGA中认证单元的控制逻辑。本步骤包括以下步骤：
步骤2.1、将通过外部认证载体IIC总线连接FPGA，FPGA通过IIC总线读取外部认证载体中的信息，认证单元将外部认证载体中的信息处理成为认证加密信息。
步骤2.2、FPGA通过Local Bus总线接口控制逻辑，向上位机的驱动上传认证加密信息，并读取上位机的反馈信息。
步骤2.3、认证单元处理外部认证载体中的信息与上位机反馈信息，判断是否使能串口。
步骤3、构建FPGA中中断管理单元、LocalBus控制单元、UART控制单元、FIFO缓存单元、波特率生成单元、认证单元和自闭环测试单元的逻辑，完成Local Bus总线接口到异步串口收发模块的逻辑转换。本步骤包括以下步骤：
步骤3.1、通过步骤1中的LocalBus总线接口，将上位机配置的包括串口参数、中断参数、认证情况和发送参数的端口信息保存至FPGA传输参数列表中。
步骤3.2、UART控制单元读取传输参数列表，对各接口进行命令信息、波特率、停止位和校验位的初始化配置；中断管理单元读取传输参数列表配置接收FIFO数据阈值、接收FIFO超时阈值和发送FIFO数据量阈值；并设置每一路异步串口具备256字节的收发FIFO缓冲。
步骤3.3、判断为发送数据还是接收数据。
步骤3.3.1、判断为发送数据时，通过步骤1中的LocalBus总线接口，获取待发送数据并保存至FIFO缓存单元的发送FIFO，根据传输参数列表中的加密命令和参数，对发送数据进行加密，加密数据经UART控制单元向外发出。
步骤3.3.2、判断为接收数据时，对接收数据进行数据帧检测，判断校验是否正确，若校验正确则将数据写入FIFO缓存单元的接收FIFO，否则对外发送错误反馈帧，并通过中断管理单元和PCI-LocaBus桥模块向上位机发出中断；同时在接收过程中，判断FIFO缓存单元的接收FIFO中存储数据量是否大于设定阈值，或FIFO中数据未更新时间超过设定阈值，若大于则向上位机发送中断，否则继续接收数据；接收的数据根据传输参数列表中加密命令和参数，对接收进行数据解密，解密后的数据通过步骤1中的LocalBus总线接口发送至上位机。
步骤3.4、自闭环测试单元在自闭环测试时，通过步骤1中的LocalBus总线接口，更新FPGA传输参数列表。
需要强调的是，本发明所述的实施例是说明性的，而不是限定性的，因此本发明包括并不限于具体实施方式中所述的实施例，凡是由本领域技术人员根据本发明的技术方案得出的其他实施方式，同样属于本发明保护的范围。

Claims (8)

1.一种基于FPGA的异步串口安全通信系统，其特征在于：包括FPGA、PCI-LocaBus桥模块、上位机、异步串口收发模块、自测试模块和外部串口设备；所述FPGA包括中断管理单元、LocalBus控制单元、认证单元、UART控制单元、自闭环测试单元、FIFO缓存单元和波特率生成单元，LocalBus控制单元与认证单元双向连接，认证单元的输出连接UART控制单元的输入，波特率生成单元的输出连接UART控制单元的输入，FIFO缓存单元与UART控制单元双向连接，UART控制单元的输出连接自闭环测试单元的输入，UART控制单元的另一输出连接中断管理单元；所述上位机与PCI-LocaBus桥模块双向连接，PCI-LocaBus桥模块与FPGA中的LocalBus控制单元双向连接，FPGA中的中断管理单元的输出连接PCI-LocaBus桥模块的输入端，FPGA中的UART控制单元与异步串口收发模块双向连接，FPGA中的自闭环测试单元的输出分别连接自测试模块的输入端和FPGA中的UART控制单元外部串口设备的输出端和自测试模块的输出端连接异步串口收发模块的输入端，异步串口收发模块的输出端和自测试模块的另一输出端分别连接外部串口设备的输入端，PCI-LocaBus桥模块为SM9054桥芯片。
2.根据权利要求1所述的一种基于FPGA的异步串口安全通信系统，其特征在于：所述异步串口收发模块和外部串口设备的串口连接方式包括RS422串口连接、RS232串口连接和RS485串口连接；所述上位机通过PCI总线与PCI-LocaBus桥模块双向连接。
3.根据权利要求2所述的一种基于FPGA的异步串口安全通信系统，其特征在于：所述异步串口收发模块和外部串口设备的串口的连接方式，确定FPGA中自闭环测试单元设置的模式，其中自闭环测试单元设置的模式包括TTL、RS232和RS422电平自闭环测试模式。
4.一种如权利要求1至3任一项所述基于FPGA的异步串口安全通信系统的通信方法，其特征在于：包括以下步骤：
步骤1、构建FPGA中Local Bus控制单元与PCI-LocaBus桥模块连接使用的LocalBus总线接口控制逻辑；
步骤2、构建FPGA中认证单元的控制逻辑；
步骤3、构建FPGA中中断管理单元、LocalBus控制单元、UART控制单元、FIFO缓存单元、波特率生成单元、认证单元和自闭环测试单元对于完成Local Bus总线接口到异步串口收发模块的逻辑转换的逻辑。
5.根据权利要求4所述的一种基于FPGA的异步串口安全通信系统的通信方法，其特征在于：所述步骤1的具体实现方法为：将PCI-LocaBus桥模块与FPGA进行交互连接，设置LocalBus总线接口数据总线为18位，地址线为13位，控制总线包括总线EN1#、总线EN2#、总线LW/R#、总线READY#、总线ADS#、总线LINT#、总线LRESET、总线LHOLD、总线LHOLDA。
6.根据权利要求4所述的一种基于FPGA的异步串口安全通信系统的通信方法，其特征在于：所述步骤2包括以下步骤：
步骤2.1、将通过外部认证载体IIC总线连接FPGA，FPGA通过IIC总线读取外部认证载体中的信息，认证单元将外部认证载体中的信息处理成为认证加密信息；
步骤2.2、FPGA通过Local Bus总线接口控制逻辑，向上位机的驱动上传认证加密信息，并读取上位机的反馈信息；
步骤2.3、认证单元处理外部认证载体中的信息与上位机反馈信息，判断是否使能串口。
7.根据权利要求4所述的一种基于FPGA的异步串口安全通信系统的通信方法，其特征在于：所述步骤3包括以下步骤：
步骤3.1、通过步骤1中的LocalBus总线接口，将上位机配置的包括串口参数、中断参数、认证情况和发送参数的端口信息保存至FPGA传输参数列表中；
步骤3.2、UART控制单元读取传输参数列表，对各接口进行命令信息、波特率、停止位和校验位的初始化配置；中断管理单元读取传输参数列表配置接收FIFO数据阈值、接收FIFO超时阈值和发送FIFO数据量阈值；并设置每一路异步串口具备256字节的收发FIFO缓冲；
步骤3.3、判断为发送数据还是接收数据；
步骤3.4、自闭环测试单元在自闭环测试时，通过步骤1中的LocalBus总线接口，更新FPGA传输参数列表。
8.根据权利要求7所述的一种基于FPGA的异步串口安全通信系统的通信方法，其特征在于：所述步骤3.3包括以下步骤：
步骤3.3.1、判断为发送数据时，通过步骤1中的LocalBus总线接口，获取待发送数据并保存至FIFO缓存单元的发送FIFO，根据传输参数列表中的加密命令和参数，对发送数据进行加密，加密数据经UART控制单元向外发出；
步骤3.3.2、判断为接收数据时，对接收数据进行数据帧检测，判断校验是否正确，若校验正确则将数据写入FIFO缓存单元的接收FIFO，否则对外发送错误反馈帧，并通过中断管理单元和PCI-LocaBus桥模块向上位机发出中断；同时在接收过程中，判断FIFO缓存单元的接收FIFO中存储数据量是否大于设定阈值，或FIFO中数据未更新时间超过设定阈值，若大于则向上位机发送中断，否则继续接收数据；接收的数据根据传输参数列表中加密命令和参数，对接收进行数据解密，解密后的数据通过步骤1中的LocalBus总线接口发送至上位机。
CN202011362326.0A 2020-11-27 2020-11-27 一种基于fpga的异步串口安全通信系统及方法 Active CN112364397B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011362326.0A CN112364397B (zh) 2020-11-27 2020-11-27 一种基于fpga的异步串口安全通信系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011362326.0A CN112364397B (zh) 2020-11-27 2020-11-27 一种基于fpga的异步串口安全通信系统及方法

Publications (2)

Publication Number Publication Date
CN112364397A CN112364397A (zh) 2021-02-12
CN112364397B true CN112364397B (zh) 2023-01-13

Family

ID=74535500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011362326.0A Active CN112364397B (zh) 2020-11-27 2020-11-27 一种基于fpga的异步串口安全通信系统及方法

Country Status (1)

Country Link
CN (1) CN112364397B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113961409B (zh) * 2021-10-25 2022-07-26 广州芯德通信科技股份有限公司 一种提高串口数据安全的方法及其olt设备
CN114721990A (zh) * 2022-03-01 2022-07-08 天津七所精密机电技术有限公司 一种实现多路hdmi显示叠加的系统及方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103684949A (zh) * 2013-12-19 2014-03-26 北京遥测技术研究所 一种高精度波特率通用串口
CN103972909A (zh) * 2014-05-26 2014-08-06 上海双电电气有限公司 Tsc系统及其基于fpga的rs485通信方法
CN204350149U (zh) * 2014-11-21 2015-05-20 连明昌 基于fpga的串口矩阵切换器
CN106649184A (zh) * 2016-11-28 2017-05-10 北京遥测技术研究所 适用于星载电子设备的异步通信串口指令快速应答方法
WO2018018978A1 (zh) * 2016-07-25 2018-02-01 深圳市中兴微电子技术有限公司 一种通用串行总线控制器验证方法、系统及设备
CN108197042A (zh) * 2017-12-20 2018-06-22 北京控制工程研究所 一种基于fpga的通用异步串口及其应答方法
CN207718364U (zh) * 2018-01-09 2018-08-10 中国电子科技集团公司第二十七研究所 一种基于fpga的多路rs-422串口扩展接口
CN108627809A (zh) * 2017-03-15 2018-10-09 武汉玉航科技有限公司 一种基于fpga实时性雷达信号发生装置及调制方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103684949A (zh) * 2013-12-19 2014-03-26 北京遥测技术研究所 一种高精度波特率通用串口
CN103972909A (zh) * 2014-05-26 2014-08-06 上海双电电气有限公司 Tsc系统及其基于fpga的rs485通信方法
CN204350149U (zh) * 2014-11-21 2015-05-20 连明昌 基于fpga的串口矩阵切换器
WO2018018978A1 (zh) * 2016-07-25 2018-02-01 深圳市中兴微电子技术有限公司 一种通用串行总线控制器验证方法、系统及设备
CN106649184A (zh) * 2016-11-28 2017-05-10 北京遥测技术研究所 适用于星载电子设备的异步通信串口指令快速应答方法
CN108627809A (zh) * 2017-03-15 2018-10-09 武汉玉航科技有限公司 一种基于fpga实时性雷达信号发生装置及调制方法
CN108197042A (zh) * 2017-12-20 2018-06-22 北京控制工程研究所 一种基于fpga的通用异步串口及其应答方法
CN207718364U (zh) * 2018-01-09 2018-08-10 中国电子科技集团公司第二十七研究所 一种基于fpga的多路rs-422串口扩展接口

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于FPGA的串行通信MD5加密算法的研究与实现;李瑞;《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》;20190815;全文 *

Also Published As

Publication number Publication date
CN112364397A (zh) 2021-02-12

Similar Documents

Publication Publication Date Title
CN112364397B (zh) 一种基于fpga的异步串口安全通信系统及方法
US9575552B2 (en) Device, method and system for operation of a low power PHY with a PCIe protocol stack
CN102647320B (zh) 适用于高速1553总线协议控制的集成电路
CN206712810U (zh) 一种基于pci‑e总线的高速密码卡
US20190044760A1 (en) Technologies for optimizing transmitter equalization with high-speed retimer
CN101540191B (zh) 实时加密u盘及高速加解密方法
US5333198A (en) Digital interface circuit
CN205692166U (zh) 基于PowerPC架构中央处理器的核心板
CN101561888B (zh) 一种实时加密sd卡及高速加解密方法
CN106776467B (zh) 用于命令接收系统的spi flash控制芯片
CN101907683B (zh) 数字基带芯片中i2c模块的自动测试方法
CN114356671A (zh) 板卡调试装置、系统及方法
CN114721990A (zh) 一种实现多路hdmi显示叠加的系统及方法
CN109586964A (zh) 双向通信的本地端口及端口训练方法
CN107092335A (zh) 优化的链路训练及管理机制
CN110058706B (zh) 一种适应于长距离传输的ps2控制器及实现方法
CN111026691B (zh) 基于apb总线的owi通讯设备
CN107770228B (zh) 一种基于CPCI主控的1-Wire通信系统及方法
US20170286357A1 (en) Method, Apparatus And System For Communicating Between Multiple Protocols
CN103077362A (zh) 具有安全机制的gpio ip核
KR20090009512A (ko) Ｓａｔａ 전자 장치 및 상기 ｓａｔａ 전자 장치의 테스트방법
CN204376929U (zh) 基于以太网总线的多异步数据口并行测试卡
CN110245099B (zh) 一种基于fpga的数据存储与转储系统
CN109144937B (zh) 一种多路串口高可靠性传输方法
US10860503B2 (en) Virtual pipe for connecting devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant