CN103684465A - 用于异步逐步逼近模数转换器的多相时钟产生电路 - Google Patents

用于异步逐步逼近模数转换器的多相时钟产生电路 Download PDF

Info

Publication number
CN103684465A
CN103684465A CN201310714734.1A CN201310714734A CN103684465A CN 103684465 A CN103684465 A CN 103684465A CN 201310714734 A CN201310714734 A CN 201310714734A CN 103684465 A CN103684465 A CN 103684465A
Authority
CN
China
Prior art keywords
gate
asynchronous
digital converter
phase clock
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310714734.1A
Other languages
English (en)
Other versions
CN103684465B (zh
Inventor
李福乐
吴积方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201310714734.1A priority Critical patent/CN103684465B/zh
Publication of CN103684465A publication Critical patent/CN103684465A/zh
Application granted granted Critical
Publication of CN103684465B publication Critical patent/CN103684465B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提出一种用于异步逐步逼近模数转换器的多相时钟产生电路，包括：比较器、与非门和非门，其中，比较器的第一、第二输出端分别与与非门的第一、第二输入端相连，用于对输入的电压信号进行比较，并将比较结果输入与非门；与非门通过其第三输入端接收门控信号，并根据门控信号和比较器输出结果生成输出信号；非门的输入端同与非门的输出端相连，用于根据输出信号生成多相时钟信号。本发明的实施例基于门控环形振荡器的原理，排除了与异步逐步逼近逻辑之间的高速逐位交互操作，使得用于异步转换的环路更加简单，进而减少逐步逼近模数转换器异步转换的时间和提高转换速度。本发明还提供了一种用于异步逐步逼近模数转换器的控制逻辑电路。

Description

用于异步逐步逼近模数转换器的多相时钟产生电路
技术领域
本发明涉及微电子技术领域，特别涉及一种用于异步逐步逼近模数转换器的多相时钟产生电路及具有其的用于异步逐步逼近模数转换器的控制逻辑电路。
背景技术
模数转换器（ADC）可实现将模拟信号转换为数字信号的功能，目前常有的结构有快闪型ADC，流水线型ADC，过采样型ADC，逐步逼近型ADC等。逐步逼近型ADC（即SARADC）作为其中一种类型的ADC，由于其在速度、精度及功耗等方面具有较好的折中而被广泛研究与应用。与相同分辨率的同步SAR ADC相比，异步SAR ADC不仅可以实现更高速率的转换速度，而且可以避免使用频率比采样率更高的时钟，降低因高速时钟导致的功耗，因此异步SAR ADC具有更加广阔的应用空间。例如，对于一个10-bit100MS/s的SAR ADC，若采用同步SAR ADC实现，则需要至少1GHz的同步时钟产生电路；而若采用异步SAR ADC实现，则只需要一个频率与采样频率等同的时钟即可，即100MHz。
异步SAR ADC采用同步采样，异步转换完成逐步逼近的功能实现将模拟信号转换为数字信号，对于一个N-bit的异步SAR ADC，需要N+1次操作完成一个转换周期，其中第一次实现同步采样功能，剩余的N次实现异步转换功能。由于用于N次异步转换的时间与用于第一次同步采样的时间基本相等，都必须在半个输入时钟周期内完成，因此需要一个多相时钟产生电路来产生多相时钟，来控制实现N次异步转换。
多相时钟主要通过级联延迟单元实现，具体实现电路有环形振荡器、延迟锁相环等。环形振荡器通过将几个延迟单元首尾相连构成一个环形，再由该环振荡产生多相时钟。延迟锁相环通过锁相环技术对延迟单元电路实现电压控制延迟线从而提供精确的多相时钟。然而，在异步SAR ADC中，传统的多相时钟产生方法是通过多个单次负脉冲产生器（SNPG）产生多个负脉冲，然后由一个时钟合成器将这些负脉冲合成为一个多相时钟，如图1a至图1c所示，图1a为单次负脉冲产生器的电路图，图1b为其时序图，图1c示出了传统的基于单次负脉冲产生器的多相时钟产生电路。多相时钟是由多个延迟不同的单次负脉冲产生器，最后通过一个时钟合成器（AND）产生的；对于每个时钟相的产生，需要从异步SAR逻辑到多相时钟产生电路的高速逐位交互操作。图2为传统的多相时钟产生电路用于触发异步SAR控制逻辑的电路图。如图2所示，对于单比特转换，环路所需的时间及用于模拟信号建立的时间分别为：
tloop_con=tcomp+txor+tand2+tdff+tnpg+tandn，   （1）
tdac_con=tnpg+tandn-tandn-tor。   （2）
其中，tcomp表示比较器的延迟时间，txor表示异或门的延迟时间，tand2表示二输入与门的延迟时间，tdff表示触发器的延迟时间，tnpg表示负脉冲产生器的延迟时间，tandn表示n输入与门的延迟时间。
单比特转换期间，所需的冗余时间（即环路时间减去模拟信号建立的时间）为：
td_con=tcomp+txor+tand2+2tdff+tor。   （3）
因此，由该方式产生的多相时钟去触发异步SAR逻辑，使得每一步转换的控制环路较为复杂，环路延时及冗余的时间较多，也使得用于模拟信号建立的时间较少。
发明内容
本发明旨在至少解决上述技术问题之一。
为此，本发明的一个目的在于提出一种用于异步逐步逼近模数转换器的多相时钟产生电路，该电路基于门控环形振荡器的原理，排除了与异步逐步逼近逻辑之间的高速逐位交互操作，独立地产生高速多相时钟，使得用于异步转换的环路更加简单，进而减少逐步逼近模数转换器异步转换的时间和提高转换速度。
本发明的另一个目的在于提供一种用于异步逐步逼近模数转换器的控制逻辑电路。
为了实现上述目的，本发明第一方面的实施例提供了一种用于异步逐步逼近模数转换器的多相时钟产生电路，包括：比较器、与非门和非门，其中，所述比较器的第一输出端和第二输出端分别与所述与非门的第一输入端和第二输入端相连，所述比较器用于对输入的电压信号进行比较，并将比较结果输入所述与非门；所述与非门通过其第三输入端接收门控信号，并在所述门控信号控制下，所述与非门用于根据所述比较结果生成输出信号；所述非门的输入端与所述与非门的输出端相连，用于根据所述输出信号生成多相时钟信号。
根据本发明实施例的用于异步逐步逼近模数转换器的多相时钟产生电路，通过比较器、与非门和非门构成门控环形振荡器，并基于门控环形振荡器的原理，排除了与异步逐步逼近逻辑之间的高速逐位交互操作，独立地产生高速多相时钟，使得用于异步转换的环路更加简单，从而简化了异步逐步逼近模数转换器控制逻辑的设计，另外，该电路还可减少逐步逼近模数转换器异步转换的时间和提高转换速度，从而满足用户的需求。
另外，根据本发明上述实施例的用于异步逐步逼近模数转换器的多相时钟产生电路还可以具有如下附加的技术特征：
在一些示例中，在所述门控信号的控制下，所述比较器和所述与非门可用串联的第一反相器和第二反相器替代。
在一些示例中，所述多相时钟信号的每个相位的翻转由所述比较器的比较结果触发。
在一些示例中，还包括：所述与非门还用于根据输入的所述门控信号调节所述多相时钟信号的相位数目。
在一些示例中，还包括：延迟单元，所述延迟单元用于调节所述电路的振荡速度。
在一些示例中，所述延迟单元的数量可调。
本发明第二方面的实施例还提供了一种用于异步逐步逼近模数转换器的控制逻辑电路，包括本发明第一方面实施例提出的所述用于异步逐步逼近模数转换器的多相时钟产生电路。
根据本发明实施例的用于异步逐步逼近模数转换器的控制逻辑电路，通过比较器、与非门和非门构成门控环形振荡器，并基于门控环形振荡器的原理，排除了与异步逐步逼近逻辑之间的高速逐位交互操作，独立地产生高速多相时钟，使得用于异步转换的环路更加简单，从而简化了异步逐步逼近模数转换器控制逻辑的设计，另外，该异步逐步逼近模数转换器还可减少异步转换的时间和提高转换速度，从而满足用户的需求。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1a至图1c为传统的基于单次负脉冲产生器的多相时钟产生电路的电路示意图；
图2为传统的多相时钟产生电路用于触发异步逐步逼近控制逻辑的电路示意图；
图3a至图3c为根据本发明一个实施例的用于异步逐步逼近模数转换器的多相时钟产生电路的原理示意图；
图4a至图4b为根据本发明一个实施例的用于异步逐步逼近模数转换器的多相时钟产生电路的两个等效电路图；
图5a至图5b为根据本发明一个实施例的用于异步逐步逼近模数转换器的多相时钟产生电路的具体实现的电路示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
以下结合附图描述根据本发明实施例的用于异步逐步逼近模数转换器的多相时钟产生电路及具有其的异步逐步逼近模数转换器。图3a至图3c为根据本发明一个实施例的用于异步逐步逼近模数转换器的多相时钟产生电路的原理示意图。
如图3a所示，根据本发明一个实施例的用于异步逐步逼近模数转换器的多相时钟产生电路，包括比较器110、与非门120和非门130。
其中，比较器110的第一输出端和和第二输出端分别与与非门120的第一输入端和第二输入端相连，比较器110用于对输入的电压信号进行比较，并将比较结果输入与非门120。
与非门120通过其第三输入端接收门控信号（即图3a中的GT信号），并根据该门控信号和上述得到的比较结果生成输出信号。更为具体地，即与非门120的第三输入端接入门控信号GT，并在该门控信号GT的控制下，根据比较器110输出的比较结果生成输出信号。
非门130的输入端和与非门120的输出端相连，用于根据与非门120输出的输出信号生成多相时钟信号。其中，在本发明的一个实施例中，生成的上述多相时钟信号的每个相位的翻转由比较器110的比较结果触发。
结合图3a和图3b所示，该多相时钟产生电路具体工作过程如下：当门控信号GT为低电平时，与非门120的输出为高电平，非门130的输出为低电平，多相时钟信号CKC为低电平，此时比较器110处于复位状态，比较器110的输出Q及QB同时为高电平；当门控信号GT为高电平时，与非门120的输出为低电平，非门130的输出为高电平，多相时钟信号CKC为高电平，此时比较器110处于比较状态，当比较器110完成判断时，比较器110的输出Q或QB有且仅有一个为高电平，因此，与非门120的输出变为高电平，非门130的输出为低电平，多相时钟信号CKC为低电平，比较器110又进入复位状态，如此往复进行，即可产生多相时钟信号CKC，直到门控信号GT为低电平的时候，振荡才停止。
其中，更为直观地，上述的比较器110、与非门120和非门130可构成门控环形振荡器，用于产生多相时钟信号。具体而言，在上述示例图3a中，比较器110的时钟信号CKC与生成的输出信号RDY的时序关系如图3b所示。因此，在门控信号GT为高电平时，图3a中的比较器110和与非门120可通过相互串联的第一反相器150和第二反相器160替代。
具体而言，根据比较器110的时钟信号CKC和生成的输出信号RDY的时序关系，可用串联的第一反相器150和第二反相器160等效地替代比较器110和与非门120，因此，第一反相器150、第二反相器160及非门130可构成三级环形振荡器，如图3c所示。具体工作过程如下：当门控信号GT为高电平时，三级环形振荡器开始振荡，多相时钟CKC根据比较器110的比较结果在高低电平间来回翻转，于是产生了多相时钟CKC；当门控信号GT为低电平时，振荡停止。从而该三级环形振荡器可产生多相时钟信号，并且相位数目由门控信号GT控制，该多相时钟用于触发异步逐步逼近控制逻辑以实现逐步逼近的功能。
在本发明的一个实施例中，与非门120还用于根据输入的门控信号调节多相时钟信号的相位数目。具体而言，门控信号即图3a和图3c中的GT信号，其通过与非门120的第三输入端相连，通过控制该门控信号GT能够调节生成的多时钟信号的相位数目。
进一步地，结合图3a或图3c所示，该多相时钟产生电路还包括：延迟单元140。延迟单元140用于调节该多相时钟产生电路的振荡速度，且进一步地，该延迟单元140的数量可调，即该延迟单元140可为一个或多个，具体数量根据实际需求而设定。具体而言，可在该电路（即该环形振荡器）中插入一定数量的延迟单元140（BUF），以调节环路的振荡速度，进而调节用于逐步逼近异步转换及模拟信号建立的时间，例如对于最快的异步转换，延迟单元140应最小（即tbuf=0）。进一步地，产生的多相时钟触发异步逐步逼近控制逻辑，使得单比特转换环路更简洁，可以实现更高的转换速度，以满足用户的需求。
在一个示例中，根据图3c所示电路的原理，图3a所示的电路还具有另外两种等效的电路实现方案，具体如图4a及图4b所示。但是在图4b中，当门控信号GT为低电平时，环形振荡器振荡。
作为一个具体的示例，图5a和图5b为根据本发明一个实施例的用于异步逐步逼近模数转换器的多相时钟产生电路的具体实现电路示意图。
如图5a和图5b所示，用于异步逐步逼近模数转换器的多相时钟产生电路中，也给出了门控信号GT的产生方式。其中，图5a中的COMP即比较器110，I9即与非门120、I13即非门130，BUF即延迟单元140。具体而言，如图5a所示，GT由F1、CKC及SCN共同产生，其中F1是转换相，是两相非交叠时钟（即F1、F2）的一个相位，另外一个相位是采样相F2，SCN是每个转换周期中最后一个比特转换所产生的脉冲信号。对于单比特转换，环路所需的时间及用于模拟信号建立的时间分别为：
tloop=tcomp+tnand+tinv+tbuf，   （4）
tdac≈tnand+tbuf-2tinv。   （5）
其中，tcomp为比较器的延迟时间，tnand为与非门的延迟时间，tinv为非门的延迟时间，tbuf为延迟单元的延迟时间。
单比特转换期间，所需的冗余时间为：
td=tloop-tdac≈tcomp+3tinv。（6）
因此，相比传统的在异步逐步逼近模数转换器中的多相时钟产生电路，本发明实施例的多相时钟产生电路并不需要逐步逼近逻辑到多相时钟的高速逐位反馈操作，而是将多相时钟产生电路从逐位的异步逐步逼近控制逻辑分离出来，这使得用于异步转换的环路更加简单，冗余时间更少，而且可以方便控制该环路的速度及用于模拟信号建立的时间。因此，本发明实施例的多相时钟产生电路能够减少异步转换的时间和提高异步转换的速度。
根据本发明实施例的用于异步逐步逼近模数转换器的多相时钟产生电路，通过比较器、与非门和非门构成门控环形振荡器，并基于门控环形振荡器的原理，排除了与异步逐步逼近逻辑之间的高速逐位交互操作，独立地产生高速多相时钟，使得用于异步转换的环路更加简单，从而简化了异步逐步逼近模数转换器控制逻辑的设计，另外，该电路还可减少逐步逼近模数转换器异步转换的时间和提高转换速度，从而满足用户的需求。
本发明的进一步实施例还提供了一种用于异步逐步逼近模数转换器的控制逻辑电路，包括本发明上述实施例提出的用于异步逐步逼近模数转换器的多相时钟产生电路。
根据本发明实施例的用于异步逐步逼近模数转换器的控制逻辑电路，通过比较器、与非门和非门构成门控环形振荡器，并基于门控环形振荡器的原理，排除了与异步逐步逼近逻辑之间的高速逐位交互操作，独立地产生高速多相时钟，使得用于异步转换的环路更加简单，从而简化了异步逐步逼近模数转换器控制逻辑的设计，另外，该用于异步逐步逼近模数转换器的控制逻辑电路还可减少异步转换的时间和提高转换速度，从而满足用户的需求。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同限定。

Claims (7)

1.一种用于异步逐步逼近模数转换器的多相时钟产生电路，其特征在于，包括：比较器、与非门和非门，其中，
所述比较器的第一输出端和第二输出端分别与所述与非门的第一输入端和第二输入端相连，所述比较器用于对输入的电压信号进行比较，并将比较结果输入所述与非门；
所述与非门通过其第三输入端接收门控信号，并根据所述门控信号及所述比较结果生成输出信号；
所述非门的输入端与所述与非门的输出端相连，用于根据所述输出信号生成多相时钟信号。
2.根据权利要求1所述的用于异步逐步逼近模数转换器的多相时钟产生电路，其特征在于，在所述门控信号的控制下，所述比较器和所述与非门可用串联的第一反相器和第二反相器替代。
3.根据权利要求1所述的用于异步逐步逼近模数转换器的多相时钟产生电路，其特征在于，所述多相时钟信号的每个相位的翻转由所述比较器的比较结果触发。
4.根据权利要求1所述的用于异步逐步逼近模数转换器的多相时钟产生电路，其特征在于，所述与非门还用于根据所述门控信号调节所述多相时钟信号的相位数目。
5.根据权利要求1-4任一项所述的用于异步逐步逼近模数转换器的多相时钟产生电路，其特征在于，还包括：
延迟单元，所述延迟单元用于调节所述电路的振荡速度。
6.根据权利要求5所述的用于异步逐步逼近模数转换器的多相时钟产生电路，其特征在于，所述延迟单元的数量可调。
7.一种用于异步逐步逼近模数转换器的控制逻辑电路，其特征在于，包括权利要求1-6任一项所述的用于异步逐步逼近模数转换器的多相时钟产生电路。
CN201310714734.1A 2013-12-20 2013-12-20 用于异步逐步逼近模数转换器的多相时钟产生电路 Active CN103684465B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310714734.1A CN103684465B (zh) 2013-12-20 2013-12-20 用于异步逐步逼近模数转换器的多相时钟产生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310714734.1A CN103684465B (zh) 2013-12-20 2013-12-20 用于异步逐步逼近模数转换器的多相时钟产生电路

Publications (2)

Publication Number Publication Date
CN103684465A true CN103684465A (zh) 2014-03-26
CN103684465B CN103684465B (zh) 2017-01-11

Family

ID=50320922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310714734.1A Active CN103684465B (zh) 2013-12-20 2013-12-20 用于异步逐步逼近模数转换器的多相时钟产生电路

Country Status (1)

Country Link
CN (1) CN103684465B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106330169A (zh) * 2016-08-19 2017-01-11 东南大学 一种适用于异步sar adc的时序转换及数据锁存电路
CN107395159A (zh) * 2017-06-21 2017-11-24 北方电子研究院安徽有限公司 一种三相方波电源
CN107528592A (zh) * 2016-06-22 2017-12-29 成都锐成芯微科技股份有限公司 具有延时单元的全异步自建时钟电路
CN107786194A (zh) * 2016-08-25 2018-03-09 成都锐成芯微科技股份有限公司 全异步自建时钟电路
CN108599770A (zh) * 2018-05-09 2018-09-28 东南大学 一种适用于2-bit-per-cycle SAR ADC的异步时钟产生电路
CN108736890A (zh) * 2017-04-19 2018-11-02 中芯国际集成电路制造(上海)有限公司 一种逐次逼近型模数转换器及电子装置
CN110247664A (zh) * 2018-03-09 2019-09-17 中国电子科技集团公司第二十四研究所 一种高速数字逻辑电路模块及模拟数字转换器和电子设备
CN110535470A (zh) * 2019-08-26 2019-12-03 中国电子科技集团公司第二十四研究所 一种比较器时钟产生电路及高速逐次逼近型模数转换器
WO2020140782A1 (zh) * 2019-01-03 2020-07-09 无锡华润上华科技有限公司 模数转换器及其时钟产生电路
CN112187265A (zh) * 2020-09-25 2021-01-05 北京智芯微电子科技有限公司 用于电力专用通信网的混合型模数转换器及信号收发装置
CN114884510A (zh) * 2022-04-11 2022-08-09 灿芯半导体(上海)股份有限公司 一种低误码率的sar adc电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122954A (zh) * 2011-03-11 2011-07-13 苏州易能微电子科技有限公司 低抖动突发式时钟恢复电路
CN102355266A (zh) * 2011-07-28 2012-02-15 上海宏力半导体制造有限公司 一种逐次逼近模数转化器
CN102404001A (zh) * 2011-12-26 2012-04-04 电子科技大学 一种多相时钟产生及传送电路
CN103001628A (zh) * 2012-11-30 2013-03-27 清华大学深圳研究生院 高速串行接口的多相时钟产生电路中用的鉴相和启动电路
CN103078643A (zh) * 2011-10-25 2013-05-01 联发科技股份有限公司 连续逼近缓存器模拟至数字转换器以及相关控制方法
US8471748B2 (en) * 2011-05-10 2013-06-25 Samsung Electro-Mechanics Analog-to-digital converter with a resolution booster

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122954A (zh) * 2011-03-11 2011-07-13 苏州易能微电子科技有限公司 低抖动突发式时钟恢复电路
US8471748B2 (en) * 2011-05-10 2013-06-25 Samsung Electro-Mechanics Analog-to-digital converter with a resolution booster
CN102355266A (zh) * 2011-07-28 2012-02-15 上海宏力半导体制造有限公司 一种逐次逼近模数转化器
CN103078643A (zh) * 2011-10-25 2013-05-01 联发科技股份有限公司 连续逼近缓存器模拟至数字转换器以及相关控制方法
CN102404001A (zh) * 2011-12-26 2012-04-04 电子科技大学 一种多相时钟产生及传送电路
CN103001628A (zh) * 2012-11-30 2013-03-27 清华大学深圳研究生院 高速串行接口的多相时钟产生电路中用的鉴相和启动电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
马聪等: "一种用于流水线ADC的可调节多相时钟产生电路", 《微电子学》, vol. 40, no. 5, 31 October 2010 (2010-10-31) *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107528592A (zh) * 2016-06-22 2017-12-29 成都锐成芯微科技股份有限公司 具有延时单元的全异步自建时钟电路
CN106330169A (zh) * 2016-08-19 2017-01-11 东南大学 一种适用于异步sar adc的时序转换及数据锁存电路
CN106330169B (zh) * 2016-08-19 2019-03-05 东南大学 一种适用于异步sar adc的时序转换及数据锁存电路
CN107786194A (zh) * 2016-08-25 2018-03-09 成都锐成芯微科技股份有限公司 全异步自建时钟电路
CN108736890A (zh) * 2017-04-19 2018-11-02 中芯国际集成电路制造(上海)有限公司 一种逐次逼近型模数转换器及电子装置
CN107395159A (zh) * 2017-06-21 2017-11-24 北方电子研究院安徽有限公司 一种三相方波电源
CN110247664A (zh) * 2018-03-09 2019-09-17 中国电子科技集团公司第二十四研究所 一种高速数字逻辑电路模块及模拟数字转换器和电子设备
CN108599770A (zh) * 2018-05-09 2018-09-28 东南大学 一种适用于2-bit-per-cycle SAR ADC的异步时钟产生电路
CN108599770B (zh) * 2018-05-09 2021-07-02 东南大学 一种适用于2-bit-per-cycle SAR ADC的异步时钟产生电路
WO2020140782A1 (zh) * 2019-01-03 2020-07-09 无锡华润上华科技有限公司 模数转换器及其时钟产生电路
US11711088B2 (en) 2019-01-03 2023-07-25 Csmc Technologies Fab2 Co., Ltd. Analog-to-digital converter and clock generation circuit thereof
CN110535470A (zh) * 2019-08-26 2019-12-03 中国电子科技集团公司第二十四研究所 一种比较器时钟产生电路及高速逐次逼近型模数转换器
CN112187265A (zh) * 2020-09-25 2021-01-05 北京智芯微电子科技有限公司 用于电力专用通信网的混合型模数转换器及信号收发装置
CN114884510A (zh) * 2022-04-11 2022-08-09 灿芯半导体(上海)股份有限公司 一种低误码率的sar adc电路

Also Published As

Publication number Publication date
CN103684465B (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
CN103684465B (zh) 用于异步逐步逼近模数转换器的多相时钟产生电路
KR101932794B1 (ko) 적분형 ad 변환 장치 및 cmos 이미지 센서
JP5561010B2 (ja) 逐次比較型ａｄ変換器及び逐次比較型ａｄ変換器の動作クロック調整方法
CN101409553B (zh) 一种相位延迟线器
JP2001292062A (ja) 分数マルチモジュラス・プレスケーラ
CN106209038A (zh) 基于iodelay固件的数字脉冲宽度调制器
CN109995371B (zh) 异步sar模数转换器求值相时长的自适应调节电路及方法
CN102035555A (zh) 一种模数转换器、转换方法及应用其的数字电源控制器
CN101425795B (zh) 一种精确锯齿波发生电路
CN106230408A (zh) 基于数字延时的数字脉冲宽度调制器
CN103441757A (zh) 多相位延迟锁相环及其控制方法
CN107370476A (zh) 用于数字llc转换器的相移时钟
CN112104342A (zh) 一种由计数器和快慢延迟链构成的高精度数字脉宽调制器
CN101527564B (zh) 非整数分频器及其方法
JP5250769B2 (ja) クロック発生回路
CN104124964A (zh) 一种延时锁相环及提高延时锁相环精度的方法
WO2007058002A1 (ja) 周波数シンセサイザ
CN101517896B (zh) A/d变换器
Sugahara et al. High performance FPGA controller for digital control of power electronics applications
JPH04295280A (ja) Ｐｗｍ信号演算回路
US9705480B2 (en) Circuit and method for generating an output signal having a variable pulse duty factor
TWI481199B (zh) 延遲鎖相迴路電路及延遲鎖相方法
Benedetti et al. New high-performance thyristor gate control set for line-commutated converters
CN102195640A (zh) 锁相回路装置与其控制方法
CN114787927A (zh) 基于存储单元环的时间数字转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant