CN103684462A - 半导体装置 - Google Patents

Abstract

本发明涉及半导体装置。本发明可靠地实现了控制以使得在对参考电压进行AD转换时，参考电压产生电路中的低电压晶体管不被采样保持电路中保持的电压破坏。在半导体装置中，当收到检测参考电压值的指令时，控制内部AD转换器的输入信号的切换的切换控制单元自动地将采样保持电路的输入节点与接地节点暂时地耦接，并且其后，将采样保持电路的输入节点与参考电压产生电路的输出节点耦接。

Description

半导体装置

相关申请的交叉引用

将2012年9月26日提交的日本专利申请No.2012-212794的公开内容（包括说明书、附图以及摘要）通过引用全部并入在本申请中。

技术领域

本发明涉及具有AD（模数）转换器的半导体装置。

背景技术

其中具有AD转换器的半导体装置（例如，微型计算机）可以作为数字值来检测外部输入模拟电压、从参考电压产生电路输出的内部参考电压值、内部温度传感器电路的输出值等。例如通过在重复地对外部输入电压进行AD转换的同时周期性地对内部参考电压值和温度传感器电路的输出值进行AD转换来监视芯片环境的方法，来使用AD转换器。

还存在如下的技术，即，在具有AD转换器的半导体装置中，蓄积在采样保持电容器中的电荷被放电并且其后切换信号耦接。

现有技术文献

专利文献

专利文献1：日本未经审查的专利公开No.2011-077847

专利文献2：日本未经审查的专利公开No.2001-244813

发明内容

在近年来的CMOS（互补金属氧化物半导体）逻辑电路的小型化和功耗的减少的情况下，CMOS逻辑电路的电源电压降低到接近1V。因此，供应给内部电源电路的参考电压正变得低于传统技术中的参考电压。

在要求以低电压操作的电路中，使用具有薄的栅极氧化物膜和低的阈值电压的低电压晶体管。虽然整个参考电压产生电路可能不由低电压晶体管形成，但是至少具有低阈值电压的低电压晶体管必须被用作要与内部电源电路耦接的输出晶体管。

在对内部参考电压进行AD转换时，采样保持电路中保持的电压被预先放电，使得高电压不被施加到低电压晶体管。具体地，用户通过程序重写控制采样保持电路的放电的寄存器的值。因此，当存在用户的编程错误时，问题出现使得参考电压产生电路中的低电压晶体管被破坏。

从本说明书和所附的附图的描述中将明白其它目的和新颖的特征。

在作为一个实施例的半导体装置中，当收到检测参考电压值的指令时，控制内部AD转换器的输入信号的切换的切换控制单元自动地将采样保持电路的输入节点与接地节点暂时地耦接，并且其后，将采样保持电路的输入节点与参考电压产生电路的输出节点耦接。

在实施例中，可靠的控制可以被执行以使得参考电压产生电路中的低电压晶体管不被采样保持电路中保持的电压破坏。

附图说明

图1是示出作为第一实施例的微型计算机芯片的配置的示例的框图。

图2是示出图1中的AD转换控制电路的一部分的配置的框图。

图3是示出图2中的放电模式控制电路的配置的电路图。

图4是示出图2中的切换控制单元中的信号波的时序图。

图5是示出通过图2中的AD转换控制电路执行参考电压的AD转换的过程的流程图。

图6是示出作为第二实施例的AD转换控制电路的一部分的配置的框图。

图7是示出图6中的放电模式控制电路的配置的电路图。

图8是示出作为第三实施例的AD转换控制电路的一部分的配置的框图。

图9是示出通过图8中的AD转换控制电路执行参考电压的AD转换的过程的流程图。

具体实施方式

在下文中，将参考附图具体地描述实施例。在下面，将描述作为其中具有AD转换器的半导体装置的示例的微型计算机。在下面的描述中，相同的附图标记被指给相同的或对应的部件，并且不会重复它们的描述。

第一实施例

微型计算机芯片的一般配置

图1是示出作为第一实施例的微型计算机芯片的配置的示例的框图。

参考图1，微型计算机芯片1包括CPU（中央处理单元）2、RAM（随机访问存储器）3、ROM（只读存储器）4、以及诸如输入/输出电路之类的其它外围电路5。组件经由总线6彼此耦接。

CPU2通过运行存储在RAM3和ROM4中的程序来控制微型计算机芯片1的全体操作。RAM3和ROM4被用作CPU2的主存储器。

微型计算机芯片1还包括采样保持（S&H）电路20、AD转换器25、AD转换控制电路30、切换单元15、和参考电压产生电路7。

AD转换器25执行采样保持电路20中保持的电压的AD转换。AD转换方法可以是积分转换、逐次比较转换和闪速（flash）转换中的任意一种。AD转换控制电路30控制采样保持电路20和AD转换器25的操作。AD转换器25的AD转换结果被存储在设置在AD转换控制电路30中的寄存器中。

切换单元15通过切换采样保持电路20的输入信号来切换作为AD转换的对象的信号。具体地，微型计算机芯片1被设置有从外部接收模拟输入信号的多个端子T0、T1、......。切换单元15包括分别与端子T0、T1、......对应的切换元件SW0、SW1、......。端子Ti(i=0,1,......)中的每一个经由对应的切换元件SWi耦接到采样保持电路20的输入节点。切换元件SW0和SW1的通/断状态由AD转换控制电路30切换，由此切换作为AD转换的对象的模拟输入信号。

切换单元15还包括用于切换参考电压产生电路7的输出节点与采样保持电路20的输入节点之间的耦接的通/断状态的切换元件SWR。在该配置的情况下，AD转换器25将经由切换元件SWR供应的参考电压Vref转换为数字值，由此使得能够检测参考电压Vref的值。

切换单元15还包括用于切换采样保持电路20的输入节点与接地节点GND之间的耦接的通/断状态的切换元件SWG。采样保持电路20中保持的电压经由切换元件SWG被放电。

参考电压产生电路7包括例如带隙参考（BGR）电路并且产生参考电压Vref，该参考电压Vref不依赖于外部电源电压的波动和周围温度的波动。产生的参考电压Vref被分配给要求高精度参考电压的内部电源电路、A/D转换器、比较电路、振荡电路等。

传统的AD转换器的问题

在目前的半导体电路的量产处理中，制备至少两种晶体管。它们是用于接口或模拟电路的高电压晶体管（厚膜晶体管）以及用于逻辑电路的低电压晶体管（薄膜晶体管）。低电压晶体管具有薄的栅极氧化物膜以及低的阈值电压，使得它可以以比高电压晶体管低的电源电压操作。

传统的参考电压产生电路由高电压晶体管形成。因此，即使在采用在对外部输入电压进行AD转换的同时通过AD转换器周期性地监视参考电压值Vref的使用方法的情况下，参考电压产生电路也不被破坏。

在近年来的CMOS逻辑电路的小型化和功耗的减少的情况下，CMOS逻辑电路的电源电压降低到接近1V。因此，与传统技术相比，要被供应给内部电源电路的参考电压必须也更多地被降低。虽然参考电压产生电路可能不全由低电压晶体管形成，但是至少具有低阈值电压的低电压晶体管必须被用作与内部电源电路耦接的输出晶体管。由于这个，当在通过AD转换器测量相对高电压的外部电压之后立即测量内部参考电压时，存在参考电压产生电路的输出晶体管被采样保持电路中保持的电压破坏的可能性。

因此，在对内部参考电压进行AD转换之前，采样保持电路中保持的电压必须提前被放电。具体地，在图1中，在通过使切换元件SW0导通来对从端子T0供应的模拟电压进行AD转换的情况下，切换元件SW0被截止，并且其后，切换元件SWG被导通。它使采样保持电路20中保持的电压放电。其后，切换元件SWG被截止。随后，通过使切换元件SWR导通，参考电压Vref的AD转换开始。

通过利用程序重写为AD转换控制电路30设置的控制寄存器的位（bit）来实现对切换元件SW0、SWG和SWR的导通/截止操作。因此，当用户在产生程序中犯错误时，参考电压产生电路7的输出晶体管被破坏。存在另一个问题，即花费时间来重写控制寄存器的位。

第一实施例的AD转换控制电路30被设置有如下的电路（图2中的切换控制单元40），即该电路用于仅仅通过设定控制寄存器中的用于控制切换元件SWR的位（准确地说，开始位的设定也是必需的）来控制切换单元15以使得使切换元件SWG导通持续预定时间并且其后也使切换元件SWR导通。在该配置的情况下，控制可以被可靠地执行，使得参考电压产生电路7的输出晶体管不被采样保持电路20中保持的电压破坏。

AD转换控制电路的配置

图2是示出图1中的AD转换控制电路的一部分的配置的框图。在图2中，特别地，示出图1中的AD转换控制电路30中的与对切换单元15的控制有关的配置。

在图2中，还示出了用于监视参考电压产生电路7的温度的温度传感器电路8。温度传感器电路8包括例如热敏电阻器（thermistor）或电阻式温度检测器，并且输出在经过恒定电流时在热敏电阻器或电阻式温度检测器中产生的电压。此外，设置用于选择温度传感器电路8的输出电压和参考电压Vref之一的选择电路10。选择电路10和参考电压产生电路7的输出晶体管9由低电压晶体管构成。

在图2中，此外，示出与AD转换控制电路30有关的AD转换器25和采样保持电路20。采样保持电路20包括切换元件21和22以及电容性元件23。在通过使切换元件21导通来进行采样时，输入电压被保持在电容性元件23中。在AD转换时，切换元件21进入截止状态，并且切换元件22进入导通状态。

在下文中，参考图2，将描述用于控制切换单元15的配置。AD转换控制电路30包括控制寄存器31和切换控制单元40作为它的一部分的配置。

控制寄存器31具有用于开始包括采样保持电路20的放电的AD转换的开始位BST、以及用于选择AD转换的对象的选择位BR、B0、B1、......。

具体地，在图2的情况下，当“1”被设定在开始位BST中时，开始信号ST进入有效（active）状态（高电平（H电平））。开始信号ST被供应给切换控制电路40。当“1”被设定在用于选择参考电压作为AD转换的对象的选择位BR中时，对应的选择信号SLR进入有效状态（H电平）。选择信号SLR被供应给切换控制电路40。当“1”被设定在用于选择供应给端子Ti（i=0,1,......）的电压作为AD转换的对象的选择位Bi中时，对应的选择信号SLi进入有效状态（H电平）。每个切换元件SWi接收处于有效状态的选择信号SLi，并且被导通。

切换控制单元40包括放电模式控制电路50、逻辑门41和43、D触发器（flip flop）42、定时器电路44、以及单触发脉冲产生电路45。

放电模式控制电路50接收选择信号SLR（与参考电压的选择位BR对应）以及放电结束脉冲DQ，并且根据信号来改变放电模式信号DM的逻辑电平。当选择信号SLR变为有效状态（H电平）时，放电模式控制电路50输出有效状态（H电平）的放电模式信号DM。放电模式信号DM被供应给逻辑门41和43。

逻辑门41执行放电模式信号DM的反相信号和选择信号SLR之间的与（AND）计算，并且将计算结果输出给D触发器42。D触发器42的输出信号作为使能信号ENR被供应给切换元件SWR。因此，当选择信号SLR处于有效状态（H电平）时，切换元件SWR仍然处于截止状态。

逻辑门43将开始信号ST和放电模式信号DM的与结果作为使能信号END输出给切换元件SWD。因此，当放电模式信号DM处于有效状态（H电平）并且开始信号ST处于有效状态（H电平）时，切换元件SWD进入导通状态。通过在这时候将采样保持电路20的切换元件21设定为导通状态，使电容性元件23中的电压放电。

当使能信号END变为有效状态（H电平）时（也就是说，当切换元件SWD进入导通状态时），定时器电路44开始计数。在自开始计数以后逝去了预定时间之后，定时器电路44的输出信号被切换为有效状态（H电平），在收到定时器电路44的输出信号后，单触发脉冲产生电路45输出放电结束脉冲DQ。

放电模式控制电路50接收放电结束脉冲DQ并且将放电模式信号DM切换为无效（inactive）状态（L电平）。相应地，使能信号END变为无效状态（L电平），使得切换元件SWD被截止。结果，结束采样保持电路20的放电。此外，因为放电模式信号DM变为无效状态（L电平），所以使能信号ENR变为有效状态（H电平），使得切换元件SWR被导通。因此，参考电压产生电路7（或温度传感器电路8）的输出节点与采样保持电路20的输入节点耦接。

如上所述，当通过切换控制单元40的控制操作将“1”设定在选择位BR中时（也就是说，当选择信号SBR变为有效状态（H电平）时），通过使切换元件SWD暂时地导通，采样保持电路20的输入节点与接地节点GND耦接。在切换元件SWD返回到截止状态之后，切换单元15使切换元件SWR导通以便由此耦接采样保持电路的输入节点和参考电压产生电路7（或温度传感器电路8）的输出节点。结果，可以可靠地防止参考电压产生电路7的由低电压晶体管形成的输出晶体管9被破坏。

放电模式控制电路的配置

图3是示出图2中的放电模式控制电路的配置的电路图。参考图3，放电模式控制电路50包括单触发脉冲产生电路51、RS触发器54、以及D触发器55。单触发脉冲产生电路51包括D触发器52和逻辑门53。

在单触发脉冲产生电路51中，选择信号SLR（与参考电压的选择位BR对应）被供应给逻辑门53的第一输入端子并且还被供应给D触发器52。逻辑门53执行选择信号SLR和通过使D触发器52的输出信号的逻辑电平反相而获得的信号之间的与计算，并且输出计算的结果。因此，当选择信号SLR变为有效状态（H电平）时，单触发脉冲产生电路51输出高电平的单触发脉冲持续时钟信号CLK的一个周期。

从单触发脉冲产生电路51输出的单触发脉冲被供应给RS触发器54的置位端子(S)。放电结束脉冲DQ被供应给复位端子（R）。RS触发器54的置位输出被D触发器54保持并且被输出作为放电模式信号DM。

因此，图2中的切换元件SWG响应于开始信号ST和RS触发器54的置位输出之间的与计算的结果而被切换为导通状态。当切换元件SWG进入导通状态时，采样保持电路20的输入节点与接地节点GND耦接。图2中的切换元件SWR响应于选择信号SLR和RS触发器54的复位输出之间的与计算的结果而被切换为导通状态。当切换元件SWR进入导通状态时，采样保持电路20的输入节点和参考电压产生电路7（或温度传感器电路8）的输出节点彼此耦接。

切换控制单元的操作

图4是示出图2中的切换控制单元中的信号波的时序图。图4从上到下依次示出时钟信号CLK、选择信号SLR（与选择参考电压的选择位BR对应）、放电结束脉冲DQ、放电模式信号DM、开始信号ST、和使能信号ENR（与切换元件SWR对应）的信号波。在下文中，参考图2－4，将总体上描述切换控制单元40的控制操作。

在图4中的时间t1处，“1”被设定在选择参考电压的选择位BR中，使得选择信号SLR被切换到有效状态（H电平）。响应于该变化，在时间t2处，从放电模式控制电路50输出的放电模式信号DM变为有效状态（H电平）。

在下一个时间t3处，“1”被设定在开始位BST中，使得开始信号ST被切换到有效状态（H电平）。相应地，使能信号END被切换到有效状态（H电平），使得切换元件SWD被导通。结果，开始采样保持电路20的放电。

在自使能信号END被切换到H电平以后逝去了预定时间之后的时间t4处，放电结束脉冲DQ被供应给放电模式控制电路50。在接下来的时间t5处，放电模式信号DM变为无效状态（L电平）（放电模式的结束），使得切换元件SWD被截止（放电操作的结束）。放电模式信号DM被切换到无效状态（L电平），使得在接下来的时间t6处使能信号ENR被切换到有效状态（H电平）。结果，切换元件SWR被导通（也就是说，采样保持电路20的输入节点和参考电压产生电路7（或温度传感器电路8）的输出节点耦接）。

开始信号ST在自时间t3处电平变为H电平以后逝去了预定时间之后的时间t7处返回到L电平。在接下来的时间t8处，当开始信号ST切换到有效状态（H电平）时，AD转换开始。

图5是示出通过图2中的AD转换控制电路执行参考电压的AD转换的过程的流程图。参考图2和图5，当“1”被设定在用于选择参考电压作为AD转换的对象的选择位BR中（在步骤S100中为“是”）并且“1”被设定在开始位BST中（在步骤S105中为“是”）时，切换控制单元40使切换元件SWD导通。相应地，使采样保持电路20中保持的电压放电的放电操作开始（步骤S115）。

在自切换元件SWD被导通以后逝去了预定时间之后，切换控制单元40使切换元件SWD截止并且然后使切换元件SWR导通。相应地，采样保持电路20的输入节点和参考电压产生电路7（或温度传感器电路8）的输出节点耦接（步骤S120）。其后，AD转换开始（步骤S130）。

第二实施例

在传统的AD转换控制电路中，用户可以选择性地选择是否设定放电模式。具体地，采样保持电路中保持的电压可以不仅在运行内部参考电压或温度传感器电路的AD转换之前被放电而且在运行从外部供应的模拟电压的AD转换之前被放电。允许用户自由地选择是否使采样保持电路中保持的电压放电的功能被添加到第二实施例的AD转换控制电路。在下文中，将参考图6和图7进行具体描述。

图6是示出作为第二实施例的AD转换控制电路的一部分的配置的框图。图7是示出图6中的放电模式控制电路的配置的电路图。

图6中的AD转换控制电路30A与图2中的AD转换控制电路30的不同之处在于以下的点，即进一步设置了用于选择采样保持电路20的放电的选择位BD。当“1”被设定在选择位BD中时，选择信号SLD进入有效状态（H电平）。选择信号SLD被供应给放电模式控制电路50A。

图7中的放电模式控制电路50A与图3中的放电模式控制电路50的不同之处在于以下的点，即进一步包括设置在RS触发器54和D触发器55之间的或（OR）门56。或门56执行选择信号SLD和RS触发器54的置位输出之间的或计算，并且将计算结果供应到D触发器55。D触发器55的输出信号作为放电模式信号DM被供应到图6中的逻辑门41和43。

在上述配置的情况下，当“1”被设定在选择放电操作的选择位BD中（即，选择信号SLD和放电模式信号DM进入有效状态（H电平））并且“1”被设定在开始位BST中时，切换元件SWD被导通，使得采样保持电路20中保持的电压被放电。其后，即使放电模式信号DM返回到无效状态（L电平），如果“1”未被选择在选择参考电压的选择位BR中，切换元件SWR也不被导通。因此，用户可以选择是否执行放电操作，而与对参考电压（或温度传感器电路的输出信号）的AD转换的运行无关。

第三实施例

第一实施例的AD转换控制电路30被配置为在执行温度传感器电路的输出信号或内部参考电压的AD转换之前总是使采样保持电路中保持的电压放电。然而，在等于或小于低电压晶体管的耐受电压的电压被保持在采样保持电路中的情况下，即使保持的电压不被放电，低电压晶体管也不被破坏。因此，第三实施例的AD转换控制电路30B具有用于根据采样保持电路中保持的电压（即，上次的AD转换结果）是否超过低电压晶体管的耐受电压来确定采样保持电路中保持的电压是否被放电的配置。在下文中，将参考图8和图9进行具体的描述。第三实施例可以与第二实施例结合。

图8是示出作为第三实施例的AD转换控制电路的一部分的配置的框图。图8中的AD转换控制电路30B中的切换控制单元40B与图2中的切换控制单元40的不同之处在于以下的点，即用于存储上次的AD转换结果的寄存器60、保持与低电压晶体管的耐受电压对应的参考值的寄存器61、减法器62、以及与门63。此外，图8中的切换控制单元40B的与门43A与图2中的切换控制单元40中的逻辑门43的不同之处在于如下的点，即它具有的输入端子从两个输入端子变为三个输入端子。

参考图8，减法器62从与低电压晶体管的耐受电压对应的参考值中减去上次的AD转换结果。当相减的结果变为负值时，进位标志（carry flag）变为“1”（H电平）。减法器62将进位标志输出到与门43A和63。

与门43A将放电模式信号DM、开始信号ST、和进位标志的与计算的结果输出作为使能信号END。因此，在进位标志为“1”的状态中（即，当上次的AD转换结果大于与低电压晶体管的耐受电压对应的参考电压时），当放电模式信号DM和开始信号ST变为有效状态（H电平）时，切换元件SWD被导通，并且放电操作开始。另一方面，当进位标志为“0”时（即，当上次的AD转换结果等于或小于与低电压晶体管的耐受电压对应的参考值时），使能信号END保持处于无效状态（L电平），使得采样保持电路中保持的电压不被放电。

与门63执行放电模式信号DM和进位标志之间的与计算。逻辑门41执行选择信号SLR和通过将与门63的输出信号的逻辑电平反相而获得的信号（即，进位标志和放电模式信号DM的与非（NAND）计算的结果）之间的与计算，并且将计算结果输出到D触发器42。因此，当进位标志为“1”时（即，当上次的AD转换结果大于与低电压晶体管的耐受电压对应的参考值时），使能信号ENR根据放电模式信号DM的逻辑电平而切换到有效状态（H电平）。另一方面，当进位标志为“0”时（即，当上次的AD转换结果等于或小于与低电压晶体管的耐受电压对应的参考值时），无论放电模式信号DM如何，在选择信号SLR进入有效状态（H电平）时使能信号ENR都切换到有效状态（H电平）。当使得使能信号ENR有效时，切换元件SWR被导通。结果，采样保持电路20的输入节点和参考电压产生电路7（或温度传感器电路8）的输出节点彼此耦接。

可以设置用于将上次的AD转换结果与采用对于与低电压晶体管的耐受电压对应的参考值的2进制补码（complement of two）的值相加的加法器，来代替减法器62。同样，在该情况下，当上次的AD转换结果大于与低电压晶体管的耐受电压对应的参考值时，加法器的进位标志变为“1”。

图9是示出通过图8中的AD转换控制电路执行参考电压的AD转换的过程的流程图。

参考图8和图9，首先，“1”被设定在用于选择参考电压作为AD转换的对象的选择位BR中（在步骤S100中为“是”）并且“1”被设定在开始位BST中（在步骤S105中为“是”）。在该状态下，当减法器62的进位标志为“1”时，即，当上次的AD转换结果大于与低电压晶体管的耐受电压对应的参考电压时（在步骤S110中为“是”），切换控制单元40B使切换元件SWD导通。相应地，使采样保持电路20中保持的电压放电的放电操作开始（步骤S115）。

在自切换元件SWD被导通以后逝去了预定时间之后，切换控制单元40B使切换元件SWD截止并且然后使切换元件SWR导通。相应地，采样保持电路20的输入节点和参考电压产生电路7（或温度传感器电路8）的输出节点耦接（步骤S120）。其后，AD转换开始（步骤S130）。

另一方面，当减法器62的进位标志为“0”时，即，当上次的AD转换结果等于或小于与低电压晶体管的耐受电压对应的参考值时（在步骤S110中为“否”），切换控制单元40B使切换元件SWR导通而同时切换元件SWD维持处于截止状态。相应地，采样保持电路20的输入节点和参考电压产生电路7（或温度传感器电路8）的输出节点耦接（步骤S125）。其后，AD转换开始（步骤S130）。

虽然已经在此基于实施例具体地描述了本发明的发明人取得的本发明，但是显然，本发明不限于在先的实施例，而是可以在不脱离本发明的要点的情况下被各种修改。

Claims (7)

1.一种半导体装置，包括：

采样保持电路；

用于对采样保持电路的输出进行AD（模数）转换的AD转换器；

用于从外部接收模拟信号的信号端子；

用于产生并且输出参考电压的参考电压产生电路；

切换单元，用于将采样保持电路的输入节点耦接到信号端子、参考电压产生电路的输出节点以及接地节点中的任意一个；以及

切换控制单元，用于根据控制信号来控制切换单元，

其中当第一控制信号被激活时，切换控制单元通过切换单元将采样保持电路的输入节点与接地节点暂时地耦接，并且其后将采样保持电路的输入节点与参考电压产生电路的输出节点耦接。

2.根据权利要求1所述的半导体装置，其中当第二控制信号被激活时，切换控制单元通过切换单元将采样保持电路的输入节点与接地节点耦接。

3.根据权利要求1所述的半导体装置，

其中当在通过AD转换器进行的上次的AD转换的结果等于或小于参考值的情况下第一控制信号被激活时，切换控制单元在不将采样保持电路的输入节点与接地节点暂时地耦接的情况下通过切换单元将采样保持电路的输入节点与参考电压产生电路的输出节点耦接，以及

其中当在通过AD转换器进行的上次的AD转换的结果超过参考值的情况下第一控制信号被激活时，切换控制单元通过切换单元将采样保持电路的输入节点与接地节点暂时地耦接，并且其后将采样保持电路的输入节点与参考电压产生电路的输出节点耦接。

4.根据权利要求1所述的半导体装置，

其中切换控制单元包括：

第一脉冲产生电路，在第一控制信号被激活时输出单触发脉冲；

第二脉冲产生电路，在自切换单元将采样保持电路的输入节点与接地节点耦接以后逝去了预定时间之后输出单触发脉冲；以及

RS（复位-置位）触发器，由置位端子接收从第一脉冲产生电路输出的单触发脉冲，并且由复位端子接收从第二脉冲产生电路输出的单触发脉冲，

其中切换单元响应于RS触发器的置位输出而将采样保持电路的输入节点与接地节点耦接，以及

其中切换单元响应于RS触发器的复位输出与第一控制信号之间的与计算的结果而将采样保持电路的输入节点与参考电压产生电路的输出节点耦接。

5.根据权利要求2所述的半导体装置，

其中切换控制单元包括：

第一脉冲产生电路，在第一控制信号被激活时输出单触发脉冲；

第二脉冲产生电路，在自切换单元将采样保持电路的输入节点与接地节点耦接以后逝去了预定时间之后输出单触发脉冲；以及

RS（复位-置位）触发器，由置位端子接收从第一脉冲产生电路输出的单触发脉冲，并且由复位端子接收从第二脉冲产生电路输出的单触发脉冲，

其中切换单元响应于RS触发器的置位输出与第二控制信号之间的或计算的结果而将采样保持电路的输入节点与接地节点耦接，以及

其中切换单元响应于RS触发器的复位输出与第一控制信号之间的与计算的结果而将采样保持电路的输入节点与参考电压产生电路的输出节点耦接。

6.根据权利要求3所述的半导体装置，

其中切换控制单元包括：

第一脉冲产生电路，在第一控制信号被激活时输出单触发脉冲；

第二脉冲产生电路，在自切换单元将采样保持电路的输入节点与接地节点耦接以后逝去了预定时间之后输出单触发脉冲；

RS（复位-置位）触发器，由置位端子接收从第一脉冲产生电路输出的单触发脉冲，并且由复位端子接收从第二脉冲产生电路输出的单触发脉冲；以及

减法器，从预定的参考值中减去通过AD转换器进行的上次的AD转换的结果，并且输出指示相减的结果是否变为负值的进位标志，

其中切换单元响应于RS触发器的置位输出和进位标志之间的与计算的结果而将采样保持电路的输入节点与接地节点耦接，以及

其中切换单元响应于RS触发器的置位输出和进位标志之间的与非计算的结果与第一控制信号之间的与计算的结果而将采样保持电路的输入节点与参考电压产生电路的输出节点耦接。

7.根据权利要求1所述的半导体装置，

其中作为半导体装置的组件的晶体管包括：

具有预定的栅极氧化物膜厚度的高电压晶体管；以及

低电压晶体管，具有比高电压晶体管的栅极氧化物膜薄的栅极氧化物膜，以及

其中参考电压产生电路的输出晶体管为低电压晶体管。

Images