CN103681873A - 薄膜晶体管 - Google Patents

薄膜晶体管 Download PDF

Info

Publication number
CN103681873A
CN103681873A CN201310220993.9A CN201310220993A CN103681873A CN 103681873 A CN103681873 A CN 103681873A CN 201310220993 A CN201310220993 A CN 201310220993A CN 103681873 A CN103681873 A CN 103681873A
Authority
CN
China
Prior art keywords
layer
film transistor
thin
source
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310220993.9A
Other languages
English (en)
Other versions
CN103681873B (zh
Inventor
林冠峄
舒芳安
蔡耀州
余宗玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
E Ink Holdings Inc
Original Assignee
E Ink Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by E Ink Holdings Inc filed Critical E Ink Holdings Inc
Publication of CN103681873A publication Critical patent/CN103681873A/zh
Application granted granted Critical
Publication of CN103681873B publication Critical patent/CN103681873B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明是有关于一种薄膜晶体管，包括基板、第一栅极层、绝缘层、第一源/漏极层、第二源/漏极层、半导体层、保护层以及第二栅极层。第一栅极层配置于基板上。绝缘层配置于第一栅极层上。第一源/漏极层配置于绝缘层上。第二源/漏极层配置于绝缘层上。半导体层配置于绝缘层上，并且覆盖第一源/漏极层以及第二源/漏极层。保护层配置于绝缘层上，并且覆盖半导体层。第二栅极层配置于保护层上。第二栅极层利用贯孔与第一栅极层连接，以使两者接触并且保持在同一电位。

Description

薄膜晶体管
技术领域
本发明有关于一种晶体管，特别是有关于一种薄膜晶体管。
背景技术
薄膜晶体管的构造依其各层结构的配置方式大致可区分为交错型(staggered)与共平面型(coplanar)。交错型的薄膜晶体管是在栅极层(或其绝缘层)与源/漏极层之间配置半导体层。共平面型的薄膜晶体管是在栅极层(或其绝缘层)与半导体层之间配置源/漏极层。另外，共平面型的薄膜晶体管还可进一步区分为两种类型，包括栅极层是在薄膜晶体管上半部的顶栅极型(top gate)以及栅极层是在薄膜晶体管下半部的底栅极型(bottomgate)。
现有的共平面型薄膜晶体管的源/漏极层上方的载流子传输通道因源/漏极层的屏蔽效应(shielding effect)，遮蔽了源/漏极层下方的栅极层所产生的电场。因此，电场被遮蔽的区域无电荷累积，导致阻抗增加，降低了载流子迁移率(mobility)。
由此可见，上述现有的薄膜晶体管在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。
发明内容
本发明的目的在于提供一种薄膜晶体管，其可减少薄膜晶体管所产生的屏蔽效应。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。本发明提供一种薄膜晶体管，包括基板、第一栅极层、绝缘层、第一源/漏极层、第二源/漏极层、半导体层、保护层以及第二栅极层。第一栅极层配置于基板上。绝缘层配置于第一栅极层上。第一源/漏极层配置于绝缘层上。第二源/漏极层配置于绝缘层上。半导体层配置于绝缘层上，并且覆盖第一源/漏极层以及第二源/漏极层。保护层配置于绝缘层上，并且覆盖半导体层。第二栅极层配置于保护层上。第二栅极层利用贯孔与第一栅极层接触，并且保持在同一电位。
较佳的，前述的薄膜晶体管，其中该第一栅极层在半导体层引致(induce)第一载流子传输通道。
较佳的，前述的薄膜晶体管，其中该第一载流子传输通道位于半导体层靠近绝缘层的一侧。
较佳的，前述的薄膜晶体管，其中该第一载流子传输通道位于第一源/漏极层以及第二源/漏极之间。
较佳的，前述的薄膜晶体管，其中该第二栅极层在绝缘层上的垂直投影与第一载流子传输通道重叠。
较佳的，前述的薄膜晶体管，其中该第二栅极层在半导体层引致第二载流子传输通道。
较佳的，前述的薄膜晶体管，其中该第二载流子传输通道位于半导体层靠近保护层的一侧。
较佳的，前述的薄膜晶体管，其中该第二载流子传输通道位于第一源/漏极层上方。
较佳的，前述的薄膜晶体管，其中该第二栅极层在半导体层引致第三载流子传输通道。
较佳的，前述的薄膜晶体管，其中该第三载流子传输通道位于半导体层靠近保护层的一侧。
较佳的，前述的薄膜晶体管，其中该第三载流子传输通道位于第二源/漏极层上方。
较佳的，前述的薄膜晶体管，其中该半导体层与绝缘层接触。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明薄膜晶体管至少具有下列优点及有益效果：利用贯孔来连接第一栅极层与第二栅极层，使两者接触，以保持在同一电位，以减少薄膜晶体管所产生的屏蔽效应。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是本发明实施例的薄膜晶体管像素结构的仰视示意图。
图2是沿着图1中的I-I’剖面线所示的剖面示意图。
图3是本发明另一个实施例的薄膜晶体管像素结构的剖面示意图。
【主要元件符号说明】
100、300：薄膜晶体管
110、310：基板
120a、320a：第一栅极层
120b、320b：第二栅极层
130、330：绝缘层
140a、340a：第一源/漏极层
140b、340b：第二源/漏极层
150、350：半导体层
160、360：保护层
CH1：第一载流子传输通道
CH2：第二载流子传输通道
CH3：第三载流子传输通道
I-I’：剖面线
W：贯孔
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的一种薄膜晶体管的具体实施方式、结构、特征及其功效，详细说明如后。
图1是本发明实施例的薄膜晶体管像素结构的仰视示意图，而图2是沿着图1中的I-I’剖面线所示的剖面示意图。请同时参照图1及图2，本实施例的薄膜晶体管100包括基板110、第一栅极层120a、绝缘层130、第一源/漏极层140a、第二源/漏极层140b、半导体层150、保护层160以及第二栅极层120b。
第一栅极层120a作为薄膜晶体管100的底栅极层，其配置于基板110上。当第一栅极层120a被施予偏压时，第一栅极层120a会在半导体层150内引致第一载流子传输通道CH1，其位于半导体层150中靠近绝缘层130的一侧，以供例如是电子等载流子进行传输。在本实施例中，第一栅极层120a的材料例如是钼(Mo)、铝(Al)、钛(Ti)等金属材料或其合金或是其金属叠层。
绝缘层130配置于第一栅极层120a上，用以阻隔第一源/漏极层140a及第二源/漏极层140b与第一栅极层120a，以避免源/漏极与栅极电性连接。在本实施例中，绝缘层130的材料例如是高介电系数的氧化硅或氮化硅等。
第一源/漏极层140a与第二源/漏极层140b配置于绝缘层130上。在本实施例中，上述第一栅极层120a在半导体层150内所引致的第一载流子传输通道CH1位于第一源/漏极层140a与第二源/漏极层140b之间。此处第一源/漏极层140a与第二源/漏极层140b的材料例如是钼(Mo)、铝(Al)、钛(Ti)等金属材料或其合金或是其金属叠层。在实际应用上，第一源/漏极层140a作为薄膜晶体管100的源极或漏极是取决于电流流向。
半导体层150配置于绝缘层130上，并且覆盖第一源/漏极层140a以及第二源/漏极层140b。从图2的剖面示意图来看，此实施例的半导体层150完全覆盖在第一源/漏极层140a与第二源/漏极层140b之上。在本实施例中，半导体层150的材料例如是金属氧化物半导体。具体而言，半导体层150的材料例如是氧化铟锌、氧化锌、掺铝氧化锌、氧化铟镓锌或其组合。
保护层160配置于绝缘层130上，并且覆盖半导体层150。保护层160在实际应用上可避免薄膜晶体管100的层状结构在制造过程中遭受破坏，并且提高其可靠度。
第二栅极层120b作为薄膜晶体管100的顶栅极层，其配置于保护层160上。当第二栅极层120b被施予偏压时，第二栅极层120b会在半导体层150内引致第二载流子传输通道CH2及第三载流子传输通道CH3，两者位于半导体层150中靠近保护层160的一侧，以供例如是电子等载流子进行传输。在此例中，第二载流子传输通道CH2位于第一源/漏极层140a上方，第三载流子传输通道CH3位于第二源/漏极层140b上方。在本实施例中，第二栅极层120b的材料例如是钼(Mo)、铝(Al)、钛(Ti)等金属材料或其合金或是其金属叠层。
另外，在本实施例中，绝缘层130与保护层160具有贯孔W，用以连接第一栅极层120a与第二栅极层120b，使两者接触，以保持在同一电位。因此，在实际操作时，第一栅极层120a与第二栅极层120b可分别在半导体层150内引致载流子传输通道，来提高元件的载流子迁移率。并且，利用贯孔W的连接方式，薄膜晶体管的第一栅极层120a与第二栅极层120b可保持在同一电位，以减少薄膜晶体管100中源/漏极层所产生的屏蔽效应。
图3是本发明另一个实施例的薄膜晶体管像素结构的剖面示意图。请参考图1与图3，本实施例的薄膜晶体管300类似于图1的薄膜晶体管100，惟两者之间的差异例如在于从图3的剖面示意图来看，薄膜晶体管300的第二栅极层320b完全覆盖在保护层360之上。也就是说，本实施例的第二栅极层320b在绝缘层330上的垂直投影与第一载流子传输通道CH1重叠，第一载流子传输通道CH1上方区域的第二栅极层320b是连续分布，没有开口。
另外，本实施例的薄膜晶体管300的各层结构的配置方式如图3所示，并且各层的功用可以由图2实施例的叙述中获致足够的教示、建议与实施说明，因此不再赘述。
综上所述，本发明的实施例至少具有以下其中一个优点，薄膜晶体管具有双栅极结构，其第二栅极层配置在保护层上方，利用贯孔的连接方式，薄膜晶体管的双栅极可保持在同一电位，以减少屏蔽效应。并且，在实际操作时，第二栅极层与第一栅极层在半导体层分别引致载流子传输通道来提高元件的载流子迁移率。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (12)

1.一种薄膜晶体管，其特征在于其包括：
基板；
第一栅极层，配置于该基板上；
绝缘层，配置于该第一栅极层上；
第一源/漏极层，配置于该绝缘层上；
第二源/漏极层，配置于该绝缘层上；
半导体层，配置于该绝缘层上，并且覆盖该第一源/漏极层以及该第二源/漏极层；
保护层，配置于该绝缘层上，并且覆盖该半导体层；以及
第二栅极层，配置于该保护层上，其中该第二栅极层利用贯孔与该第一栅极层接触，并且保持在同一电位。
2.根据权利要求1所述的薄膜晶体管，其特征在于，其中该第一栅极层在该半导体层引致第一载流子传输通道。
3.根据权利要求2所述的薄膜晶体管，其特征在于，其中该第一载流子传输通道位于该半导体层靠近该绝缘层的一侧。
4.根据权利要求2所述的薄膜晶体管，其特征在于，其中该第一载流子传输通道位于该第一源/漏极层以及该第二源/漏极之间。
5.根据权利要求2所述的薄膜晶体管，其特征在于，其中该第二栅极层在该绝缘层上的垂直投影与该第一载流子传输通道重叠。
6.根据权利要求1所述的薄膜晶体管，其特征在于，其中该第二栅极层在该半导体层引致第二载流子传输通道。
7.根据权利要求6所述的薄膜晶体管，其特征在于，其中该第二载流子传输通道位于该半导体层靠近该保护层的一侧。
8.根据权利要求6所述的薄膜晶体管，其特征在于，其中该第二载流子传输通道位于该第一源/漏极层上方。
9.根据权利要求1所述的薄膜晶体管，其特征在于，其中该第二栅极层在该半导体层引致第三载流子传输通道。
10.根据权利要求9所述的薄膜晶体管，其特征在于，其中该第三载流子传输通道位于该半导体层靠近该保护层的一侧。
11.根据权利要求9所述的薄膜晶体管，其特征在于，其中该第三载流子传输通道位于该第二源/漏极层上方。
12.根据权利要求1所述的薄膜晶体管，其特征在于，其中该半导体层与该绝缘层接触。
CN201310220993.9A 2012-09-11 2013-06-03 薄膜晶体管 Active CN103681873B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101133185 2012-09-11
TW101133185A TWI533457B (zh) 2012-09-11 2012-09-11 薄膜電晶體

Publications (2)

Publication Number Publication Date
CN103681873A true CN103681873A (zh) 2014-03-26
CN103681873B CN103681873B (zh) 2018-10-12

Family

ID=50232335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310220993.9A Active CN103681873B (zh) 2012-09-11 2013-06-03 薄膜晶体管

Country Status (3)

Country Link
US (1) US9269816B2 (zh)
CN (1) CN103681873B (zh)
TW (1) TWI533457B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108598096A (zh) * 2018-06-15 2018-09-28 深圳市华星光电技术有限公司 Tft阵列基板及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10920366B1 (en) 2017-09-15 2021-02-16 Lori Mulholland Brassiere hook-and-eyelet retainer for laundry applications

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1727976A (zh) * 2004-07-30 2006-02-01 Lg.菲利浦Lcd株式会社 液晶显示器的阵列基板及其制造方法
CN101728434A (zh) * 2008-10-24 2010-06-09 株式会社半导体能源研究所 半导体器件及其制造方法
US20100244029A1 (en) * 2009-03-27 2010-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20120153289A1 (en) * 2009-09-01 2012-06-21 Sharp Kabushiki Kaisha Semiconductor device, active matrix substrate, and display device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140391A (en) 1987-08-24 1992-08-18 Sony Corporation Thin film MOS transistor having pair of gate electrodes opposing across semiconductor layer
JPH11504761A (ja) 1995-01-19 1999-04-27 リットン システムズ カナダ リミテッド フラットパネル画像素子
JP4199501B2 (ja) * 2002-09-13 2008-12-17 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
US20070262377A1 (en) 2004-11-10 2007-11-15 Gil Asa Transistor Structure and Method of Manufacturing Thereof
TWI250654B (en) 2005-07-13 2006-03-01 Au Optronics Corp Amorphous silicon thin film transistor with dual gate structures and manufacturing method thereof
US7655566B2 (en) * 2005-07-27 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI330726B (en) 2005-09-05 2010-09-21 Au Optronics Corp Display apparatus, thin-film-transistor discharge method and electrical driving method therefor
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
TWI400510B (zh) 2009-07-08 2013-07-01 Prime View Int Co Ltd 顯示裝置及其微機電陣列基板
TWI438868B (zh) * 2010-07-30 2014-05-21 Au Optronics Corp 互補金氧半電晶體及其製作方法
KR20130037072A (ko) * 2011-10-05 2013-04-15 삼성전자주식회사 광터치 스크린 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1727976A (zh) * 2004-07-30 2006-02-01 Lg.菲利浦Lcd株式会社 液晶显示器的阵列基板及其制造方法
CN101728434A (zh) * 2008-10-24 2010-06-09 株式会社半导体能源研究所 半导体器件及其制造方法
US20100244029A1 (en) * 2009-03-27 2010-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20120153289A1 (en) * 2009-09-01 2012-06-21 Sharp Kabushiki Kaisha Semiconductor device, active matrix substrate, and display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108598096A (zh) * 2018-06-15 2018-09-28 深圳市华星光电技术有限公司 Tft阵列基板及其制作方法

Also Published As

Publication number Publication date
US9269816B2 (en) 2016-02-23
US20140070216A1 (en) 2014-03-13
TWI533457B (zh) 2016-05-11
TW201411852A (zh) 2014-03-16
CN103681873B (zh) 2018-10-12

Similar Documents

Publication Publication Date Title
US9356118B2 (en) Metalization of a field effect power transistor
US9184230B2 (en) Silicon carbide vertical field effect transistor
CN103681871B (zh) 薄膜晶体管、数组基板及显示装置
US9722094B2 (en) TFT, array substrate and method of forming the same
CN105556669B (zh) 半导体装置
JP4797225B2 (ja) 半導体装置
TWI493685B (zh) 主動陣列基板上之靜電防護結構
JPWO2012137711A1 (ja) 半導体装置および表示装置
KR20150106801A (ko) 반도체 장치
US9917080B2 (en) Semiconductor device with electrical overstress (EOS) protection
US20170033236A1 (en) Thin-film transistor structure
CN103594521A (zh) 半导体元件
CN107623008B (zh) 显示装置
CN103681873A (zh) 薄膜晶体管
US8710551B2 (en) High electron mobility transistor and manufacturing method thereof
CN102339867A (zh) 一种vdmos器件及其的形成方法
US10475802B2 (en) Semiconductor device
US10510898B2 (en) Thin film transistor and manufacturing method therefor
CN106549041A (zh) 一种有效功率高的薄膜晶体管
CN105762161B (zh) 光感测阵列的光感测单元的制造方法及其结构
KR20150055475A (ko) 높은 온/오프 전류비를 가진 박막 트랜지스터
CN103247691A (zh) 薄膜晶体管
CN103578997A (zh) 一种ldmos栅极的制作方法及产品
CN103258856B (zh) 薄膜晶体管
US8872229B2 (en) Thin film transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant