CN103681625B - 电子模块以及其制造方法 - Google Patents
电子模块以及其制造方法 Download PDFInfo
- Publication number
- CN103681625B CN103681625B CN201210356955.1A CN201210356955A CN103681625B CN 103681625 B CN103681625 B CN 103681625B CN 201210356955 A CN201210356955 A CN 201210356955A CN 103681625 B CN103681625 B CN 103681625B
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- layer
- plane
- electronic
- ground mat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
一种电子模块以及其制造方法,该电子模块包括一线路基板、多个电子元件、多个封装层、至少一第一导电层、至少一绝缘填充体以及一第二导电层。线路基板具有一第一平面以及至少一接地垫,接地垫位于第一平面上。电子元件固定在第一平面上且电性连接线路基板。封装层包覆电子元件以及第一平面,其中相邻两个封装层之间存在着一沟槽,而接地垫位于沟槽的底部。第一导电层覆盖沟槽的槽壁与接地垫,且电性连接接地垫。绝缘填充体填入沟槽之中。第二导电层覆盖封装层以及绝缘填充体,而第二导电层电性连接第一导电层。
Description
技术领域
本发明涉及一种电子模块以及其制造方法,且特别涉及一种包含电磁干扰屏蔽结构的电子模块以及其制造方法。
背景技术
在现今的电子模块中,电子元件通常会和一线路板电性连接,以使得电子信号能够在电子元件与线路板之间传递。然而,有些电子元件,例如高频数字元件及射频元件(RadioFrequencycomponent,RFcomponent)会产生电磁干扰(Electro-MagneticInterference,EMI)而影响电子模块内的电子元件运行,以至于电子模块内会出现噪声,进而影响了电子元件的正常运行。
发明内容
本发明的目的在于提供一种电子模块,其具有电磁干扰屏蔽结构。
本发明的另一目的在于提供一种电子模块的制造方法,其用来制造上述电子模块。
本发明提供一种电子模块,此电子模块包括线路基板、多个电子元件、多个封装层、至少一第一导电层、至少一绝缘填充体以及第二导电层。线路基板具有第一平面以及至少一接地垫,其中接地垫位于第一平面上。电子元件固定在第一平面上并电性连接线路基板。封装层包覆电子元件以及第一平面,其中相邻两封装层之间存在着一条沟槽,而接地垫位于沟槽的底部。第一导电层覆盖沟槽的槽壁以及接地垫,且第一导电层与接地垫电性连接。绝缘填充体填入沟槽之内。第二导电层覆盖封装层以及绝缘填充体。此外,第一导电层和第二导电层电性连接,而绝缘填充体位于第二导电层与第一导电层之间。
其中,所述至少一个绝缘填充体的材料和所述多个封装层的材料皆含有重量百分比10%至20%之间的环氧树脂。
其中,所述至少一个绝缘填充体接触所述至少一第一导电层以及该第二导电层。
其中,所述至少一个绝缘填充体相对于该第一平面的高度高于所述多个电子元件相对于该第一平面的高度。
其中,该线路基板还具有相邻于该第一平面的四个侧平面,且该第二导电层延伸到其中至少所述多个侧平面之一。
其中,该第二导电层完全覆盖其中至少所述多个侧平面之一。
其中,该第二导电层部分覆盖其中至少所述多个侧平面之一。
其中,该线路基板还具有至少一侧边金属垫,其中所述至少一侧边金属垫位于其中至少所述多个侧平面之一,且该第二导电层延伸至所述多个侧平面并电性连接所述至少一侧边金属垫。
其中,该沟槽的宽度为80um,而所述至少一第一导电层的厚度为30um。
本发明提供一种电子模块的制造方法。首先,提供一种电子封装模块,此电子封装模块包括:线路基板、多个电子元件以及封装材料层。线路基板具有第一平面与至少一个接地垫,接地垫位于第一平面上。电子元件设置于第一平面上,并电性连接线路基板。封装材料层位于第一平面上并包覆第一平面、接地垫以及电子元件。接下来,形成一保护层于封装材料层上,其中保护层覆盖封装材料层。之后,切割封装材料层以及保护层以形成多个封装层以及至少一条沟槽,其中沟槽位于相邻两个封装层之间并暴露出接地垫。然后,于沟槽中形成第一导电层,其中第一导电层覆盖沟槽的槽壁以及接地垫,并电性连接接地垫。接着,在沟槽之中形成绝缘填充体。移除该保护层,以暴露出所述多个封装层。之后,于封装层及绝缘填充体上形成第二导电层,其中第一导电层和第二导电层相连接。
其中,形成该保护层的方法包括:于该封装材料层涂布一保护材料层,该保护材料层覆盖该封装材料层;以及固化该保护材料层。
其中,在该沟槽中形成所述至少一个绝缘填充体的方法包括:填入至少一绝缘填充材料于该沟槽之中,其中所述至少一绝缘填充材料的黏度小于40cps;以及固化该绝缘填充材料。
其中,该保护层的材料包括二氧化硅粉末以及聚甲基丙烯酸甲酯。
综上所述,本发明提供了一种电子模块以及其制造方法,其中第一导电层覆盖沟槽的槽壁,并连接接地垫,而第二导电层覆盖封装层与绝缘填充体,并连接第一导电层与接地垫。因此,第一导电层以及第二导电层能作为电磁干扰屏蔽结构,以避免电磁干扰影响内部电子元件运行,进而降低电磁干扰对运行中的电子元件的影响程度。
为使能更进一步了解本发明的特征及技术内容,请参阅以下有关本发明的详细说明与附图,但是此等说明与所附图式仅用来说明本发明,而非对本发明的权利范围作任何的限制。
附图说明
图1A为本发明一实施例的电子模块的剖面示意图。
图1B至图1H为图1A中的电子模块的制造方法示意图。
图1I为本发明另一实施例的电子模块的剖面示意图。
图2为本发明另一实施例的电子模块的剖面示意图。
其中,附图标记说明如下:
1、1’、2电子模块
10、10’线路基板
11电子封装模块
12接地垫
14a第一平面
14b、14b’侧平面
16侧边金属垫
20封装材料层
20’封装层
22沟槽
30电子元件
40保护层
50第一导电层
60绝缘填充体
70、70’第二导电层
80激光束
h1、h2高度
具体实施方式
图1A为本发明一实施例的电子模块1的剖面示意图,而图1A所示的电子模块1包括一线路基板10、多个电子元件30、多个封装层20’、至少一第一导电层50、至少一绝缘填充体60以及一第二导电层70。
请参阅图1A,线路基板10具有一第一平面14a、四个侧平面14b以及至少一接地垫12,其中四个侧平面14b相邻于第一平面14a,并连接第一平面14a的边缘。须说明的是,由于图1A为电子模块1的剖面示意图,因此图1A所示的侧平面14b的数量仅为两个。然而,在实际状况中,本发明所属技术领域中具有通常知识者都知道电子模块1为一立体结构,因此线路基板10的侧平面14b的数量应为四个。
接地垫12位于第一平面14a,且接地垫12的形状及尺寸并不加以限制。例如,接地垫12的形状可为长条状、圆盘状或方盘状。此外,电子模块1所包括的接地垫12的数量可以是一个或多个,而当接地垫12的数量为多个时,多个接地垫12可以排列成一线。多个电子元件30设置在第一平面14a上,并电性连接第一平面14a。另外,在多个电子元件30中,高度最高的电子元件30相对于第一平面14a具有一高度h2。
多个封装层20’包覆电子元件30以及线路基板10的第一平面14a,其中一个封装层20’可以包覆一个或多个电子元件30。例如,图1A为例,位于右边的封装层20’包覆两个电子元件30。封装层20’的材料为包含重量百分比10%至20%之间的环氧树脂(Epoxy),且封装层20’的热膨胀系数(CoefficientofThermalExpansion,CTE)为α1:0.6×10-5/℃至1.0×10-5/℃及/或α2:3.5×10-5/℃至4.5×10-5/℃。此外,相邻两个封装层20’之间存有一沟槽22,其中接地垫12位于沟槽22的底部。
在本实施例中,线路基板10为双面线路板(Doublesidewiringboard)。然而,在其它实施例中,线路基板10也可以是多层线路板(Multilayerwiringboard)。当线路基板10为多层线路板时,电子元件30设置于线路基板10的外层线路层上,并且电性连接此外层线路层,而线路基板10中的至少两层线路层之间可用通孔(Throughhole)或者是盲孔(Blindhole)来电性连接。本发明不限制线路基板10所具有的线路层的层数。
另外,电子元件30可以是裸晶(Die)或者是封装后的芯片(Packagedchip)。此外,电子元件30也可以是被动元件,其例如是电阻器、电感器或电容器。此外,在本实施例中,电子元件30可用覆晶(Flipchip)的方式固定在第一平面14a上。然而,在其它实施例中,电子元件30也可以是利用打线接合的方式(Wirebonding)固定在第一平面14a上。
关于电子模块1中的接地垫12,在图1A所示的实施例中,电子模块1所具有的接地垫12的数量可仅为一个,且接地垫12位于沟槽22的底部。然而,在其它实施例中,电子模块1也可具有多个接地垫12。在这些接地垫12当中,其中一些接地垫12可位于沟槽22以外的区域,并可被封装层20’包覆,而另一些接地垫12可位于沟槽22的底部而不被封装层20’包覆。
另外,从图1A来看,第一导电层50覆盖沟槽22的槽壁以及位于沟槽22底部的接地垫12,且上述第一导电层50电性连接接地垫12。由此可知,第一导电层50是位于沟槽22内的导电层,而在其它实施例中,电子模块1可以具有多条沟槽22,且这些沟槽22可彼此不连通,以至于电子模块1所包括的第一导电层50的数量为多层。因此,本实施例并不限制沟槽22以及第一导电层50二者的数量。
绝缘填充体60填入沟槽22,其中绝缘填充体60可接触沟槽22的槽壁以及接地垫12。绝缘填充体60的材料可包含重量百分比10%至20%之间的环氧树脂,且绝缘填充体60的热膨胀系数为α1:0.6×10-5/℃至1.0×10-5/℃及/或α2:3.5×10-5/℃至4.5×10-5/℃。另外,绝缘填充体60相对于第一平面14a具有一高度h1,其中绝缘填充体60的高度h1会大于电子元件30的高度h2,也就是说绝缘填充体60相对于第一平面14a的高度h1会高于所有电子元件30相对于第一平面14a的高度。
在本实施例中,封装层20’以及绝缘填充体60的二者材料可以相同或相近,例如封装层20’以及绝缘填充体60的材料皆含有重量分比10%至20%之间的环氧树脂,因此封装层20’与绝缘填充体60两者的热膨胀系数相近。由于封装层20’以及绝缘填充体60的热膨胀系数差异小,因此当温度变化时,可以减少电子模块1板弯的程度,以提升电子模块1的可靠性。
另外,在本实施例中,第一导电层50的厚度可在30微米(um)以内。第一导电层50越薄,第一导电层50受到热膨胀影响而增加的体积变化量也越小,而厚度在30um以内的第一导电层50可以帮助减小电子模块1板弯的程度,从而有效地提升电子模块1的可靠性。然而,本发明并不以此为限制,所述至少一第一导电层50的厚度也可以视情况而调整。
请参阅图1A,第二导电层70覆盖封装层20’以及绝缘填充体60,并且覆盖封装层20’与绝缘填充体60两者的顶面,所以绝缘填充体60会位于第一导电层50以及第二导电层70之间,其中绝缘填充体60可接触第一导电层50以及第二导电层70。第二导电层70从封装层20’的顶面延伸到封装层20’的侧边以及线路基板10的四个侧平面14b的至少一面,因此第二导电层70可覆盖封装层20’的侧边。
另外,本发明不限制第二导电层70延伸的长度。如图1A所示,第二导电层70可以完全覆盖其中至少一个侧平面14b。当然,第二导电层70也可以部分覆盖其中至少一个侧平面14b。而在其它实施例中,第二导电层70也可以不延伸到四个侧平面14b的任一个侧平面14b,也就是说第二导电层70可以不覆盖四个侧平面14b的任一个侧平面14b。此外,第二导电层70和第一导电层50电性连接,以使第二导电层70能和第一导电层50电性导通。
图1B至图1H为本发明电子模块1的制造方法示意图。请参阅图1B,首先提供一电子封装模块11,须说明的是,电子封装模块11为电子模块1的半成品,且电子封装模块11包括线路基板10、多个电子元件30以及一封装材料层20,其中这些电子元件30已装设(Mount)在线路基板10上,所以电子元件30位于第一平面14a上,并且电性连接线路基板10。
此外,电子封装模块11可以是单体化(Singulating,也可翻译成Dicing)一块大型封装模块而形成。也就是说,电子封装模块11可以是利用激光或者是机械的方式切割大型封装模块而形成。电子封装模块11与大型封装模块的结构相似。例如,大型封装模块包括大尺寸线路基板、多个电子元件以及一层封装材料层,其中电子元件装设在大尺寸线路基板上,而封装材料层包覆这些电子元件。
请参阅图1C,之后,形成一保护层40于封装材料层20上,保护层40覆盖封装材料层20。保护层40的材料包括二氧化硅(SiO2)粉末以及聚甲基丙烯酸甲酯(PMMA),并可用来吸附颗粒(Particle),其例如是粉尘。形成保护层40的方法可包括,涂布一层保护材料层(图中未绘示)于封装材料层20上。接着,固化保护材料层以形成一保护层40于封装材料层20,其中固化保护材料层的方法包括加热保护材料层,或对保护材料层照射紫外光。然而,本发明不限定固化保护材料层的方法。
请参阅图1D,接下来,切割封装材料层20以及保护层40以形成多个封装层20’与至少一沟槽22。沟槽22位于相邻两个封装层20’之间,并且暴露出接地垫12。此外,上述切割流程主要是切割封装材料层20以及保护层40,而非将线路基板10分割成多块小型线路基板。
切割封装材料层20与保护层40的方法可为激光切割或机械切割,其中激光切割所使用的激光束80可为绿光激光(波长例如是532nm)。在进行激光切割后,少部分的封装材料层20会残留于沟槽22的底部,也就是残留在接地垫12上,以至于影响后续形成的第一导电层50与接地垫12之间的电性连接质量。因此,在激光切割完成后,可进行去胶渣(Desmear)。例如,用化学药液或电浆来去除残留在接地垫12上的部分封装材料层20。如此,可维持或提升第一导电层50与接地垫12之间的电性连接质量。
另外,激光切割也会产生粉尘,而这些粉尘会影响电子模块1的质量。然而,由于保护层40覆盖封装材料层20,因此上述粉尘不会附着在封装材料层20上。如此,保护层40能避免封装材料层20被激光切割所产生的粉尘污染,因而能降低粉尘对电子模块1造成的不良影响。此外,须说明的是,在其它实施例中,除了激光切割与机械切割之外,也可以使用其它切割方式,本发明并不限定切割封装材料层20与保护层40的方式。
请参阅图1E,接下来,形成第一导电层50于沟槽22之中并部分覆盖保护层40。第一导电层50会覆盖沟槽22的槽壁、接地垫12以及沟槽22开口周围的保护层40表面,并且第一导电层50会电性连接接地垫12。须说明的是,形成第一导电层50的方式可以是溅镀(Sputtering)、印刷(Printing)以及喷涂(Spraying)等方式形成,但本发明不限定第一导电层50形成的方法。
请参阅图1F,接着,形成绝缘填充体60于沟槽22之中,其中绝缘填充体60可接触第一导电层50。形成绝缘填充体60的方法包括,填入绝缘填充材料于沟槽22之中以及固化绝缘填充材料。如此,绝缘填充体60得以形成于沟槽22之中。
值得说明的是,由于沟槽22的宽度仅为80um,因此,在本实施例中,绝缘填充材料的黏度小于40cps,以降低绝缘填充材料填入沟槽22的困难程度。另外,固化绝缘填充材料的方法包括加热绝缘填充材料,或对绝缘填充材料照射紫外光,但本发明不限定固化绝缘填充材料的方法。
请参阅图1G,再来,移除保护层40,以暴露出封装层20’,其中保护层40可用化学药液来移除。此外,在移除保护层40的过程中,覆盖在保护层40上的第一导电层50会随着保护层40的移除而跟着被移除。接着,请参阅图1H,形成第二导电层70于封装层20’以及绝缘填充体60上,其中第二导电层70电性连接第一导电层50。第二导电层70从封装层20’的顶面延伸到封装层20’的侧边以及线路基板10的侧平面14b(如图1H所示)。
本发明不限制第二导电层70延伸的长度。举例而言,第二导电层70可以完全覆盖其中至少一个侧平面14b。另外,第二导电层70也可以部分覆盖其中至少一个侧平面14b。此外,第二导电层70和第一导电层50相连接,以使第二导电层70能和第一导电层50电性导通。绝缘填充体60可以接触第一导电层50以及第二导电层70,并位于第一导电层50以及第二导电层70之间。
另外,图1I为本发明另一实施例电子模块1’的剖面示意图。请参阅图1I,不同于前一实施例的电子模块1,本实施例的第二导电层70可以不延伸至四个侧平面14b的其中任一个侧平面14b,即第二导电层70不覆盖四个侧平面14b的其中任一个侧平面14b。如图1I所示,第二导电层70可以仅从封装层20’的顶面延伸至封装层20’的侧边。
图2为本发明另一实施例电子模块2的剖面示意图,而图2所示的电子模块2包括一线路基板10’、多个电子元件30、多个封装层20’、至少一第一导电层50、至少一绝缘填充体60以及一第二导电层70’。
请参阅图2,不同于前一实施例的电子模块1,除了接地垫12,线路基板10’还具有四个侧平面14b’与至少一侧边金属垫16,而所述至少一个侧边金属垫16设置于其中至少一个侧平面14b’,其中所述至少一个侧边金属垫16接地,例如侧边金属垫16与接地垫12电性导通,或是电性连接线路基板10’的接地面(groundingplane,图2未绘示)。此外,图2所示的电子模块2具有多个侧边金属垫16(图2绘示两个),但在其它实施例中,侧边金属垫16的数量可以仅为一个,而本发明不以此为限。
这些侧平面14b’相邻于第一平面14a,而第二导电层70’自封装层20’的侧边延伸至这些侧边金属垫16,并且第二导电层70’电性连接这些侧边金属垫16,以使得接地垫12经由第一导电金属层50以及第二导电层70’来电性连接侧边金属垫16。
此外,如图2所示,在本实施例中,侧边金属垫16位于侧平面14b’的中间位置。然而,在其它实施例中,这些侧边金属垫16可以分别位于侧平面14b’的其它位置上,例如这些侧边金属垫16可以靠近第一平面14a,或者是远离第一平面14a,而本发明不以此为限制。
另外,第二导电层70’只需要接触侧边金属垫16,以使第二导电层70’能与侧边金属垫16电性导通,因此本发明不限制第二导电层70’延伸的长度。也就是说,第二导电层70’可以完全覆盖侧平面14b’或者是部分覆盖侧平面14b’。
必须说明的是,以上所述的电子模块2的制造方法实质上皆相同于图1B至图1H中电子模块1的制造方法,而本发明所属技术领域中具有通常知识者能根据图1B至图1H所揭露的电子模块1的制造方法得知电子模块2的制造方法。所以,纵使未绘示出电子模块2的制造方法,对于本发明所属技术领域中具有通常知识者来说,上述实施方式记载的内容已相当明确且充分揭露。
综上所述,本发明提供了一种电子模块以及其制造方法,所述电子模块包括线路基板、电子元件、封装层、至少一第一导电层、绝缘填充体以及第二导电层。所述电子模块利用第一导电层以及第二导电层来作为电磁干扰屏蔽结构,以避免电磁干扰影响内部电子元件运行。
其次,由于绝缘填充体与封装层两者的热膨胀系数差距小,因此当温度变化时,可以减少电子模块的板弯程度,以提升电子模块的可靠性。此外,在本发明的制造方法中,当进行激光切割封装材料层与保护层时,本发明利用保护层来避免封装材料层被激光切割所产生的颗粒(例如是粉尘)污染,以降低颗粒对电子模块造成的不良影响。
以上所述仅为本发明的实施例,其并非用以限定本发明的专利保护范围。任何熟习相像技艺者,在不脱离本发明的精神与范围内,所作的更动及润饰的等效替换,仍为本发明的专利保护范围内。
Claims (16)
1.一种电子模块,其特征在于,包括:
一线路基板,该线路基板具有一第一平面以及至少一接地垫,所述至少一接地垫位于该第一平面;
多个电子元件,所述多个电子元件设置在该第一平面上,并电性连接该线路基板;
多个封装层,所述多个封装层包覆所述多个电子元件以及该第一平面,其中相邻两个封装层之间存在着一沟槽,而所述至少一接地垫位于该沟槽的底部;
至少一第一导电层,所述至少一第一导电层覆盖于该沟槽的槽壁与所述至少一接地垫,且和所述至少一接地垫电性连接;
至少一个绝缘填充体,所述至少一绝缘填充体填入该沟槽;以及
一第二导电层,该第二导电层覆盖于所述多个封装层以及所述至少一个绝缘填充体,且该第二导电层和所述至少一第一导电层电性连接,其中所述至少一个绝缘填充体位于该第二导电层与所述至少一第一导电层之间;
其中,所述至少一个绝缘填充体接触所述至少一第一导电层以及该第二导电层。
2.如权利要求1所述的电子模块,其特征在于,所述至少一个绝缘填充体的材料和所述多个封装层的材料皆含有重量百分比10%至20%之间的环氧树脂。
3.如权利要求1所述的电子模块,其特征在于,所述至少一个绝缘填充体相对于该第一平面的高度高于所述多个电子元件相对于该第一平面的高度。
4.如权利要求1所述的电子模块,其特征在于,该线路基板还具有相邻于该第一平面的四个侧平面,且该第二导电层延伸到其中至少所述多个侧平面之一。
5.如权利要求4所述的电子模块,其特征在于,该第二导电层完全覆盖其中至少所述多个侧平面之一。
6.如权利要求4所述的电子模块,其特征在于,该第二导电层部分覆盖其中至少所述多个侧平面之一。
7.如权利要求4所述的电子模块,其特征在于,该线路基板还具有至少一侧边金属垫,其中所述至少一侧边金属垫位于其中至少所述多个侧平面之一,且该第二导电层延伸至所述多个侧平面并电性连接所述至少一侧边金属垫。
8.如权利要求1所述的电子模块,其特征在于,该沟槽的宽度为80um,而所述至少一第一导电层的厚度为30um。
9.一种电子模块的制造方法,其特征在于,包括:
提供一电子封装模块,该电子封装模块包括:
一线路基板,该线路基板具有一第一平面与至少一接地垫,所述至少一接地垫设置于该第一平面上;
多个电子元件,所述多个电子元件设置于该第一平面上,并且电性连接该线路基板;以及
一封装材料层,该封装材料层设置于该第一平面上,其中该封装材料层包覆该第一平面、所述至少一接地垫与所述多个电子元件;
形成一保护层于该封装材料层上,该保护层覆盖在该封装材料层;
切割该封装材料层与该保护层以形成多个封装层与至少一沟槽,其中该沟槽位于相邻两个封装层之间,并且暴露出所述至少一接地垫;
于该沟槽中形成至少一第一导电层,该第一导电层覆盖于该沟槽的槽壁并部分覆盖保护层,并且电性连接所述至少一接地垫;
在形成所述至少一第一导电层之后,在该沟槽中形成至少一个绝缘填充体;
在形成所述至少一个绝缘填充体之后,移除该保护层,以暴露出所述多个封装层;以及
于所述多个封装层与所述至少一绝缘填充体上形成一第二导电层,其中该第二导电层和所述至少一第一导电层电性连接。
10.如权利要求9所述的电子模块的制造方法,其特征在于,形成该保护层的方法包括:
于该封装材料层涂布一保护材料层,该保护材料层覆盖该封装材料层;以及
固化该保护材料层。
11.如权利要求9所述的电子模块的制造方法,其特征在于,在该沟槽中形成所述至少一个绝缘填充体的方法包括:
填入至少一绝缘填充材料于该沟槽之中,其中所述至少一绝缘填充材料的黏度小于40cps;以及
固化该绝缘填充材料。
12.如权利要求9所述的电子模块的制造方法,其特征在于,该保护层的材料包括二氧化硅粉末以及聚甲基丙烯酸甲酯。
13.如权利要求9所述的电子模块的制造方法,其特征在于,该线路基板还具有相邻于该第一平面的四个侧平面,且该第二导电层延伸到其中至少一侧平面。
14.如权利要求13所述的电子模块的制造方法,其特征在于,该第二导电层完全覆盖其中至少一侧平面。
15.如权利要求13所述的电子模块的制造方法,其特征在于,该第二导电层部分覆盖其中至少一侧平面。
16.如权利要求13所述的电子模块的制造方法,其特征在于,该线路基板还具有至少一侧边金属垫,所述至少一侧边金属垫位于其中至少一侧平面,且该第二导电层延伸至该侧平面并电性连接所述至少一侧边金属垫。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210356955.1A CN103681625B (zh) | 2012-09-24 | 2012-09-24 | 电子模块以及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210356955.1A CN103681625B (zh) | 2012-09-24 | 2012-09-24 | 电子模块以及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103681625A CN103681625A (zh) | 2014-03-26 |
CN103681625B true CN103681625B (zh) | 2016-05-25 |
Family
ID=50318690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210356955.1A Active CN103681625B (zh) | 2012-09-24 | 2012-09-24 | 电子模块以及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103681625B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI565382B (zh) * | 2016-02-05 | 2017-01-01 | 財團法人工業技術研究院 | 電子元件的轉移方法、電子模組及光電裝置 |
US10236208B2 (en) * | 2016-06-16 | 2019-03-19 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure and method of manufacturing the same |
CN110335862A (zh) * | 2019-06-17 | 2019-10-15 | 青岛歌尔微电子研究院有限公司 | 一种sip封装的屏蔽工艺 |
CN110707072B (zh) * | 2019-09-06 | 2022-06-14 | 华为机器有限公司 | 系统级封装模块及终端设备 |
CN111554675A (zh) * | 2020-05-18 | 2020-08-18 | 甬矽电子(宁波)股份有限公司 | 电磁屏蔽结构、电磁屏蔽结构制作方法和电子产品 |
CN114141741A (zh) * | 2021-11-25 | 2022-03-04 | 青岛歌尔微电子研究院有限公司 | 电子封装结构、电子封装结构的制作方法以及电子设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101211989A (zh) * | 2006-12-28 | 2008-07-02 | 中国科学院半导体研究所 | 一种具有薄氮化铪可协变层的硅基可协变衬底材料 |
CN101401206A (zh) * | 2006-03-29 | 2009-04-01 | 京瓷株式会社 | 电路组件和无线通信设备、以及电路组件的制造方法 |
CN102054821A (zh) * | 2009-10-30 | 2011-05-11 | 日月光半导体制造股份有限公司 | 具有内屏蔽体的封装结构及其制造方法 |
CN102468374A (zh) * | 2010-11-11 | 2012-05-23 | 展晶科技(深圳)有限公司 | 发光二极管制造方法 |
-
2012
- 2012-09-24 CN CN201210356955.1A patent/CN103681625B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101401206A (zh) * | 2006-03-29 | 2009-04-01 | 京瓷株式会社 | 电路组件和无线通信设备、以及电路组件的制造方法 |
CN101211989A (zh) * | 2006-12-28 | 2008-07-02 | 中国科学院半导体研究所 | 一种具有薄氮化铪可协变层的硅基可协变衬底材料 |
CN102054821A (zh) * | 2009-10-30 | 2011-05-11 | 日月光半导体制造股份有限公司 | 具有内屏蔽体的封装结构及其制造方法 |
CN102468374A (zh) * | 2010-11-11 | 2012-05-23 | 展晶科技(深圳)有限公司 | 发光二极管制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103681625A (zh) | 2014-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103681625B (zh) | 电子模块以及其制造方法 | |
CN106972005B (zh) | 半导体封装装置及其制造方法 | |
US9089046B2 (en) | Electronic module and method for same | |
CN104701287B (zh) | 具有热点热管理部件的3dic封装 | |
US10062582B2 (en) | Fabrication method of package having ESD and EMI preventing functions | |
CN105990160B (zh) | 指纹识别装置封装及其制造方法 | |
US7928562B2 (en) | Segmentation of a die stack for 3D packaging thermal management | |
CN102074552B (zh) | 半导体元件封装及其制作方法 | |
CN109314100A (zh) | 具有电磁干扰屏蔽结构的半导体封装 | |
CN107910319B (zh) | 半导体封装装置及其制造方法 | |
CN104838737A (zh) | 用于适形屏蔽的方法和装置 | |
US11081416B2 (en) | Configuring a sealing structure sealing a component embedded in a component carrier for reducing mechanical stress | |
CN108369939A (zh) | 具有电磁干扰屏蔽的半导体封装 | |
US8436465B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
CN206976327U (zh) | 半导体封装及半导体封装组件 | |
US9607863B1 (en) | Integrated circuit package with vacant cavity | |
TWI731025B (zh) | 半導體封裝的製造方法 | |
CN110473858A (zh) | 半导体封装及其制造方法 | |
EP3273467A2 (en) | Semiconductor die backside devices and methods of fabrication thereof | |
CN103811360A (zh) | 半导体封装件的制法 | |
Wang et al. | A review of system-in-package technologies: application and reliability of advanced packaging | |
CN103227164A (zh) | 半导体封装构造及其制造方法 | |
CN205645791U (zh) | 集成电路器件 | |
KR20170015077A (ko) | 반도체 패키지 | |
CN102543961B (zh) | 防静电破坏及防电磁波干扰的封装件及其制法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |