CN103680603A - 电阻性存储器阵列及其操作方法 - Google Patents

Abstract

本发明公开了一种电阻性存储器以及用于控制所述电阻性存储器的操作的方法。该电阻性存储器具有第一存储器层、第二存储器层以及介质层。第一存储器层以及第二存储器层中的每一个用于储存数据。介质层形成于第一存储器层与第二存储器层之间。所述方法包括至少以下步骤：测量第一存储器层与第二存储器层之间的电阻，以及根据所测量的电阻来判定第一状态、第二状态以及第三状态中的哪一者为电阻性存储器的状态。亦描述一种电阻性存储器阵列，其包含上述电阻性存储器单元的阵列、字线以及位线，其中字(位)线耦接至第一(第二)存储器层。

Description

电阻性存储器阵列及其操作方法

技术领域

本发明是关于电阻性存储器以及用于控制电阻性存储器的操作的方法，且更具体言之，是关于电阻性存储器具有用于储存数据的两个存储器层的电阻性存储器以及用于控制所述电阻性存储器的操作的方法。本发明亦是关于基于上述电阻性存储器的电阻性存储器阵列以及用于控制电阻性存储器阵列的操作的方法。

背景技术

随着通信技术的发展以及因特网的风行，公众对尤其关于大容量以及快速传输速度的音频-视频数据传输的信息的通信及处理的需求正增长。另一方面，在全球竞争的情形下，工作环境不限于办公室，而是可随时在世界上任何地方，且需要大量信息以支持此动作与决策。因此，对包含行动平台的携带型数字设备(诸如，数字笔记本电脑(notebook computer；NB)、个人数字助理(personal digital assistant；PDA)、电子书(electronic book；e-book)、移动电话以及数字静态相机(digital still camera；DSC))的要求正显著增长。相应地，经由储存设备存取上述数字产品的要求亦极大增长。

自1990以来，开发出半导体储存式存储器，所述存储器现成为储存介质的新技术。为了满足对存储器与大量数据的储存或传输的增长的要求，开发新型存储器装置极为重要且极具价值。新型存储器装置之一是电阻性存储器，电阻性存储器通过调整其存储器层的电阻来储存数据。因为已知电阻性存储器具有用于储存数据的单个存储器层，所以其可储存的数据量极其有限。

发明内容

因此，本发明的实施例的目标为提供一种用于控制电阻性存储器的操作的方法。电阻性存储器具有第一存储器层、第二存储器层以及介质层。介质层形成于第一存储器层与第二存储器层之间。所述方法包括至少以下步骤：(a)测量第一存储器层与第二存储器层之间的电阻，以及根据所测量的电阻来判定第一状态、第二状态以及第三状态中的哪一者为电阻性存储器的状态。

本发明的实施例的另一目标为提供一种电阻性存储器。电阻性存储器具有第一固态电解质、第二固态电解质以及可氧化电极。可氧化电极形成于第一固态电解质与第二固态电解质之间。第一固态电解质以及第二固态电解质由过渡金属氧化物或含有至少一种硫族元素的材料制成。

本发明的实施例的另一目标为提供一种电阻性存储器。电阻性存储器具有第一势垒层、第二势垒层以及金属氧化物层。金属氧化物层形成于第一势垒层与第二势垒层之间。第一势垒层与金属氧化物层之间设置有第一作用区域，且第二势垒层与金属氧化物层之间设置有第二作用区域。

本发明的实施例的另一目标为提供一种存储器装置。存储器装置包括第一存储器层、第二存储器层以及介质层。第一存储器层具有M种电阻性状态，且第二存储器层具有N种电阻性状态。M大于或等于3。介质层形成于第一存储器层与第二存储器层之间。存储器状态的至少(M+N-1)种电阻性状态可根据第一存储器层与第二存储器层之间的电阻来区别。

在本发明的实施例中，步骤(a)包括通过将第一电压施加至电阻性存储器来测量电阻作为第一电阻；在第一电阻等于预定值时，判定电阻性存储器的状态为第一状态；在第一电阻不同于预定值时，通过将第二电压施加至电阻性存储器来测量电阻作为第二电阻；以及在第二电阻等于第一电阻时，判定电阻性存储器的状态为第二状态，或在第二电阻不等于第一电阻时，判定电阻性存储器的状态为第三状态。

在本发明的实施例中，所述方法更包括在将电阻性存储器的状态判定为第三状态时，将电阻性存储器再编程为处于第三状态。

在本发明的实施例中，电阻性存储器具有两个存储器层，其中的每一个能够储存数据。因此，可由电阻性存储器储存的总数据量增大。

本发明的实施例的另一目标为提供一种电阻性存储器阵列，所述电阻性存储器阵列包含配置成列及行的多个电阻性存储器单元、多条字线以及多条位线。每一电阻性存储器单元包含第一存储器单元以及第二存储器单元，所述第二存储器单元安置于第一存储器单元之下且与其串联电连接。每一字线耦接至一列电阻性存储器单元的第一存储器单元。每一位线耦接至一行电阻性存储器单元的第二存储器单元。

在本发明的实施例中，上述电阻性存储器阵列中的每一电阻性存储器单元可为上述的具有第一固态电解质、第二固态电解质以及可氧化电极的电阻性存储器或上述的具有第一势垒层、第二势垒层以及金属氧化物层的电阻性存储器。

在每一电阻性存储器单元具有第一固态电解质、第二固态电解质以及可氧化电极的状况下，用于控制电阻性存储器阵列的操作的方法包含：(a)经由字线以及位线来选择待操作的电阻性存储器单元；以及(b)测量所选择的电阻性存储器单元的电阻以及根据所测量的电阻来判定第一状态、第二状态以及第三状态中的哪一者为所选择的存储器单元的状态。

在每一电阻性存储器单元具有第一势垒层、第二势垒层以及金属氧化物层的状况下，用于控制电阻性存储器阵列的操作的方法包含：(a)对电阻性存储器阵列进行编程，以使得在每一电阻性存储器单元中，第一存储器单元以及第二存储器单元不同时处于其低电阻状态；(b)经由字线以及位线来选择待操作的电阻性存储器单元；以及(c)测量所选择的电阻性存储器单元的电阻以及根据所测量的电阻来判定第一状态以及第二状态中的哪一者为所选择的电阻性存储器单元的状态。

为让本发明的上述及其他目标、特征与优点明显易懂，下文特举若干实施例，并配合所附图式，作详细描述如下。

应理解，上文一般描述以及下文详细描述两者为例示性的，且不意欲限制本发明的范畴。

附图说明

图1至图3为本发明的不同实施例的电阻性存储器的结构图。

图4A为说明图3所示的电阻性存储器的第一固态电解质的电压V与电阻的关系的图式。

图4B为说明图3所示的电阻性存储器的第二固态电解质的电压V与电阻的关系的图式。

图4C为说明图3所示的电阻性存储器的第一固态电解质以及第二固态电解质的电压V与电阻的关系的图式。

图5为用于控制具有图4A至图4C所说明的关系的电阻性存储器的操作的方法的流程图。

图6A为说明本发明的另一实施例中的第一固态电解质的电压V与电阻的关系的图式。

图6B为说明与图6A相同的实施例中的第二固态电解质的电压V与电阻的关系的图式。

图6C为说明与图6A相同的实施例中的第一固态电解质以及第二固态电解质的电压V与电阻的关系的图式。

图7为用于控制具有图6A至图6C所说明的关系的电阻性存储器的操作的方法的流程图。

图8A为说明本发明的另一实施例中的第一固态电解质的电压V与电阻的关系的图式。

图8B为说明与图8A相同的实施例中的第二固态电解质的电压V与电阻的关系的图式。

图8C为说明与图8A相同的实施例中的第一固态电解质以及第二固态电解质的电压V与电阻的关系的图式。

图9为用于控制具有图8A至图8C所说明的关系的电阻性存储器的操作的方法的流程图。

图10A为说明本发明的另一实施例中的第一固态电解质的电压V与电阻的关系的图式。

图10B为说明与图10A相同的实施例中的第二固态电解质的电压V与电阻的关系的图式。

图10C为说明与图10A相同的实施例中的第一固态电解质以及第二固态电解质的电压V与电阻的关系的图式。

图11为用于控制具有图10A至图10C所说明的关系的电阻性存储器的操作的方法的流程图。

图12至图13为根据本发明的实施例的电阻性存储器的结构图。

图14A为说明根据本发明的实施例的第一界面的电压V与电阻的关系的图式。

图14B为说明与图14A相同的实施例中的第二界面的电压V与电阻的关系的图式。

图14C为说明在与图14A相同的实施例中在电压V自第四值V₄下拉至第一值V₁时第一界面与第二界面之间的电压V与电阻的关系的图式。

图14D为说明在与图14A相同的实施例中在电压V自第一值V₁上拉至第四值V₄时第一界面与第二界面之间的电压V与电阻的关系的图式。

图14E为说明与图14A相同的实施例中的电阻性存储器的存储器状态的切换的图式。

图15为用于控制具有图14A至图14E所说明的关系的电阻性存储器的操作的方法的流程图。

图16为说明根据本发明的实施例的电阻性存储器的存储器状态的切换的图式。

图17为用于控制具有图16所说明的关系的电阻性存储器的操作的方法的流程图。

图18为说明根据本发明的实施例的电阻性存储器的存储器状态的切换的图式。

图19为用于控制具有图18所说明的关系的电阻性存储器的操作的方法的流程图。

图20为说明根据本发明的实施例的电阻性存储器的存储器状态的切换的图式。

图21为用于控制具有图20所说明的关系的电阻性存储器的操作的方法的流程图。

图22为根据本发明的实施例的电阻性存储器阵列的结构图。

图23为用于控制电阻性存储器阵列的操作的方法的流程图，所述电阻性存储器阵列包含图12或图13所说明的多个电阻性存储器单元且具有图22所说明的阵列结构。

【主要元件符号说明】

100：电阻性存储器

110：第一存储器层

120：介质层

130：第二存储器层

140：第一偏压层

150：第二偏压层

200：电阻性存储器

210：第一存储器层/第一固态电解质

220：介质层/可氧化电极

230：第二存储器层/第二固态电解质

240：构成层

242：氧化硅间隔物

244：钨层

250：氮化钛层

260：内金属介电质层

270：衬底

300：电阻性存储器

1200：电阻性存储器

1210：介质层/金属氧化物层

1212：第一界面/第一存储器层

1214：第二界面/第二存储器层

1220：第一势垒层

1230：第二势垒层

1240：氧化硅间隔

1250：第一电极

1260：第二电极

1270：内金属介电质层

1280：衬底

1300：电阻性存储器/电阻性存储器单元

2202：电阻性存储器单元

2204：第一存储器单元

2206：第二存储器单元

具体实施方式

请参看图1，图1为本发明的实施例的电阻性存储器100的结构图。电阻性存储器100具有第一存储器层110、介质层120以及第二存储器层130。第一偏压层140形成于第一存储器层110上，且第二存储器层130形成于第二偏压层150上。在本发明的实施例中，电压V施加至第一偏压层140，且第二偏压层150接地。然而，本发明不限于此。举例而言，在本发明的实施例中，在第二偏压层150未接地时，电压源用于控制并调整第一偏压层140与第二偏压层150之间的电压间隙。所施加的电压V可为正值或负值。

当电压V变化时，第一存储器层110以及第二存储器层130的电阻可相应地改变。因此，可通过施加电压V来调整(亦即，编程或擦除)由第一存储器层110以及第二存储器层130储存的数据。

请参看图2，图2为本发明的实施例的电阻性存储器200的结构图。电阻性存储器200亦具有第一存储器层210、介质层220以及第二存储器层230。介质层220形成于第一存储器层210与第二存储器层230之间。在此实施例中，第一存储器层210以及第二存储器层230中的每一个为固态电解质，且介质层220为可氧化电极。固态电解质210以及230可为过渡金属氧化物或含有至少一种硫族元素的材料。可氧化电极220由选自以下各者组成的群组的材料制成：银(Ag)、铜(Cu)以及锌(Zn)。

请参看图3，图3为本发明的实施例的电阻性存储器300的结构图。类似于电阻性存储器200，电阻性存储器300亦具有第一固态电解质210、可氧化电极220以及第二固态电解质230。此外，电阻性存储器300更包括构成层240、氮化钛层250以及内金属介电质(inter-metal dielectric，IMD)层260以及衬底270。构成层240具有两层氧化硅(SiO₂)间隔物242以及一个钨(W)层244。钨层244形成于两层氧化硅间隔物242之间，且第二固态电解质230形成于可氧化电极220与构成层240之间。此外，氮化钛层250形成于构成层240与内金属介电质层260之间，且内金属介电质层260形成于氮化钛层250与衬底270之间。在此实施例中，第一偏压层140为电极，且构成层240、氮化钛层250、内金属介电质层260以及衬底270可被视为如图2所示的第一偏压层150。

当电压V施加至电阻性存储器300的第一偏压层140时，可氧化电极220中的正金属离子被驱动至第一固态电解质210或第二固态电解质230。详言之，当电压V为正电压时，可氧化电极220中的正金属离子被驱动至第二固态电解质230。当电压V为负电压时，可氧化电极220中的正金属离子被驱动至第一固态电解质210。因为可氧化电极220中的正金属离子受到驱动，所以第一固态电解质210以及第二固态电解质230的电阻相应地改变。因此，可根据第一固态电解质210以及第二固态电解质230的电阻来判定由第一固态电解质210以及第二固态电解质230储存的数据。

请参看图3以及图4A至图4C。图4A为说明第一固态电解质210的电压V与电阻的关系的图式。图4B为说明第二固态电解质230的电压V与电阻的关系的图式。图4C为说明两种固态电解质210以及230的电压V与电阻的关系的图式。水平轴表示施加至第一偏压层140的电压V的值。图4A的垂直轴表示第一固态电解质210的电阻。图4B的垂直轴表示第二固态电解质230的电阻。图4C的垂直轴表示第一固态电解质210以及第二固态电解质230的电阻。如图4A所示，当电压V下拉至第一值V₁时，第一固态电解质210的电阻自R1_RESET改变至R1_SET。当电压上拉至第三值V₃时，第一固态电解质210的电阻自R1_SET改变至R1_RESET。如图4B所示，当电压V下拉至第二值V₂时，第二固态电解质230的电阻自R2_SET改变至R2_RESET。当电压上拉至第四值V₄时，第二固态电解质230的电阻自R2_RESET改变至R2_SET。换言之，第一固态电解质210以及第二固态电解质230中的每一个基于其电阻而具有两种存储器状态，以使得电阻性存储器300具有四种存储器状态。可根据第一固态电解质210以及第二固态电解质230的电阻来判定电阻性存储器300的当前存储器状态。

图4C绘示在调整电压V的值时第一固态电解质210以及第二固态电解质230的电阻的总和。如图4C所示，电阻性存储器300的四种存储器状态分别标记为字符A、B、C以及D。第一存储器状态A对应于第一值V₁以及电阻(R1_SET+R2_RESET)的总和，第二存储器状态B对应于第二值V₂以及电阻(R1_RESET+R2_RESET)的总和，第三存储器状态C对应于第三值V₃以及电阻(R1_RESET+R2_RESET)的总和，且第四存储器状态D对应于第四值V₄以及电阻(R1_RESET+R2_SET)的总和。因为对应于第二存储器状态B以及第三存储器状态C的电阻的总和相等(亦即，等于R1_RESET+R2_RESET)，所以难以区分第二存储器状态B与第三存储器状态C。然而，根据本发明，状态B以及C亦可与状态A以及状态D区分。

请参看图5，图5为用于控制具有图4A至图4C所说明的关系的电阻性存储器300的操作的方法的流程图。在步骤S502中，对电阻性存储器300进行编程。接着，在步骤S504中，在将第一电压施加至第一偏压层140时，测量第一存储器层210与第二存储器层230之间的电阻，以便判定电阻性存储器300的当前存储器状态。在此实施例中，第一电压大于第二值V₂，但小于第三值V₃，以使得电阻性存储器300的存储器状态将不会在第一电压的施加之后改变。步骤S504中所测量的电阻被视为第一电阻Ra，且预定值等于(R1_RESET+R2_RESET)。若第一电阻Ra等于预定值，则判定电阻性存储器的状态为第一状态(亦即，存储器状态B或C)(步骤S506)。若第一电阻Ra不等于预定值，则将第二电压Vp施加至第一偏压层140(步骤S508)。在此实施例中，第二电压Vp大于第三值V₃但小于第四值V₄。换言之，第二电压Vp大于第一电压。在步骤S510中，再次测量第一存储器层210与第二存储器层230之间的电阻。步骤S510中所测量的电阻被视为第二电阻Rb。若第二电阻Rb等于第一电阻Ra，则意谓电阻性存储器300的状态在第二电压Vp的施加后未改变，以使得可判定电阻性存储器300的状态为第二状态(亦即，存储器状态D)(步骤S512)。若第二电阻Rb不等于第一电阻Ra，则意谓电阻性存储器300的状态在第二电压Vp的施加后改变，以使得可判定电阻性存储器300的状态为第三状态(亦即，存储器状态A)(步骤S516)。因为若第二电阻Rb不等于第一电阻Ra，则电阻性存储器300的状态可在步骤S508中改变，所以在步骤S514中，将电阻性存储器300再编程至第三状态(亦即，存储器状态A)。

请参看图3以及图6A至图6C。图6A为说明本发明的另一实施例中的第一固态电解质210的电压V与电阻的关系的图式。图6B为说明本发明的另一实施例中的第二固态电解质230的电压V与电阻的关系的图式。图6B为说明本发明的另一实施例中的两种固态电解质210以及230的电压V与电阻的关系的图式。水平轴表示施加至第一偏压层140的电压V的值。图6A的垂直轴表示第一固态电解质210的电阻。图6B的垂直轴表示第二固态电解质230的电阻。图6C的垂直轴表示第一固态电解质210以及第二固态电解质230的电阻。在此实施例中，R1_SET的值大于R2_SET的值，且R1_RESET的值等于R2_RESET的值。因此，对应于存储器状态B的电阻(R1_RESET+R2_RESET)的总和等于对应于存储器状态C的电阻(R1_RESET+R2_RESET)的总和，且对应于存储器状态A的电阻(R1_SET+R2_RESET)的总和不同于对应于存储器状态D的电阻(R1_RESET+R2_SET)的总和。因此，在此实施例中，可直接根据第一电阻Ra来判定电阻性存储器300的状态。

请参看图7，图7为用于控制具有图6A至图6C所说明的关系的电阻性存储器300的操作的方法的流程图。在步骤S702中，对电阻性存储器300进行编程。接着，在步骤S704中，在将第一电压施加至第一偏压层140时，测量第一存储器层210与第二存储器层230之间的电阻作为第一电阻Ra。若第一电阻Ra等于(R1_RESET+R2_RESET)，则判定电阻性存储器300的状态为第一状态(亦即，存储器状态B或C)(步骤S706)。若第一电阻Ra等于(R1_RESET+R2_SET)，则判定电阻性存储器300的状态为第二状态(亦即，存储器状态D)(步骤S708)。若第一电阻Ra等于(R1_SET+R2_RESET)，则判定电阻性存储器300的状态为第三状态(亦即，存储器状态A)(步骤S710)。

请参看图3以及图8A至图8C。图8A为说明本发明的另一实施例中的第一固态电解质210的电压V与电阻的关系的图式。图8B为说明与图8A相同的实施例中的第二固态电解质230的电压V与电阻的关系的图式。图8C为说明与图8A相同的实施例中的两种固态电解质210以及230的电压V与电阻的关系的图式。水平轴表示施加至第一偏压层140的电压V的值。图8A的垂直轴表示第一固态电解质210的电阻。图8B的垂直轴表示第二固态电解质230的电阻。图8C的垂直轴表示第一固态电解质210以及第二固态电解质230的电阻。如图8A所示，当电压V下拉至第一值V₁时，第一固态电解质210的电阻自R1_RESET改变至R1_SET。当电压上拉至第四值V₄时，第一固态电解质210的电阻自R1_SET改变至R1_RESET。如图8B所示，当电压V下拉至第二值V₂时，第二固态电解质230的电阻自R2_SET改变至R2_RESET。当电压上拉至第三值V₃时，第二固态电解质230的电阻自R2_RESET改变至R2_SET。

图8C绘示在调整电压V的值时第一固态电解质210以及第二固态电解质230的电阻的总和。如图8C所示，电阻性存储器300的四种存储器状态分别标记为字符A、B、C以及D。第一存储器状态A对应于第一值V₁以及电阻(R1_SET+R2_RESET)的总和，第二存储器状态B对应于第二值V₂以及电阻(R1_RESET+R2_RESET)的总和，第三存储器状态C对应于第三值V₃以及电阻(R1_SET+R2_SET)的总和，且第四存储器状态D对应于第四值V₄以及电阻(R1_RESET+R2_SET)的总和。

请参看图9，图9为用于控制具有图8A至图8C所说明的关系的电阻性存储器300的操作的方法的流程图。在步骤S902中，对电阻性存储器300进行编程。接着，在步骤S904中，在将第一电压施加至第一偏压层140时，测量第一存储器层210与第二存储器层230之间的电阻作为第一电阻Ra。在此实施例中，预定值等于(R1_RESET+R2_RESET)或(R1_SET+R2_SET)。若第一电阻Ra等于(R1_RESET+R2_RESET)，则判定电阻性存储器的状态为第一状态(亦即，存储器状态B)(步骤S906)。若第一电阻Ra等于(R1_SET+R2_SET)，则判定电阻性存储器的状态为第二状态(亦即，存储器状态C)(步骤S908)。若第一电阻Ra不等于(R1_RESET+R2_RESET)，亦不等于(R1_SET+R2_SET)，则将第二电压Vp施加至第一偏压层140(步骤S910)。在步骤S912中，测量第一存储器层210与第二存储器层230之间的电阻作为第二电阻Rb。若第二电阻Rb等于第一电阻Ra，则意谓电阻性存储器300的状态在第二电压Vp的施加后未改变，以使得可判定电阻性存储器300的状态为第三状态(亦即，存储器状态D)(步骤S914)。若第二电阻Rb不等于第一电阻Ra，则意谓电阻性存储器300的状态已在第二电压Vp的施加后改变，以使得可判定电阻性存储器300的状态为第四状态(亦即，存储器状态A)(步骤S918)。因为若第二电阻Rb不等于第一电阻Ra，则电阻性存储器300的状态可在步骤S910中改变，所以在步骤S916中，将电阻性存储器300再编程至第四状态(亦即，存储器状态A)。

请参看图3以及图10A至图10C。图10A为说明本发明的另一实施例中的第一固态电解质210的电压V与电阻的关系的图式。图10B为说明与图10A相同的实施例中的第二固态电解质230的电压V与电阻的关系的图式。图10C为说明与图10A相同的实施例中的两种固态电解质210以及230的电压V与电阻的关系的图式。水平轴表示施加至第一偏压层140的电压V的值。图10A的垂直轴表示第一固态电解质210的电阻。图10B的垂直轴表示第二固态电解质230的电阻。图10C的垂直轴表示第一固态电解质210以及第二固态电解质230的电阻。如图10A所示，当电压V下拉至第二值V₂时，第一固态电解质210的电阻自R1_RESET改变至R1_SET。当电压上拉至第三值V₃时，第一固态电解质210的电阻自R1_SET改变至R1_RESET。如图10B所示，当电压V下拉至第一值V₁时，第二固态电解质230的电阻自R2_SET改变至R2_RESET。当电压上拉至第四值V₄时，第二固态电解质230的电阻自R2_RESET改变至R2_SET。

图10C绘示在调整电压V的值时第一固态电解质210以及第二固态电解质230的电阻的总和。如图10C所示，电阻性存储器300的四种存储器状态分别标记为字符A、B、C以及D。第一存储器状态A对应于第一值V₁以及电阻(R1_SET+R2_RESET)的总和，第二存储器状态B对应于第二值V₂以及电阻(R1_SET+R2_SET)的总和，第三存储器状态C对应于第三值V₃以及电阻(R1_RESET+R2_RESET)的总和，且第四存储器状态D对应于第四值V₄以及电阻(R1_RESET+R2_SET)的总和。

请参看图11，图11为用于控制具有图10A至图10C所说明的关系的电阻性存储器300的操作的方法的流程图。在步骤S1102中，对电阻性存储器300进行编程。接着，在步骤S1104中，在将第一电压施加至第一偏压层140时，测量第一存储器层210与第二存储器层230之间的电阻作为第一电阻Ra。在此实施例中，预定值等于(R1_RESET+R2_RESET)或(R1_SET+R2_SET)。若第一电阻Ra等于(R1_RESET+R2_RESET)，则判定电阻性存储器的状态为第一状态(亦即，存储器状态C)(步骤S1106)。若第一电阻Ra等于(R1_SET+R2_SET)，则判定电阻性存储器的状态为第二状态(亦即，存储器状态B)(步骤S1108)。若第一电阻Ra不等于(R1_RESET+R2_RESET)，亦不等于(R1_SET+R2_SET)，则将第二电压Vp施加至第一偏压层140(步骤S1110)。在步骤S1112中，测量第一存储器层210与第二存储器层230之间的电阻作为第二电阻Rb。若第二电阻Rb等于第一电阻Ra，则意谓电阻性存储器300的状态在第二电压Vp的施加后未改变，以使得可判定电阻性存储器300的状态为第三状态(亦即，存储器状态D)(步骤S1114)。若第二电阻Rb不等于第一电阻Ra，则意谓电阻性存储器300的状态已在第二电压Vp的施加后改变，以使得可判定电阻性存储器300的状态为第四状态(亦即，存储器状态A)(步骤S1118)。因为若第二电阻Rb不等于第一电阻Ra，则电阻性存储器300的状态可在步骤S910中改变，所以在步骤S1116中，将电阻性存储器300再编程至第四状态(亦即，存储器状态A)。

请参看图12，图12为本发明的实施例的电阻性存储器1200的结构图。电阻性存储器1200具有介质层1210、第一势垒层1220以及第二势垒层1230。位于介质层1210与第一势垒层1220之间的界面1212被视为电阻性存储器1200的第一存储器层，且位于介质层1210与第二势垒层1230之间的界面1214被视为电阻性存储器1200的第二存储器层。可根据第一存储器层1212以及第二存储器层1214的电阻来判定由电阻性存储器1200储存的数据。在此实施例中，第一势垒层1220以及第二势垒层1230由选自以下各者组成的群组的材料制成：氮化钛(TiN)、氮化钽(TaN)、铂(Pt)以及金(Au)；且介质层1210为金属氧化物层，所述金属氧化物层是由选自以下各者组成的群组的材料制成：氧化钨、氧化钛、氧化镍、氧化铝、氧化铜、氧化锆、氧化铌以及氧化钽。

请参看图13，图13为本发明的实施例的电阻性存储器1300的结构图。电阻性存储器1300亦具有金属氧化物层1210、第一势垒层1220以及第二势垒层1230。此外，电阻性存储器1300更包括两层氧化硅间隔物1240、第一电极1250、第二电极1260、内金属介电质层1270以及衬底1280。两层氧化硅间隔物1240与金属氧化物层1210接触，且形成于第一势垒层1220与第二势垒层1230之间。第一电极1250形成于第一势垒层1220上，且第二电极1260形成于第二势垒层1230与内金属介电质层1270之间。内金属介电质层1270形成于第二电极1260与衬底1280之间。在此实施例中，第一电极1250以及第一势垒层1220被视为电阻性存储器1300的第一偏压层140，且第二势垒层1230、第二电极1260、内金属介电质层1270以及衬底1280被视为电阻性存储器1300的第二偏压层150。

当将电压V施加至电阻性存储器1300的第一偏压层140时，第一界面1212以及第二界面1214的电阻可相应地改变。请参看图13以及图14A至图14E。图14A为说明第一界面1212的电压V与电阻的关系的图式。图14B为说明第二界面1214的电压V与电阻的关系的图式。图14C为说明在电压V自第四值V₄下拉至第一值V₁时第一界面1212与第二界面1214之间的电压V与电阻的关系的图式。图14D为说明在电压V自第一值V₁上拉至第四值V₄时第一界面1212与第二界面1214之间的电压V与电阻的关系的图式。图14E为说明电阻性存储器1300的存储器状态的切换的图式。水平轴表示施加至第一偏压层140的电压V的值。图14A的垂直轴表示第一界面1212的电阻。图14B的垂直轴表示第二界面1214的电阻。图14C至图14E的垂直轴表示第一界面1212与第二界面1214之间的电阻。如图14A所示，当电压V下拉至第二值V₂时，第一界面1212的电阻自R1_RESET改变至R1_SET。当电压上拉至第四值V₄时，第一界面1212的电阻自R1_SET改变至R1_RESET。如图14B所示，当电压V下拉至第一值V₁时，第二界面1214的电阻自R2_SET改变至R2_RESET。当电压上拉至第三值V₃时，第二界面1214的电阻自R2_RESET改变至R2_SET。换言之，第一界面1212以及第二界面1214中的每一个基于其电阻而具有两种存储器状态，以使得电阻性存储器1300具有四种存储器状态。可根据第一界面1212以及第二界面1214的电阻来判定电阻性存储器1300的当前存储器状态。

图14C以及图14E绘示在电压V的值下拉时第一界面1212以及第二界面1214的电阻的总和。在电压V自第四电压V₄下拉至第一电压V₁时的程序期间，第一界面1212与第二界面1214之间的电阻自(R1_RESET+R2_SET)改变至(R1_SET+R2_SET)且接着改变至(R1_SET+R2_RESET)。图14D以及图14E绘示在电压V的值上拉时第一界面1212以及第二界面1214的电阻的总和。在电压V自第一电压V₁上拉至第四电压V₄时的程序期间，第一界面1212与第二界面1214之间的电阻自(R1_SET+R2_RESET)改变至(R1_SET+R2_SET)且接着改变至(R1_RESET+R2_SET)。

如图14E所示，电阻性存储器1300的四种存储器状态分别标记为字符A、B、C以及D。第一存储器状态A对应于第一值V₁以及电阻(R1_SET+R2_RESET)的总和，第二存储器状态B对应于第二值V₂以及电阻(R1_SET+R2_SET)的总和，第三存储器状态C对应于第三值V₃以及电阻(R1_SET+R2_SET)的总和，且第四存储器状态D对应于第四值V₄以及电阻(R1_RESET+R2_SET)的总和。因为对应于第二存储器状态B以及第三存储器状态C的电阻的总和相等(亦即，等于R1_SET+R2_SET)，所以难以区分第二存储器状态B与第三存储器状态C。然而，根据本发明，状态B以及C亦可与状态A以及状态D区分。

请参看图15，图15为用于控制具有图14A至图14E所说明的关系的电阻性存储器1300的操作的方法的流程图。在步骤S1502中，对电阻性存储器1300进行编程。接着，在步骤S1504中，在将第一电压施加至第一偏压层140时，测量第一界面1212与第二存储器层1214之间的电阻。在此实施例中，第一电压大于第二值V₂，但小于第三值V₃，以使得电阻性存储器1300的存储器状态将不会在第一电压施加至第一偏压层140之后改变。步骤S1504中所测量的电阻被视为第一电阻Ra，且预定值等于(R1_SET+R2_SET)。若第一电阻Ra等于预定值，则判定电阻性存储器的状态为第一状态(亦即，存储器状态B或C)(步骤S1506)。若第一电阻Ra不等于预定值，则将第二电压Vp施加至第一偏压层140(步骤S1508)。在此实施例中，第二电压Vp大于第三值V₃但小于第四值V₄。在步骤S1510中，再次测量第一界面1212与第二界面1214之间的电阻。步骤S1510中所测量的电阻被视为第二电阻Rb。若第二电阻Rb等于第一电阻Ra，则意谓电阻性存储器1300的状态在第二电压Vp的施加后未改变，以使得可判定电阻性存储器1300的状态为第二状态(亦即，存储器状态D)(步骤S1512)。若第二电阻Rb不等于第一电阻Ra，则意谓电阻性存储器1300的状态在第二电压Vp的施加后改变，以使得可判定电阻性存储器1300的状态为第三状态(亦即，存储器状态A)(步骤S1516)。因为若第二电阻Rb不等于第一电阻Ra，则电阻性存储器1300的状态可在步骤S1508中改变，所以在步骤S1514中，将电阻性存储器1300再编程至第三状态(亦即，存储器状态A)。

请参看图13以及图16。图16为说明根据本发明的实施例的电阻性存储器1300的存储器状态的切换的图式。水平轴表示施加至第一偏压层140的电压V的值，且垂直轴表示第一界面1212与第二界面1214之间的电阻。在此实施例中，R1_RESET的值小于R2_RESET的值，且R1_SET的值等于R2_SET的值。因此，对应于存储器状态B的电阻(R1_SET+R2_SET)的总和等于对应于存储器状态C的电阻(R1_SET+R2_SET)的总和，且对应于存储器状态A的电阻(R1_SET+R2_RESET)的总和不同于对应于存储器状态D的电阻(R1_RESET+R2_SET)的总和。因此，在此实施例中，可直接根据第一电阻Ra来判定电阻性存储器1300的状态。

请参看图17，图17为用于控制具有图16所说明的关系的电阻性存储器1300的操作的方法的流程图。在步骤S1702中，对电阻性存储器1300进行编程。接着，在步骤S1704中，在将第一电压施加至第一偏压层140时，测量第一界面1212与第二界面1214之间的电阻作为第一电阻Ra。若第一电阻Ra等于(R1_SET+R2_SET)，则判定电阻性存储器1300的状态为第一状态(亦即，存储器状态B或C)(步骤S1706)。若第一电阻Ra等于(R1_RESET+R2_SET)，则判定电阻性存储器1300的状态为第二状态(亦即，存储器状态D)(步骤S1708)。若第一电阻Ra等于(R1_SET+R2_RESET)，则判定电阻性存储器1300的状态为第三状态(亦即，存储器状态A)(步骤S1710)。

请参看图13以及图18。图18为说明根据本发明的实施例的电阻性存储器1300的存储器状态的切换的图式。水平轴表示施加至第一偏压层140的电压V的值，且垂直轴表示第一界面1212与第二界面1214之间的电阻。与图16的实施例相比，当前实施例的第一界面1212多一种电阻性状态。换言之，当前实施例的第一界面1212具有三种电阻性状态，而图16的实施例的第一界面1212具有两种电阻性状态。对应于当前实施例的第一界面1212的三种电阻性状态的电阻分别为R1_SET、R1_RESET1以及R1_RESET2。因此，当前实施例的电阻性存储器1300具有五种存储器状态，所述五种存储器状态分别标记为字符A、B、C、D以及E。当前实施例的状态A、B以及C与图16的实施例的状态A、B以及C相同，当前实施例的状态D对应于第四值V₄以及电阻(R1_RESET1+R2_SET)的总和，且当前实施例的状态E对应于第五值V₅以及电阻(R1_RESET2+R2_SET)的总和。在当前实施例中，R2_RESET、R1_RESET1以及R1_RESET2的值相同，且R1_RESET的值等于R2_RESET的值。因此，对应于存储器状态B的电阻(R1_SET+R2_SET)的总和等于对应于存储器状态C的电阻(R1_SET+R2_SET)的总和，且分别对应于存储器状态A、D以及E的电阻(R1_SET+R2_RESET)、(R1_RESET1+R2_SET)以及(R1_RESET2+R2_SET)的总和不同。因此，在当前实施例中，电阻性存储器1300的四种存储器状态可直接根据第一电阻Ra来区分。

请参看图19，图19为用于控制具有图18所说明的关系的电阻性存储器1300的操作的方法的流程图。在步骤S1902中，对电阻性存储器1300进行编程。接着，在步骤S1904中，在将第一电压施加至第一偏压层140时，测量第一界面1212与第二界面1214之间的电阻作为第一电阻Ra。若第一电阻Ra等于(R1_SET+R2_SET)，则判定电阻性存储器1300的状态为第一状态(亦即，存储器状态B或C)(步骤S1906)。若第一电阻Ra等于(R1_RESET2+R2_SET)，则判定电阻性存储器1300的状态为第二状态(亦即，存储器状态E)(步骤S1908)。若第一电阻Ra等于(R1_RESET1+R2_SET)，则判定电阻性存储器1300的状态为第三状态(亦即，存储器状态D)(步骤S1910)。若第一电阻Ra等于(R1_SET+R2_RESET)，则判定电阻性存储器1300的状态为第四状态(亦即，存储器状态A)(步骤S1912)。

请参看图13以及图20。图20为说明根据本发明的实施例的电阻性存储器1300的存储器状态的切换的图式。水平轴表示施加至第一偏压层140的电压V的值，且垂直轴表示第一界面1212与第二界面1214之间的电阻。与图18的实施例相比，当前实施例的第二界面1214多一种电阻性状态。换言之，当前实施例的第二界面1214具有三种电阻性状态，而图18的实施例的第二界面1214具有两种电阻性状态。对应于当前实施例的第一界面1212的三种电阻性状态的电阻分别为R1_SET、R1_RESET1以及R1_RESET2。对应于当前实施例的第二界面1214的三种电阻性状态的电阻分别为R2_SET、R2_RESET1以及R2_RESET2。当前实施例的电阻性存储器1300具有六种存储器状态，所述六种存储器状态分别标记为字符A、B、C、D、E以及F。

请参看图21，图21为用于控制具有图20所说明的关系的电阻性存储器1300的操作的方法的流程图。在步骤S2102中，对电阻性存储器1300进行编程。接着，在步骤S2104中，在将第一电压施加至第一偏压层140时，测量第一界面1212与第二界面1214之间的电阻作为第一电阻Ra。若第一电阻Ra等于(R1_SET+R2_SET)，则判定电阻性存储器1300的状态为第一状态(亦即，存储器状态C或D)(步骤S2106)。若第一电阻Ra等于(R1_SET+R2_RESET1)，则判定电阻性存储器1300的状态为第二状态(亦即，存储器状态B)(步骤S2108)。若第一电阻Ra等于(R1_RESET1+R2_SET)，则判定电阻性存储器1300的状态为第三状态(亦即，存储器状态E)(步骤S2110)。

在当前实施例中，预定值等于(R1_SET+R2_SET)、(R1_SET+R2_RESET1)或(R1_RESET1+R2_SET)。若第一电阻Ra不等于预定值，则将第二电压Vp施加至第一偏压层140(步骤S2112)。在步骤S2114中，再次测量第一界面1212与第二界面1214之间的电阻。步骤S2114中所测量的电阻被视为第二电阻Rb。若第二电阻Rb等于第一电阻Ra，则意谓电阻性存储器1300的状态在第二电压Vp的施加后未改变，以使得可判定电阻性存储器1300的状态为第四状态(亦即，存储器状态F)(步骤S2116)。若第二电阻Rb不等于第一电阻Ra，则意谓电阻性存储器1300的状态在第二电压Vp的施加后改变，以使得可判定电阻性存储器1300的状态为第五状态(亦即，存储器状态A)(步骤S2120)。因为若第二电阻Rb不等于第一电阻Ra，则电阻性存储器1300的状态可在步骤S2114中改变，所以在步骤S2118中，将电阻性存储器1300再编程至第五状态(亦即，存储器状态A)。

根据图4A至图11以及图14A至图21的实施例，可总结出电阻性存储器的可区分存储器状态的总数至少为(N1+N2-1)，其中N1为第一存储器层的电阻性状态的数目，且N2为第二存储器层的电阻性状态的数目。

在本发明的实施例中，电阻性存储器具有两个存储器层，其中的每一个能够储存数据。因此，可由电阻性存储器储存的总数据量增大。此外，因为总数据量增大，所以电阻性存储器的每一储存单位(例如，千兆位组)的成本可降低。

此外，CBRAM(导电桥接RAM)类型的上述电阻性存储器200或300或TMO(过渡金属氧化物)类型的上述电阻性存储器1200或1300可用作建构电阻性存储器阵列的存储器单元，其中每一存储器单元可被视为两个电阻性存储器单元的叠层。

图22为根据本发明的实施例的电阻性存储器阵列的结构图。

参看图22，电阻性存储器阵列包含配置成列及行的多个电阻性存储器单元2202、多条字线(WL)以及多条位线(BL)。每一电阻性存储器单元2202包含第一存储器单元2204以及第二存储器单元2206，第二存储器单元2206安置于第一存储器单元2204之下且与其串联电连接。每一字线(WL)耦接至一列电阻性存储器单元2202的第一存储器单元2204。每一位线(BL)耦接至一行电阻性存储器单元2202的第二存储器单元2206。此种阵列设计可被称为2D交叉点阵列。

参看图22以及图2至图3，电阻性存储器单元2202可为上述电阻性存储器200或300，其中第一固态电解质210为第一存储器单元2204的一部分，且第二固态电解质230为第二存储器单元2206的一部分。

参看图22以及图12至图13，电阻性存储器单元2202可或者为上述电阻性存储器1200或1300，其中第一界面1212为第一存储器单元2204的一部分，且第二界面1214为第二存储器单元2206的一部分。

当电阻性存储器单元2202为上述电阻性存储器200或300时，可通过以下步骤来对电阻性存储器阵列进行编程。通过选择对应字线以及位线来选择待编程的电阻性存储器单元。接着，根据图4C或图6C所说明的编程路径之一而将所选择的电阻性存储器单元编程为处于状态A、状态B或C以及状态D之一。在此状况下，可使用所有状态A、B(或C)以及D，因为在每一种状态下，第一存储器单元2204以及第二存储器单元2206不同时处于其低电阻(R_SET)状态，以使得可在如图22所说明的2D交叉点阵列中防止潜泄电流(sneaking current)。

此后，在读取操作中，可经由对应字线以及位线来选择待读取的电阻性存储器单元2202且接着使用图5或图7所说明的算法来判定其状态。

当电阻性存储器单元2202为上述TMO类型电阻性存储器1200或1300时，可通过以下步骤来对电阻性存储器阵列进行编程。经由对应字线以及位线来选择待编程的电阻性存储器单元。接着，通过图14E或图16所说明的编程路径来将所选择的电阻性存储器单元编程为处于状态A以及状态D的其中一种。在此状况下，无法使用状态B或C，此是因为第一存储器单元2204以及第二存储器单元2206在状态B或C下同时处于其低电阻(R_SET)状态，以致发生了大的潜泄电流。因此，读取算法不同于图15或图17所说明的算法。

将电阻性存储器单元2202为上述电阻性存储器1300且具有图14A至图14E所说明的关系的电阻性存储器阵列的读取算法作为实例，此实例相比图15所说明的实例缺少某些步骤，此是因为在编程时，未使用状态B以及状态C。

参看图23、图13以及图14E，在步骤S2302中，将电阻性存储器单元1300编程为状态A以及状态D之一。在步骤S2308中，将如图14E所示的读取电压Vp施加至第一偏压层140。在下一步骤S2310中，测量第一界面1212与第二界面1214之间的电阻且将所述电阻视为读取电阻Rb。若Rb等于Ra(＝R1_RESET+R2_SET或R1_SET+R2_RESET，亦见于图15中)，则意谓电阻性存储器单元1300的状态在读取电压Vp的施加后未改变，以使得可将电阻性存储器单元1300的状态判定为状态D(步骤S2312)。若Rb不等于Ra，则意谓电阻性存储器单元1300的状态在读取电压Vp的施加后改变，以使得可将电阻性存储器单元1300的状态判定为状态A(步骤S2316)。因为若Rb不等于Ra，则电阻性存储器单元1300的状态可在步骤S2308中改变，所以在步骤S2314中，将电阻性存储器单元1300再编程至状态A。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (17)

1.一种电阻性存储器阵列，包括：

多个电阻性存储器单元，其配置成列及行，其中所述电阻性存储器单元中的每一个包括第一存储器单元以及第二存储器单元，所述第二存储器单元安置于所述第一存储器单元之下且与其串联电连接；

多条字线，其中所述字线中的每一个耦接至一列所述电阻性存储器单元的所述第一存储器单元；以及

多条位线，其中所述位线中的每一个耦接至一行所述电阻性存储器单元的所述第二存储器单元。

2.根据权利要求1所述的电阻性存储器阵列，其中所述电阻性存储器单元中的每一个包含：

第一固态电解质，其为所述第一存储器单元的一部分；

第二固态电解质，其为所述第二存储器单元的一部分；以及

可氧化电极，其形成于所述第一固态电解质与所述第二固态电解质之间；

其中所述第一固态电解质以及所述第二固态电解质由过渡金属氧化物或含有至少一种硫族元素的材料制成。

3.根据权利要求2所述的电阻性存储器阵列，其中所述可氧化电极由选自以下各者组成的群组的材料制成：银、铜以及锌。

4.根据权利要求2所述的电阻性存储器阵列，更包括：

构成层，其具有两层氧化硅间隔物以及形成于所述两层氧化硅间隔物之间的钨层，其中所述第二固态电解质形成于所述可氧化电极与所述构成层之间。

5.根据权利要求4所述的电阻性存储器阵列，更包括：

氮化钛层、内金属介电质层以及衬底，其中所述氮化钛层形成于所述构成层与所述内金属介电质层之间，且所述内金属介电质层形成于所述氮化钛层与所述衬底之间。

6.根据权利要求1所述的电阻性存储器阵列，其中所述电阻性存储器单元中的每一个包含：

第一势垒层；

第二势垒层；以及

金属氧化物层，其形成于所述第一势垒层与所述第二势垒层之间；

其中所述第一势垒层与所述金属氧化物层之间设置有第一作用区域且所述第一作用区域为所述第一存储器单元的一部分，且所述第二势垒层与所述金属氧化物层之间设置有第二作用区域且所述第二作用区域为所述第二存储器单元的一部分。

7.根据权利要求6所述的电阻性存储器阵列，其中，所述第一势垒层以及所述第二势垒层由选自以下各者组成的群组的材料制成：氮化钛(TiN)、氮化钽(TaN)、铂(Pt)以及金(Au)；且所述金属氧化物层是由选自以下各者组成的群组的材料制成：氧化钨、氧化钛、氧化镍、氧化铝、氧化铜、氧化锆、氧化铌以及氧化钽。

8.根据权利要求6所述的电阻性存储器阵列，其中所述第一作用区域以及所述第二作用区域中的每一个具有两种电阻性状态。

9.根据权利要求6所述的电阻性存储器阵列，更包括：

两层氧化硅间隔物、第一电极、第二电极、内金属介电质层以及衬底，其中所述两层氧化硅间隔物与所述金属氧化物层接触且形成于所述第一势垒层与所述第二势垒层之间，所述第一电极形成于所述第一势垒层上，所述第二电极形成于所述第二势垒层与所述内金属介电质层之间，且所述内金属介电质层形成于所述第二电极与所述衬底之间。

10.根据权利要求9所述的电阻性存储器阵列，其中所述第一电极以及所述第二电极由铝-铜合金制成。

11.一种用于控制如权利要求2所述的电阻性存储器阵列的操作的方法，包括：

(a)经由字线以及位线来选择待操作的电阻性存储器单元；以及

(b)测量所述所选择的电阻性存储器单元的电阻，以及根据所述所测量的电阻来判定第一状态、第二状态以及第三状态中的哪一者为所述所选择的电阻性存储器单元的状态。

12.根据权利要求11所述的方法，其中所述步骤(b)包括：

通过将第一电压施加至所述所选择的电阻性存储器单元来测量所述电阻作为第一电阻；

在所述第一电阻等于预定值时，判定所述电阻性存储器单元的所述状态为所述第一状态；

在所述第一电阻不同于所述预定值时，通过将第二电压施加至所述所选择的电阻性存储器单元来测量所述电阻作为第二电阻；以及

在所述第二电阻等于所述第一电阻时，判定所述所选择的电阻性存储器单元的所述状态为所述第二状态，或在所述第二电阻不等于所述第一电阻时，判定所述所选择的电阻性存储器单元的所述状态为所述第三状态。

13.根据权利要求12所述的方法，更包括：

在将所述所选择的电阻性存储器单元的所述状态判定为所述第三状态时，将所述所选择的电阻性存储器单元再编程为处于所述第三状态。

14.根据权利要求13所述的方法，其中所述第一电压小于所述第二电压。

15.一种用于控制如权利要求6所述的电阻性存储器阵列的操作的方法，包括：

(a)对所述电阻性存储器阵列进行编程，以使得在所述电阻性存储器单元中的每一个中，所述第一存储器单元以及所述第二存储器单元不同时处于低电阻状态；

(b)经由字线以及位线来选择待操作的存储器单元；以及

(c)测量所述所选择的电阻性存储器单元的电阻，以及根据所述所测量的电阻来判定第一状态以及第二状态中的哪一者为所述所选择的电阻性存储器单元的状态。

16.根据权利要求15所述的方法，其中所述步骤(c)包括：

通过将读取电压施加至所述所选择的电阻性存储器单元来测量所述电阻作为读取电阻；以及

在所述读取电阻等于预定值时，判定所述所选择的电阻性存储器单元的所述状态为所述第一状态，或在所述读取电阻不等于所述预定值时，判定所述所选择的电阻性存储器单元的所述状态为所述第二状态。

17.根据权利要求16所述的方法，更包括：

在将所述所选择的电阻性存储器单元的所述状态判定为所述第二状态时，将所述所选择的电阻性存储器单元再编程为处于所述第二状态。

Images