CN103677078B - 一种时钟频率的校准方法、系统及芯片 - Google Patents
一种时钟频率的校准方法、系统及芯片 Download PDFInfo
- Publication number
- CN103677078B CN103677078B CN201210322482.3A CN201210322482A CN103677078B CN 103677078 B CN103677078 B CN 103677078B CN 201210322482 A CN201210322482 A CN 201210322482A CN 103677078 B CN103677078 B CN 103677078B
- Authority
- CN
- China
- Prior art keywords
- calibration
- clock
- frequency
- count value
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明属于时钟校准技术领域,提供了一种时钟频率的校准方法、系统及芯片。其中方法包括:在一轮校准开始后,对芯片的内部时钟振荡器输出的校准时钟和一标准时钟同时开始计数;当标准计数器的计数值达到预估计数值时,对校准时钟的当前频率进行预估,生成预估结果,该预估计数值小于标准计数器的最大计数值;若预估结果表明校准时钟的当前频率超限,则利用校准搜索算法生成校准参数,并将该校准参数输出给内部时钟振荡器,进入下一轮校准。本发明无需等到标准计数器的计数值达到最大计数值便可实现对内部时钟振荡器输出的时钟进行频率校准,相对于现有采用自动迭代校准线路进行时钟信号校准的方法,进一步缩短了校准时间,节约了测试成本。
Description
技术领域
本发明属于时钟校准技术领域,尤其涉及一种时钟频率的校准方法、系统及芯片。
背景技术
公知地,半导体芯片中的每个元器件都使用时钟信号作为时序逻辑控制的基础。
一般地,芯片中的时钟信号的来源有两种:一种是由芯片外部的石英晶体振荡器产生,该种时钟信号稳定且精确,但随着诸如IC卡、SIM卡等设备对产品小体积要求的提高,外部石英晶体振荡器由于体积较大、已很难满足此类应用的需求;另一种则是由芯片内部的时钟振荡器产生,但由于现有集成电路制造工艺的限制,该种时钟信号通常有±20%到±30%的偏差,有些工艺甚至可能产生±50%的偏差,这种具有巨大偏差的时钟信号如果直接用于内部电路,将极有可能使系统处于不稳定或不可预知的状态,无法正常工作。
针对内部时钟振荡器产生的时钟信号存在较大偏差的问题,目前一般是在芯片生产的中测阶段,采用时钟校准的方式来将偏差调整到一符合要求的范围内,现有技术提出了一种对芯片内部时钟振荡器产生的时钟信号进行校准的方法,该种方法是通过测试线路将某一校准值输送到一时钟校准电路,该时钟校准电路根据该校准值对内部时钟振荡器产生的时钟信号进行校准,之后将校准后的时钟信号输出到芯片外,并对输出的时钟信号进行测量,根据本轮时钟信号的测量值调整校准值后,再将校准值输送到芯片内部的时钟校准电路,如此反复,经过多轮调整测量后,得到一符合要求的时钟信号。该种方法实现简单,但由于是在芯片外部对时钟信号进行测量并调整校准值,因此整个校准过程耗费时间较长,测试成本较多。
为此,现有技术提出了另一种对芯片内部时钟振荡器产生的时钟信号进行校准的方法。该种方法是在芯片内部设计一自动迭代校准线路,该自动迭代校准线路包含一产生标准计数器的时钟计数器,自动迭代校准线路可根据时钟计数器的数值确定内部时钟振荡器产生的时钟信号的频率偏差,并自动产生一校准值进行下一轮次的校准,如此反复,经过若干轮次的校准之后,可以得到一个符合要求的时钟信号。相对于前一种时钟频率校准方法,该方法可缩短总的校准时间,并节约芯片测试成本,但由于该方法中,自动迭代校准线路是在时钟计数器的计数值达到其最大计数值之后,才对本轮次的时钟信号的频率偏差进行校准,因此总的校准时间仍较长。
发明内容
本发明实施例的目的在于提供一种时钟频率的校准方法,旨在解决现有技术提供的采用自动迭代校准线路进行时钟信号校准的方法中,由于是在时钟计数器的计数值达到其最大计数值之后对时钟信号进行校准,校准时间较长的问题。
本发明实施例是这样实现的,一种时钟频率的校准方法,所述方法包括以下步骤:
在一轮校准开始后,校准计数器对芯片的内部时钟振荡器输出的校准时钟进行计数,标准计数器同时对一标准时钟开始计数;
当所述标准计数器的计数值达到预存的预估计数值时,对所述校准时钟的当前频率进行预估,生成预估结果,所述预估计数值小于所述标准计数器的最大计数值;
根据所述预估结果,决定是否生成并输出内部时钟振荡器在下一轮校准中所需的校准参数。
本发明实施例的另一目的在于提供一种时钟频率的校准系统,所述系统包括:
校准计数器,用于在一轮校准开始后,对芯片的内部时钟振荡器输出的校准时钟进行计数;
标准计数器,用于对一标准时钟开始计数,所述标准计数器与所述校准计数器同时开始计数;
预估单元,用于当所述标准计数器的计数值达到预存的预估计数值时,对所述校准时钟的当前频率进行预估,生成预估结果;
校准参数生成单元,用于根据所述预估单元生成的预估结果,决定是否生成并输出所述内部时钟振荡器在下一轮校准中所需的校准参数。。
本发明实施例的另一目的还在于提供了一种芯片,包括一内部时钟振荡器,所述芯片还包括一如上所述的时钟频率的校准系统。
本发明实施例提供的时钟频率的校准方法及系统预设有预估计数值,该预估计数值小于标准计数器的最大计数值,当标准计数器对标准时钟的计数达到该预估计数值时,对内部时钟振荡器输出的校准时钟进行校准。由于预估计数值小于标准计数器的最大计数值,即是说,无需等到标准计数器的计数值达到最大计数值便可实现对内部时钟振荡器输出的时钟进行频率校准,相对于现有采用自动迭代校准线路进行时钟信号校准的方法,进一步缩短了校准时间,节约了测试成本。
附图说明
图1是本发明实施例提供的时钟频率的校准方法的流程图;
图2是本发明实施例提供的时钟频率的校准方法的一种优选执行流程图;
图3是本发明实施例提供的时钟频率的校准系统的结构图;
图4是图3中预估单元的结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
针对现有时钟频率校准方法存在的校准时间长的问题,本发明实施例提供的时钟频率的校准方法预设有预估计数值,该预估计数值小于标准计数器的最大计数值,当标准计数器对标准时钟的计数达到该预估计数值时,对内部时钟振荡器输出的校准时钟进行校准。
图1示出了本发明实施例提供的时钟频率的校准方法的流程。
步骤S11,在一轮校准开始后,校准计数器对芯片的内部时钟振荡器输出的校准时钟进行计数,标准计数器同时对一标准时钟开始计数。若本轮校准为首轮校准,则内部时钟振荡器根据一初始的校准参数输出校准时钟。该校准参数可以并不限于是电流参数、温度参数等。
步骤S12,当标准计数器的计数值达到预存的预估计数值时,对校准时钟的当前频率进行预估,生成预估结果。其中,预估计数值小于标准计数器的最大计数值,标准计数器的最大计数值是由标准计数器的位数决定,例如,当标准计数器是8bit计数器时,其最大计数值即为28=256。
进一步地,对校准时钟的当前频率进行预估,生成预估结果的步骤包括以下步骤:
步骤S121:根据标准计数器的计数值、校准计数器的计数值和标准时钟的时钟频率,计算校准时钟的当前频率。
本发明实施例中,若假设标准计数器的计数值为clk1,校准计数器的计数值为clk2,标准时钟的时钟频率为f1,则计算校准时钟的当前频率f2的步骤表示为:f2=clk2×f1/clk1。
步骤S122:根据预存的校准时钟的标定频率以及预设的最大允许偏差指数计算校准时钟的允许频率范围。
本发明实施例中,最大允许偏差指数可由两位二进制数表示,该两位二进制数的值可由用户通过软件配置,例如,00表示校准时钟的时钟频率相对校准时钟的标定频率的最大允许偏差是±2.5%,01表示校准时钟的时钟频率相对校准时钟的标定频率的最大允许偏差是±5%,10表示校准时钟的时钟频率相对校准时钟的标定频率的最大允许偏差是±10%,11表示校准时钟的时钟频率相对校准时钟的标定频率的最大允许偏差是±20%。
步骤S123:根据计算得到的校准时钟的当前频率以及计算得到的校准时钟的允许频率范围,对校准时钟的当前频率进行预估,生成预估结果。
本发明实施例中,预估结果可以由表征校准结束与否的第一标志位、表征校准成功与否的第二标志位以及表征校准时钟快慢的第三标志位表示。例如,当第一标志位为1时,表征校准结束,第一标志位为0时,表征校准未结束,第二标志位为1时,表征校准成功,第二标志位为0时,表征校准失败,第三标志位为1时,表征校准时钟快,第三标志位为0时,表征校准时钟慢;则此时的步骤S12中,根据校准时钟的当前频率和校准时钟的允许频率范围,对校准时钟的当前频率进行预估,生成预估结果的步骤具体为:若校准时钟的当前频率在校准时钟的允许频率范围内,则将第一标志位置为1,并将第二标志位置为1;若校准时钟的当前频率小于校准时钟的允许频率范围的下限值,则将第一标志位置为1,将第二标志位置为0,并将第三标志位置为0;若校准时钟的当前频率大于校准时钟的允许频率范围的上限值,则将第一标志位置为1,将第二标志位置为0,并将第三标志位置为1。当然,第一标志位、第二标志位、第三标志位中的1和0所表征的含义在实际应用中是可以互换的。
步骤S13,根据预估结果,决定是否生成并输出内部时钟振荡器在下一轮校准中所需的校准参数。步骤S13具体为:
若本轮校准未达到最大校准轮数,且根据预估结果,校准时钟的当前频率超出校准时钟的允许频率范围时,利用校准搜索算法生成校准参数,并将该校准参数输出给内部时钟振荡器,进入下一轮校准;
若本轮校准未达到最大校准轮数,且根据预估结果,校准时钟的当前频率未超出校准时钟的允许频率范围时,则结束校准;
若本轮校准次数达到最大校准轮数,则等待标准计数器的计数值达到标准计数器的最大计数值,并输出预估结果。其中的校准参数以多位二进制数表示,且二进制数的位数即为最大校准轮数;其中的校准搜索算法优选是二分搜索算法。
进一步地,若本轮校准未达到最大校准轮数,且根据预估结果,校准时钟的当前频率超出校准时钟的允许频率范围,则在利用校准搜索算法生成校准参数的步骤之前,本发明实施例还包括以下步骤:控制校准计数器和标准计数器停止计数。
本发明实施例提供的时钟频率的校准方法预设有预估计数值,该预估计数值小于标准计数器的最大计数值,当标准计数器对标准时钟的计数达到该预估计数值时,对内部时钟振荡器输出的校准时钟进行校准。由于预估计数值小于标准计数器的最大计数值,即是说,无需等到标准计数器的计数值达到最大计数值便可实现对内部时钟振荡器输出的时钟进行频率校准,相对于现有采用自动迭代校准线路进行时钟信号校准的方法,进一步缩短了校准时间,节约了测试成本。
图2示出了本发明实施例提供的时钟频率的校准方法的一种优选执行流程。
步骤S21,初始化内部时钟振荡器,产生一初始的校准参数,并初始化一校准轮数变量。
步骤S22,内部时钟振荡器根据初始的校准参数,产生并输出校准时钟。
步骤S23,校准计数器对校准时钟计数,标准计数器同时对标准时钟计数,并将校准轮数变量减1。
步骤S24,判断标准计数器的计数值是否达到预估计数值,是则执行步骤S25,否则执行步骤S23。
步骤S25,根据标准计数器的计数值、校准计数器的计数值和标准时钟的时钟频率,计算校准时钟的当前频率,根据预存的校准时钟的标定频率以及预设的最大允许偏差指数计算校准时钟的允许频率范围,并根据校准时钟的当前频率和校准时钟的允许频率范围,对校准时钟的当前频率进行预估,生成预估结果。
步骤S26,判断校准轮数变量是否为0,是则说明本轮校准已是最后一轮校准,执行步骤S27,否则执行步骤S28。
步骤S27,等待标准计数器的计数值达到标准计数器的最大计数值,输出预估结果。
步骤S28,判断校准时钟的当前频率是否超出校准时钟的允许频率范围,是则执行步骤S29,否则说明内部时钟振荡器输出的时钟的频率符合要求,结束校准。
步骤S29,控制校准计数器和标准计数器停止计数,生成校准参数,并输出给内部时钟振荡器,之后返回步骤S22进行下一轮校准。
下面以校准时钟的标定频率是32MHz,标准时钟的时钟频率是2MHz,校准计数器为13bit计数器,标准计数器为8bit计数器,初始的校准参数是100000,最大允许偏差指数是±5%,内部时钟振荡器输出的初始校准时钟的可能频率偏差是±50%,预估计数值是24=16为例,说明上述的时钟频率的校准方法的执行流程:
首先初始化内部时钟振荡器,产生的初始的校准参数为“100000”,该校准参数用以表征内部时钟振荡器输出时钟所需的电流参数,且由该校准参数的位数,初始化校准轮数变量为6,即最大校准轮数为6轮。
之后,校准时钟输出给13bit的校准计数器,且外部输入一标准时钟给标准计数器;由于存在±50%的频率偏差,因而该初始的校准时钟的频率值可能是16MHz到48MHz之间的任一值。
之后,校准计数器和标准计数器同时开始计数,同时将校准轮数变量减1。
之后,当标准计数器的计数值达到预估计数值16,即标准计数器从0计数到15时,若此时校准计数器的计数值为144,则计算得到此时校准时钟的当前频率是18MHz,同时,由最大允许偏差指数±5%计算可得,校准时钟的允许频率范围是32MHz±5%,可知,校准时钟的当前频率18MHz远低于32MHz±5%,则将第一标志位置为1,将第二标志位置为0,并将第三标志位置为0。而在现有技术中,需等到8bit标准计数器的计数值达到256时,才会判断校准时钟是否在校准时钟的允许频率范围内。
之后,判断校准轮数变量是否为0,若为0,则等待标准计数器的计数值达到256时,输出预估结果;若不为0,则根据第一标志位、第二标志位和第三标志位判断校准时钟的当前频率是否超出校准时钟的允许频率范围32MHz±5%,是则控制校准计数器和标准计数器停止计数,生成一校准参数,并将该校准参数返回给内部时钟振荡器,进入下一轮校准。
图3示出了本发明实施例提供的时钟频率的校准系统的结构,为了便于说明,仅示出了与本发明实施例相关的部分。
本发明实施例提供的时钟频率的校准系统包括:校准计数器11,用于在一轮校准开始后,对芯片的内部时钟振荡器输出的校准时钟进行计数;标准计数器12,用于对一标准计数器开始计数,标准计数器12与校准计数器11同时开始计数;预估单元13,用于当标准计数器12的计数值达到预存的预估计数值时,对校准时钟的当前频率进行预估,生成预估结果,该预估计数值小于标准计数器的最大计数值;校准参数生成单元14,用于根据预估单元13生成的预估结果,决定是否生成并输出内部时钟振荡器在下一轮校准中所需的校准参数。
具体地,当本轮校准未达到最大校准轮数,且根据预估单元13生成的预估结果,校准时钟的当前频率超出校准时钟的允许频率范围时,校准参数生成单元14利用校准搜索算法生成校准参数,并将该校准参数输出给内部时钟振荡器,进入下一轮校准;当本轮校准未达到最大校准轮数,且根据预估单元13生成的预估结果,校准时钟的当前频率未超出校准时钟的允许频率范围时,则校准参数生成单元14结束校准;当本轮校准次数达到最大校准轮数时,校准参数生成单元14等待标准计数器12的计数值达到标准计数器12的最大计数值,并输出预估结果。其中,对预估计数值的定义、预估结果的定义如上所述,在此不再赘述。
另外,校准参数生成单元14还用于当本轮校准未达到最大校准轮数,且根据预估结果,校准时钟的当前频率超出校准时钟的允许频率范围时,在利用校准搜索算法生成校准参数之前,控制校准计数器和标准计数器停止计数。
进一步地,图4示出了图3中预估单元13的结构。
具体地,预估单元13可以包括:第一计算模块131,用于根据标准计数器的计数值、校准计数器的计数值和标准时钟的时钟频率,计算校准时钟的当前频率;第二计算模块132,用于根据预存的校准时钟的标定频率以及预设的最大允许偏差指数计算校准时钟的允许频率范围;预估模块133,用于根据第一计算模块131计算得到的校准时钟的当前频率以及第二计算模块132计算得到的校准时钟的允许频率范围,对校准时钟的当前频率进行预估,生成预估结果。其中的最大允许偏差指数的定义、第一计算模块131计算校准时钟的当前频率的过程、预估模块133生成预估结果的过程均如上所述,在此不再赘述。
本发明实施例还提供了一种芯片,包括一内部时钟振荡器,以及一如上所述的时钟频率的校准系统。
本发明实施例提供的时钟频率的校准方法及系统预设有预估计数值,该预估计数值小于标准计数器的最大计数值,当标准计数器对标准时钟的计数达到该预估计数值时,对内部时钟振荡器输出的校准时钟进行校准。由于预估计数值小于标准计数器的最大计数值,即是说,无需等到标准计数器的计数值达到最大计数值便可实现对内部时钟振荡器输出的时钟进行频率校准,相对于现有采用自动迭代校准线路进行时钟信号校准的方法,进一步缩短了校准时间,节约了测试成本。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来控制相关的硬件完成,所述的程序可以在存储于一计算机可读取存储介质中,所述的存储介质,如ROM/RAM、磁盘、光盘等。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (7)
1.一种时钟频率的校准方法,其特征在于,所述方法包括以下步骤:
在一轮校准开始后,校准计数器对芯片的内部时钟振荡器输出的校准时钟进行计数,标准计数器同时对一标准时钟开始计数;
当所述标准计数器的计数值达到预存的预估计数值时,对所述校准时钟的当前频率进行预估,生成预估结果,所述预估计数值小于所述标准计数器的最大计数值;
根据所述预估结果,决定是否生成并输出内部时钟振荡器在下一轮校准中所需的校准参数;
其中,所述对所述校准时钟的当前频率进行预估,生成预估结果的步骤进一步包括以下步骤:
根据所述标准计数器的计数值、所述校准计数器的计数值和所述标准时钟的时钟频率,计算所述校准时钟的当前频率;
根据预存的所述校准时钟的标定频率以及预设的最大允许偏差指数计算所述校准时钟的允许频率范围;
根据计算得到的所述校准时钟的当前频率以及计算得到的所述校准时钟的允许频率范围,对所述校准时钟的当前频率进行预估,生成预估结果;
所述根据所述预估结果,决定是否生成并输出所述内部时钟振荡器在下一轮校准中所需的校准参数的步骤具体为:
若本轮校准未达到最大校准轮数,且根据所述预估结果,所述校准时钟的当前频率超出所述校准时钟的允许频率范围时,利用校准搜索算法生成校准参数,并将所述校准参数输出给所述内部时钟振荡器,进入下一轮校准;
若本轮校准未达到所述最大校准轮数,且根据所述预估结果,所述校准时钟的当前频率未超出所述校准时钟的允许频率范围时,则结束校准;
若本轮校准次数达到所述最大校准轮数,则等待所述标准计数器的计数值达到所述标准计数器的最大计数值,并输出所述预估结果。
2.如权利要求1所述的时钟频率的校准方法,其特征在于,所述最大允许偏差指数由两位二进制数表示,当所述两位二进制数为00时,所述最大允许偏差是±2.5%,当所述两位二进制数为01时,所述最大允许偏差是±5%,当所述两位二进制数为10时,所述最大允许偏差是±10%,当所述两位二进制数为11时,所述最大允许偏差是±20%。
3.如权利要求1所述的时钟频率的校准方法,其特征在于,若本轮校准未达到最大校准轮数,且根据所述预估结果,所述校准时钟的当前频率超出所述校准时钟的允许频率范围时,在所述利用校准搜索算法生成校准参数的步骤之前,所述方法还包括以下步骤:
控制所述校准计数器和所述标准计数器停止计数。
4.如权利要求1至3任一项所述的时钟频率的校准方法,其特征在于,所述预估结果由表征校准结束与否的第一标志位、表征校准成功与否的第二标志位、以及表征所述校准时钟快慢的第三标志位表示,所述根据所述校准时钟的当前频率和所述校准时钟的允许频率范围,对所述校准时钟的当前频率进行预估,生成预估结果的步骤具体为:
若所述校准时钟的当前频率在所述校准时钟的允许频率范围内,则将所述第一标志位置为1,并将所述第二标志位置为1;
若所述校准时钟的当前频率小于所述校准时钟的允许频率范围的下限值,则将所述第一标志位置为1,将所述第二标志位置为0,并将所述第三标志位置为0;
若所述校准时钟的当前频率大于所述校准时钟的允许频率范围的上限值,则将所述第一标志位置为1,将所述第二标志位置为0,并将所述第三标志位置为1。
5.一种时钟频率的校准系统,其特征在于,所述系统包括:
校准计数器,用于在一轮校准开始后,对芯片的内部时钟振荡器输出的校准时钟进行计数;
标准计数器,用于对一标准时钟开始计数,所述标准计数器与所述校准计数器同时开始计数;
预估单元,用于当所述标准计数器的计数值达到预存的预估计数值时,对所述校准时钟的当前频率进行预估,生成预估结果;
校准参数生成单元,用于根据所述预估单元生成的所述预估结果,决定是否生成并输出所述内部时钟振荡器在下一轮校准中所需的校准参数;
其中,所述预估单元进一步包括:
第一计算模块,用于根据所述标准计数器的计数值、所述校准计数器的计数值和标准时钟的时钟频率,计算所述校准时钟的当前频率;
第二计算模块,用于根据预存的所述校准时钟的标定频率以及预设的最大允许偏差指数计算所述校准时钟的允许频率范围;
预估模块,用于根据所述第一计算模块计算得到的所述校准时钟的当前频率以及所述第二计算模块计算得到的所述校准时钟的允许频率范围,对所述校准时钟的当前频率进行预估,生成预估结果;
所述校准参数生成单元还用于当本轮校准未达到最大校准轮数,且根据所述预估单元生成的所述预估结果,所述校准计数器的当前频率超出所述校准计数器的允许频率范围时,在利用校准搜索算法生成校准参数之前,控制所述校准计数器和所述标准计数器停止计数。
6.如权利要求5所述的时钟频率的校准系统,其特征在于,所述校准参数生成单元用于当本轮校准未达到最大校准轮数,且根据所述预估单元生成的所述预估结果,所述校准时钟的当前频率超出所述校准时钟的允许频率范围时,利用校准搜索算法生成校准参数,并将所述校准参数输出给所述内部时钟振荡器,进入下一轮校准;
所述校准参数生成单元还用于当本轮校准次数达到所述最大校准轮数时,等待所述标准计数器的计数值达到所述标准计数器的最大计数值,并输出所述预估单元生成的所述预估结果。
7.一种芯片,包括一内部时钟振荡器,其特征在于,所述芯片还包括一如权利要求5或6所述的时钟频率的校准系统。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210322482.3A CN103677078B (zh) | 2012-09-04 | 2012-09-04 | 一种时钟频率的校准方法、系统及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210322482.3A CN103677078B (zh) | 2012-09-04 | 2012-09-04 | 一种时钟频率的校准方法、系统及芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103677078A CN103677078A (zh) | 2014-03-26 |
CN103677078B true CN103677078B (zh) | 2017-11-21 |
Family
ID=50314940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210322482.3A Active CN103677078B (zh) | 2012-09-04 | 2012-09-04 | 一种时钟频率的校准方法、系统及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103677078B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105807133B (zh) * | 2014-12-30 | 2018-11-27 | 无锡华润矽科微电子有限公司 | 实现频率修调集成化控制的系统 |
CN104901690A (zh) * | 2015-06-10 | 2015-09-09 | 杭州晟元芯片技术有限公司 | 一种测试模式下自动校准环振的方法及装置 |
CN106569544B (zh) * | 2015-10-10 | 2019-07-30 | 上海东软载波微电子有限公司 | 实时时钟芯片及其时钟校准方法、装置 |
CN107219884B (zh) * | 2017-07-14 | 2024-05-03 | 珠海一微半导体股份有限公司 | 一种自动校准时钟频率的方法和系统 |
CN110365335A (zh) * | 2019-08-12 | 2019-10-22 | 兆讯恒达微电子技术(北京)有限公司 | 一种用于工艺过程中的片内时钟校准方法和校准电路 |
CN110504959A (zh) * | 2019-08-12 | 2019-11-26 | 兆讯恒达微电子技术(北京)有限公司 | 一种片内时钟的校准方法和校准电路 |
CN112557876A (zh) * | 2020-12-10 | 2021-03-26 | 苏州英嘉通半导体有限公司 | 一种用于芯片模拟参数校准的装置及其测试方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6665808B1 (en) * | 1998-11-14 | 2003-12-16 | Agilent Technologies, Inc. | System for generating timing signal varying over time from an ideal signal by combining nominal parameter value signal and parameter variation value signal |
CN101247123A (zh) * | 2007-10-24 | 2008-08-20 | 吴明星 | 一种单片机系统时钟校准方法 |
CN101252357A (zh) * | 2007-06-15 | 2008-08-27 | 陈贤兴 | 参数校正方法及校正系统 |
CN102195646A (zh) * | 2010-03-18 | 2011-09-21 | 上海华虹Nec电子有限公司 | 时钟振荡器自动校准方法及电路 |
-
2012
- 2012-09-04 CN CN201210322482.3A patent/CN103677078B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6665808B1 (en) * | 1998-11-14 | 2003-12-16 | Agilent Technologies, Inc. | System for generating timing signal varying over time from an ideal signal by combining nominal parameter value signal and parameter variation value signal |
CN101252357A (zh) * | 2007-06-15 | 2008-08-27 | 陈贤兴 | 参数校正方法及校正系统 |
CN101247123A (zh) * | 2007-10-24 | 2008-08-20 | 吴明星 | 一种单片机系统时钟校准方法 |
CN102195646A (zh) * | 2010-03-18 | 2011-09-21 | 上海华虹Nec电子有限公司 | 时钟振荡器自动校准方法及电路 |
Also Published As
Publication number | Publication date |
---|---|
CN103677078A (zh) | 2014-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103677078B (zh) | 一种时钟频率的校准方法、系统及芯片 | |
CN108429551B (zh) | 一种电子设备的控制方法及电子设备 | |
KR101754011B1 (ko) | 비간섭형 파워 모니터링을 위한 방법 및 디바이스들 | |
US7893776B1 (en) | Monitoring and compensating for real time local circuit speed in an integrated circuit | |
US20110106286A1 (en) | Generating A Power Model For An Electronic Device | |
CN104410413B (zh) | 原子频标频率修正方法、装置及原子频标 | |
CN108063617A (zh) | 一种低频rc振荡器的时钟频率校准方法和系统 | |
CN111125947B (zh) | 一种压接型igbt热网络模型建模方法和相关装置 | |
CN102830748A (zh) | 芯片的内部时钟偏差的校准方法及系统 | |
TW201135499A (en) | T-coil network design for improved bandwidth and electrostatic discharge immunity | |
CN109586691A (zh) | 时钟校准方法、装置、系统、存储介质及计算机设备 | |
CN103901942B (zh) | 用于终端的时钟精度的校准方法和装置 | |
TW201003342A (en) | System and method for automatically calibrating a communication device, a calibration deviceand a mass production method of calibrating a communication device | |
KR20170066360A (ko) | 콘볼루션 및 반복적 방법들을 사용하는 열적 회로 시뮬레이션들 | |
CN102790617B (zh) | Usb主机接口的免晶振实现电路和方法 | |
US9240793B2 (en) | Method for providing a stabilized oscillator signal | |
US8604857B2 (en) | Power supply-insensitive buffer and oscillator circuit | |
US10199082B2 (en) | Automatic delay-line calibration using a replica array | |
CN103336754B (zh) | 一种usb从设备的系统时钟自动校准系统及方法 | |
US10878155B2 (en) | System and method for estimating leakage power of circuit design at early stage | |
WO2016081211A1 (en) | Thermal mitigation based on event counter | |
CN108647422A (zh) | 端口时延约束方法及装置 | |
US10146250B2 (en) | Method and circuit for adjusting the frequency of a clock signal | |
CN115792665A (zh) | 确定电池的剩余电量的方法、装置、电子设备及存储介质 | |
CN105322957A (zh) | 用于制造频率控制源环路的方法和系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |