CN105322957A - 用于制造频率控制源环路的方法和系统 - Google Patents
用于制造频率控制源环路的方法和系统 Download PDFInfo
- Publication number
- CN105322957A CN105322957A CN201510462880.9A CN201510462880A CN105322957A CN 105322957 A CN105322957 A CN 105322957A CN 201510462880 A CN201510462880 A CN 201510462880A CN 105322957 A CN105322957 A CN 105322957A
- Authority
- CN
- China
- Prior art keywords
- value
- resistance capacitance
- loop
- pair
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49004—Electrical device making including measuring or testing of device or component part
Abstract
本发明公开一种用于制造频率控制源环路的方法和系统。针对这个环路中的环路滤波器的增益参数和第一电容器的一组值中的每一个,采用解析解来求出环路滤波器的电阻器和第二电容器的值。从所计算的值中选择满足设计准则的电阻器和第二电容器的值。
Description
相关申请的交叉引用
本申请要求2014年7月31递交的名称为“用于PLL和CDR设计的达到特定带宽和相位裕度要求的方法(METHODFORPLLANDCDRDESIGNSFORACHIEVINGSPECIFICBANDWIDTHANDPHASEMARGINREQUIREMENTS)”的美国临时申请No.62/031,786和2015年5月14日提交的美国临时申请No.14/712,795的优先权和权益,其全部内容通过引用合并于此。
技术领域
根据本发明的实施例的一个或多个方面涉及用于控制压控振荡器和相位插值器的环路,并且更具体地涉及用于选择频率控制源环路的组件值和/或制造频率控制源环路的系统和方法。
背景技术
锁相环(PLL)和时钟与数据恢复(CDR)电路是任何数字通信系统中的两个主要块。这些块的设计直接影响通信系统的性能。用于限定这些块的品质因数的若干种方式可以被转化为环路的相位裕度和带宽方面的某些要求。因为系统要求可包括对相位裕度和带宽的要求,所以需要一种针对给定带宽和相位裕度要求设计PLL或CDR的系统和方法。
发明内容
本公开的实施例的方面涉及一种用于设计PLL或CDR电路的方法,PLL和CDR中的任一个可以包含具有压控振荡器或其它频率控制源的环路。针对该环路中的环路滤波器的增益参数和第一电容器的一组值中的每一个,采用解析解法来求出环路滤波器的电阻器和第二电容器的值。从所计算的值中选择满足设计准则的电阻器和第二电容器的值。
根据本发明的实施例,提供一种用于制造频率控制源环路的方法,频率控制源环路具有分频比、带宽、相位裕度、处于第一电容范围内的第一环路滤波电容、电荷泵电流和调谐增益,方法包括:针对多对值中的每对值,每对值包括:第一环路滤波电容,和与电荷泵电流和调谐增益之积成比例的增益参数,根据:带宽,相位裕度,增益参数,分频比,和第一环路滤波电容,计算包括环路滤波电阻和第二环路滤波电容的电阻电容对,电阻电容对是多个电阻电容对中的一对,多个电阻电容对中的每一对与多对值中的一对值相对应,从多个电阻电容对中选择满足一准则的选定电阻电容对,以及制造具有电阻器和第二环路滤波电容器的频率控制源环路,电阻器和第二环路滤波电容器具有分别与选定电阻电容对的环路滤波电阻和第二环路滤波电容相等的电阻和电容。
在一个实施例中,制造频率控制源环路进一步包括制造具有第一环路滤波电容器的频率控制源环路,第一环路滤波电容器具有等于与选定电阻电容对相对应的一对值的第一环路滤波电容的电容。
在一个实施例中,该方法进一步包括:接收调谐增益的值;选择标称电荷泵电流和标称增益参数;以及根据标称电荷泵电流、标称增益参数以及与选定电阻电容对相对应的一对值的增益参数,计算电荷泵电流的值,其中制造频率控制源环路包括制造具有与所计算的电荷泵电流的值相等的电荷泵电流的频率控制源环路。
在一个实施例中,计算电荷泵电流的值包括根据方程计算电荷泵电流的值,其中是标称电荷泵电流,Anom是标称增益参数,并且A*是与选定电阻电容对相对应的一对值的增益参数。
在一个实施例中,该方法包括:接收电荷泵电流的值;选择标称调谐增益和标称增益参数;以及根据标称调谐增益、标称增益参数以及与选定电阻电容对相对应的一对值的增益参数,计算调谐增益的值,其中制造频率控制源环路包括制造具有与所计算的调谐增益的值相等的调谐增益的频率控制源环路。
在一个实施例中,计算调谐增益的值包括根据方程计算调谐增益的值,其中是标称调谐增益,Anom是标称增益参数,并且A*是与选定电阻电容对相对应的一对值的增益参数。
在一个实施例中,从多个电阻电容对中选择满足一准则的选定电阻电容对包括:选择多个电阻电容对的子集,子集中的电阻电容对的环路滤波电阻处于第一电阻范围内。
在一个实施例中,从多个电阻电容对中选择满足一准则的选定电阻电容对进一步包括:从子集中选择具有第二环路滤波电容的最小值的选定电阻电容对。
在一个实施例中,计算电阻电容对包括:根据:带宽,相位裕度,增益参数,和分频比,计算第一中间值和第二中间值,以及根据:第一中间值,第二中间值,和第一环路滤波电容,计算电阻电容对。
在一个实施例中,从多个电阻电容对中选择满足一准则的选定电阻电容对包括:选择多个电阻电容对的子集,子集中的电阻电容对的环路滤波电阻处于第一电阻范围内。
在一个实施例中,从多个电阻电容对中选择满足一准则的选定电阻电容对进一步包括:从子集中选择具有第二环路滤波电容的最小值的选定电阻电容对。
在一个实施例中,计算第一中间值包括求解四阶方程。
在一个实施例中,计算第一中间值包括针对α求解: 以及将第一中间值设定为α的值,其中:PM是相位裕度;ω0是带宽乘以2π;λ是其中N是分频比;并且A是增益参数。
在一个实施例中,该方法包括针对可行性测试第一中间值和第二中间值。
在一个实施例中,针对可行性测试第一中间值和第二中间值包括测试第一中间值和第二中间值是否满足不等式:β>α>0,其中α是第一中间值,并且β是第二中间值。
在一个实施例中,制造频率控制源环路包括:制造具有第一环路滤波电容器的频率控制源环路,第一环路滤波电容器具有等于与选定电阻电容对相对应的一对值的第一环路滤波电容的电容。
在一个实施例中,该方法包括:接收调谐增益的值;选择标称电荷泵电流和标称增益参数;以及根据标称电荷泵电流、标称增益参数以及与选定电阻电容对相对应的一对值的增益参数,计算电荷泵电流的值,其中制造频率控制源环路包括制造具有与所计算的电荷泵电流的值相等的电荷泵电流的频率控制源环路。
在一个实施例中,计算电荷泵电流的值包括根据方程计算电荷泵电流的值,其中是标称电荷泵电流,Anom是标称增益参数,并且A*是与选定电阻电容对相对应的一对值的增益参数。
根据本发明一实施例,提供一种用于制造频率控制源环路的方法,频率控制源环路具有分频比、带宽、相位裕度、处于第一电容范围内的第一环路滤波电容、电荷泵电流和调谐增益,方法包括:针对多对值中的每对值,每对值包括:第一环路滤波电容,和与电荷泵电流和调谐增益之积成比例的增益参数,根据:带宽,相位裕度,增益参数,和分频比,计算第一中间值和第二中间值,根据:第一中间值,第二中间值,和第一环路滤波电容,计算包括环路滤波电阻和第二环路滤波电容的电阻电容对,电阻电容对是多个电阻电容对中的一个,多个电阻电容对中的每一对与多对值中的一对值相对应,从多个电阻电容对中选择满足一准则的选定电阻电容对,以及制造具有电阻器和第二环路滤波电容器的频率控制源环路,电阻器和第二环路滤波电容器具有分别与选定电阻电容对的环路滤波电阻和第二环路滤波电容相等的电阻和电容,其中计算第一中间值包括针对α求解: 以及将第一中间值设定为α的值,其中:PM是相位裕度;ω0是带宽乘以2π;λ是其中N是分频比;并且A是增益参数,以及其中从多个电阻电容对中选择满足一准则的选定电阻电容对包括:选择多个电阻电容对的子集,子集中的电阻电容对的环路滤波电阻处于第一电阻范围内,并且从子集中选择具有第二环路滤波电容的最小值的选定电阻电容对。
根据本发明一实施例,提供一种用于制造频率控制源环路的系统,频率控制源环路具有分频比、带宽、相位裕度、处于第一电容范围内的第一环路滤波电容、电荷泵电流以及调谐增益,系统包括:装置,用于:针对多对值中的每对值,每对值包括:第一环路滤波电容,和与电荷泵电流和调谐增益之积成比例的增益参数,根据:带宽,相位裕度,增益参数,分频比,和第一环路滤波电容,计算包括环路滤波电阻和第二环路滤波电容的电阻电容对,电阻电容对是多个电阻电容对中的一对,多个电阻电容对中的每一对与多对值中的一对值相对应,用于从多个电阻电容对中选择满足一准则的选定电阻电容对的装置,以及用于制造具有电阻器和第二环路滤波电容器的频率控制源环路的装置,电阻器和第二环路滤波电容器具有分别与选定电阻电容对的环路滤波电阻和第二环路滤波电容相等的电阻和电容。
附图说明
参照说明书、权利要求和附图,本发明的这些和其它特征和优点将被领会和理解,其中:
图1是根据本发明一实施例的CDR/PLL系统的块图;
图2是根据本发明一实施例的示出可能的误差源的CDR/PLL系统的块图;
图3是根据本发明一实施例的电荷泵和环路滤波器的示意图;
图4是根据本发明一实施例的CDR/PLL系统的块图;
图5是根据本发明一实施例的随整体增益常数变化的电阻器值和第二电容器值的曲线图;
图6是根据本发明一实施例的用于求出频率控制源环路的设计参数值的方法的流程图;
图7是根据本发明另一实施例的用于求出频率控制源环路的设计参数值的方法的流程图;
图8示出根据本发明一实施例的随增益参数值变化的电阻器值和第二电容器值的曲线图;
图9示出根据本发明一实施例的随第一电容器值变化的电阻器值、第二电容器值和电荷泵电流的曲线图;以及
图10是根据本发明一实施例的设计和制造CDR/PLL系统的系统的块图。
具体实施方式
以下结合附图阐述的具体实施方式旨在作为根据本发明提供的用于PLL和CDR设计的达到特定带宽和相位裕度要求的方法的示例性实施例的描述,而不旨在表示本发明可以被构建或利用的唯一形式。该描述结合示出的实施例阐述本发明的特征。然而,可以理解的是,相同或等效的功能和结构可以通过也旨在包含在本发明的精神和范围内的不同实施例来完成。如本文其它地方表示的,相同的附图标记旨在指示相同的元件或特征。
在通信系统中,可以使用产生精确计时或时钟信号的时钟,并且该时钟的质量可直接影响链路性能。可以利用锁相环(PLL)来产生时钟信号,并在接收器中通过时钟与数据恢复(CDR)电路重构该时钟信号,这两个块可以在任何数字通信系统中找到。这些块的设计可直接影响通信系统的性能。可以使用用于限定这些块的品质因数的各种方式,并且任何这种品质因数可以对应于CDR/PLL系统的线性时不变模型的相位裕度(PM)和带宽(BW)方面的特定要求。
在一个实施例中,利用系统方法来设计PLL或CDR系统,以实现特定带宽和相位裕度要求。对于常用的阻容(RC)环路滤波器,PLL或CDR系统的设计包含确定以下五个参数:VCO增益Kvco、电荷泵电流Icp以及环路滤波器的一个电阻器R和两个电容器C1、C2。这些参数中的每一个可以具有限定范围,并且在一个实施例中,考虑这些范围。在一个实施例中,Kvco(或“Kvco”)的值是输入参数,并且Icp(或“Icp”)的值、R、C1(或“C1”)和C2(或“C2”)是输出参数,即求出的值。在另一实施例中,Icp的值是固定的,并且其它参数的值被求出。
如本文所用,锁相环(PLL)是根据低频参考时钟产生高频时钟的闭环反馈系统。参考时钟可以由晶体振荡器或另一PLL产生。若干个误差源可影响PLL的性能。参考时钟抖动,例如,参考时钟周期的时间变化,可能是性能退化源,其可以被减弱至PLL过滤参考时钟中的抖动并产生低抖动高频时钟的程度。抖动的其它源也可影响PLL的性能,并且PLL的带宽可以被选择为在拒绝各种抖动源之间进行折衷。
在基带数字通信中,在数据以连续符号被封装(例如,对于不归零码(NRZ)每个符号1比特,对于四阶脉冲振幅调制(PAM-4)每个符号2比特等)的情况下,可以利用CDR电路来确保符号长度在接收器中与在发射器中基本相同。可以仅使用传入数据(例如,使用嵌入式时钟(EC))或使用前向时钟(FC)来执行CDR,其中前向时钟(FC)的频率可以是数据速率的一部分。如果前向时钟可用作参考频率,则CDR电路可以使用数据转变以恢复数据转变的频率和相位,或者只恢复相位。CDR电路可以被设计为反馈环路,以将本地时钟锁定至传入数据(或传入时钟)。
虽然用于不同目的,但是CDR和PLL电路是类似的系统,它们都产生锁定至传入信号的时钟,同时减少或最小化输出抖动,并且正因如此,它们可以被相似地分析和合成。这些系统可以共同地具有若干个块:相位检测器(PD)、诸如电荷泵的转换块、环路滤波器、诸如压控振荡器或在其输入端具有累加器的相位插值器的频率控制源、以及分频器。在CDR或者PLL电路中,频率控制源可以是本文被称作“频率控制源环路”的闭环控制系统的一部分,闭环控制系统可以是CDR/PLL系统的一部分。
CDR/PLL系统中的相位检测器可以用于提取数据(或者前向时钟)与本地时钟之间的相位差。相位检测器可以分为两类。线性相位检测器(第一类)可以具有与两个输入信号的相位差线性相关的输出,并且开关式(bangbang)相位检测器(BBPD)(第二类)可以具有作为相位差的符号函数的输出。在操作中,BBPD可以是非线性的;这可能是对包括BBPD的系统使用线性时不变(LTI)系统分析的障碍。然而如果BBPD在低速下运行,并且多个BBPD被并联使用,则使用可能对足够小的相位差有效的线性近似是可能的。因此,在适合的环境中,相位检测器,无论其是线性相位检测器或开关式相位检测器,均可以由被称作Kpd(或者KPD)的恒定增益模拟(例如,近似)。对于线性相位检测器,这个恒定增益Kpd可以是1/(2*π),而对于开关式相位检测器,这个恒定增益Kpd可以是2/π。
CDR/PLL系统中的转换块可以调节由相位检测器产生的相位差信号,并且可以以若干种方式中的一种实施。例如,用于产生与相位差成比例的电流的电荷泵可以被使用(在模拟CDR电路中),或者相位差可以被取样并数字化以进行数字处理(在数字CDR电路中)。如果数字CDR并未快到足以在数据速率下运行,则在后者的方法中,数字化可以包含平均化。在两种情况中,可以通过对本文被称作电荷泵电流的Icp因子进行简单的乘法来模型化转换块。如本文所用,电荷泵电流指的是被用作转换块的元件的增益因子,因此,当电荷泵被用作转换块时,电荷泵电流可以是由电荷泵提供的电流。
环路滤波器可以用于对CDR环路开环频率响应进行整形,以满足特定性能要求。根据CDR的种类,环路滤波器可以是数字或模拟的。环路滤波器的阶数和类型可影响PLL或CDR电路的行为。
频率控制源可以用于产生具有由环路滤波器的输出控制的可变频率(或者,等效地,可变相位)的信号。频率控制源可以例如是压控振荡器(VCO),压控振荡器(VCO)的输出频率与其输入电压(即,在VCO的控制输入端处的电压)线性相关。VCO可以通过方程fout=f0+Kvco*Vin来模型化,其中fout是输出频率,f0是中心频率,Vin是输入电压,并且Kvco(例如,以Hz/V为单位)是VCO调谐增益。
作为另一示例,频率控制源可以是相位插值器(PI),相位插值器的输出相位与其输入线性相关。PI前面可以是数字累加器,数字累加器是用于将频率转换为相位的插值器的数字等效。因为PI与输入电压线性相关地改变时钟的相位,所以累加器和PI的组合与VCO行为一样,即,它也可以通过方程fout=f0+Kvco*Vin来模型化。如本文所用,频率控制源是具有输出和输入的任何电路,在输出处的信号频率基本上等于fout=f0+Kvco*Vin,其中Vin是输入信号,f0是标称的“参考”频率,并且Kvco是被称为调谐增益的增益常数。因此,位于数字累加器后面的VCO和相位插值器是本文所使用的术语内的频率控制源。
用于将频率控制源的输出频率按照整数因子N进行划分的分频器可以被用在PLL系统的反馈路径中,使得PLL根据低频时钟产生高频时钟。
频率控制源环路(例如,PLL或CDR环路)的带宽可以处于MHz范围内,而数据速率可以大于1GHz,即取样频率可以比环路带宽高1000倍。因此,数字CDR或PLL环路可以被模型化为模拟系统。
因此,图1的块图可以是通用的以足以覆盖不同种类的PLL和CDR系统。图1的实施例包括相位检测器110、电荷泵115、环路滤波器120、频率控制源125和分频器130。如图2所示,线性时不变(LTI)块图可以用于根据噪声源(例如,参考抖动、电荷泵噪声和VCO抖动)计算输出抖动。如果其它噪声或抖动源存在于系统中,则它们也可以被加入模型。
环路滤波器可以是具有三个设计参数的阻容(RC)电路,例如如图3中所示,三个设计参数为具有电阻R的环路滤波电阻器、具有电容C1的第一环路滤波电容器、和具有电容C2的第二环路滤波电容器。在本文中,电阻器和电容器的符号可以与它们相应的电阻或电容的符号互换使用。
根据参考时钟的频率和数据速率,分频器的分频比N可以是固定的。因此,在PLL或CDR系统的设计中选择的参数可以是Kvco、Icp、R、C1和C2。这些参数中,Kvco可以由电路约束规定,并且可能不是自由设计参数。剩下的四个参数,Icp、R、C1和C2,都可以在满足特定性能准则的相应范围内选择。在这个实施例中,特定参数,诸如带宽、相位裕度、分频比和Kvco被输入至设计过程,即,它们被过程“接收”,并且其它参数,诸如Icp、R、C1和C2是设计过程的输出,即,它们由设计过程产生。每个参数被选择的范围可以由组件尺寸限制、噪声性能要求或其它约束来规定。
PLL或CDR环路的品质因数可以包括稳定性、输入追踪和抖动拒绝,它们可以被转化为带宽(BW)和相位裕度(PM)。较高的带宽可导致更好的输入追踪(例如,对于扩频时钟),并且较低带宽可导致参考抖动的高拒绝和VCO抖动的低拒绝。较高相位裕度可导致更稳定的环路。
因此,考虑到对环路的带宽和相位裕度的要求,设计PLL或CDR环路的任务可以包含求出Icp、R、C1和C2的值。然而,在四个参数相应的范围内对所有四个参数进行穷举搜索可能是棘手的问题,其可能需要不可接受的时间量来完成。其中用户测试Icp、R、C1和C2的值的各种组合并且其中软件包提供带宽和相位裕度的相关技术试错法也可能是不切实际的,这是因为大量组合可能需要被测试;此外,这种方法可能无法得出要求是否可行的确定结果,即,对于Icp、R、C1和C2的任意组的可用值,是否可以满足要求。
在一个实施例中,解析计算与两参数扫描的组合可以用于在合理时间量中确定要求是否可行,并且如果要求是可行的,则求出Icp、R、C1和C2的值。使用以下定义:
参照图4,开环传递函数Hop(s)由以下给出:
其中增益参数A被定义为
其中
带宽被定义为频率使得:
|Hop(jω)|=1
相位裕度被定义为在ω0的相位与-180度之间的差值:
PM=180°+∠Hop(jω0)
其遵循:
其暗含了
其进而暗含了
然后,被定义如下:
在一些简化之后,方程(Ⅰ)和(Ⅱ)得到:
和
其中
方程(Ⅳ)是α的四阶方程。在一个实施例中,使用本领域技术人员熟知的若干种求根法中的任一种来求解这个方程。对于可行的要求,(Ⅳ)必须具有α的满足以下的真实解,
β>α>0,(Ⅴ)
因为
因此,约束不等式(Ⅴ)可以被用于针对可行性测试任意候选解。如果存在满足不等式(Ⅴ)的可行性条件的解,则R和C2可以根据以下求出:
然后,方程(Ⅵ)和(Ⅶ)导致产生用于求出参数Icp、R、C1和C2的值的程序。该程序开始于C1和Icp的初始估计值,C1和Icp的初始估计值分别被称为C1nom和Icpnom(也可以分别被写为和)并且用于计算A的被称为Anom(或Anom)的初始值,并且C2和R根据带宽和相位裕度要求来求出。
具体地,根据给定参数值通过解方程(Ⅳ)来求出α,然后通过对方程(Ⅲ)求值来求出β。使用约束不等式(Ⅴ)来测试解的可行性。如果解是可行的,则根据α和β利用方程(Ⅵ)和(Ⅶ)来求出R和C2。
在遵循这个程序时,针对特定的Icp和C1,可以求出C2和R的值。然而,如果未满足约束(Ⅴ),则问题可具有不同Icp和C1的解,而如果满足约束(Ⅴ),则可以存在R和C2的、导致更好设计的其它值,例如可以以低成本制造的设计。
因此,针对在(1-X)*Anom与(1+X)*Anom之间等间隔的一组A的值,例如100个值,可以重复该程序,将A从其标称值Anom改变可允许部分,可允许部分被称为X。X的值可以由在保持噪声和电路组件尺寸可接受的同时可以改变的Icp的量来确定。在一个实施例中,X是0.5。
参照图5,改变A以及针对A的每个值求解R和C2可以求出例如所示的R和C2的曲线。A的每个值求出与A的该值相对应的电阻-电容对(即,分别是R和C2的一对值)。然后,根据可用的电阻电容对,R和C2(以及A的对应值)的预期(或最佳)值可以基于一准则来选择(并称为“选定电阻电容对”),该准则为诸如(i)求出C2的最小值同时保持R处于R的可接受电阻范围内,(ii)求出R的最小值同时保持C2处于C2的可接受范围内,或者(iii)求出R和C2的值,使得另一因子(例如,环路峰值)是最佳的。一旦R、C2和A被选择(具体分别被称为R*、和A*的值),Icp可以根据求出。
然后,可以针对第一电容范围内的C1的多个值重复整个程序,从而以类似的方式,针对C1的处于C1的可接受范围内(例如,在被称为C1min与C1max的值之间)的每个值求出R*、和A*。然后,最满足该准则的该组值是全局最佳值(即,通过被测试的A和C1的值的全部组合被优化);这些值被称为Ropt、C2opt和Aopt(或者Ropt,和Aopt)。然后,可以根据求出。
具体地,参照图6,在一个实施例中,Kvco是恒定的(例如,其被系统设计要求约束为特定值),并且其它设计参数被改变。在行为610中,选择Icp的标称值(标称电荷泵电流)和C1的标称值,并且在行为615中限定BW和PM(或者可以按照系统设计要求提供)。C1的初始值被设定。在行为620中,利用以下方程计算Anom(标称增益参数)
在行为625中选择Anom(X)的可接受变化。在行为630中,针对例如间隔[Anom*(1-X),Anom*(1+X)]中A的100个等间隔值来求解方程(Ⅳ),并且对于每个A,如果满足不等式(Ⅴ)的约束,则在行为635中,使用方程(Ⅵ)和(Ⅶ)来求出与A的该值相对应的R和C2。行为630和635可以例如在从1至100变化的指数区间通过循环(或者“内循环”)执行,其中指数的每个值对应于待测试的A的不同值。在行为640中,从针对被测试的A的一组值求出的电阻电容对(即,R和C2对)的组中求出R和C2的最佳值,并且在行为645中,求出电荷泵电流的最佳值。在行为650中,检查C1的电流值,以观察其是否是待测试的最后值,并且如果不是,则将C1改变为待测试的下一个值,并且对A的100个值执行一组新的测试。C1的值的范围可以是例如从C1min至C1max或者从C1max至C1min。如果C1的电流值是待测试的最后值,则在行为660中,对在行为640和645中针对A的各个值求出的优化值的所有优化值进行估计,以求出R、C2和Icp的整体最佳值;这些被称为Ropt、和并且是待使用的最终设计值,例如用于制造CDR/PLL系统的最终设计值。
参照图7,在另一实施例中,在Icp是固定的(例如,其被系统设计要求限定为特定值)并且Kvco的值将被求出时,使用类似的过程。在行为710中,选择Kvco和C1的标称值,并且在行为715中限定(或者可以根据系统设计要求提供)BW和PM。C1的初始值被设定。在行为720中,计算Anom,并且在行为725中,选择Anom(X)的可接受变化。在行为730中,针对例如间隔[Anom*(1-X),Anom*(1+X)]中A的100个等间隔值来求解方程(Ⅳ),并且对于每个A,如果满足不等式(Ⅴ)的约束,则在行为735中,使用方程(Ⅵ)和(Ⅶ)来求出与A的该值相对应的R和C2。行为730和735可以例如在从1至100变化的指数区间通过循环(或者“内循环”)执行,其中指数的每个值对应于待测试的A的不同值。在行为740中,从针对被测试的A的一组值求出的电阻电容对(即,R和C2对)的组中求出R和C2的最佳值。在行为745中,使用以下方程求出频率控制源增益Kvco的最佳值:
其中是标称调谐增益,并且A*是在内循环中测试的一组值区间A的最佳值。
在行为750中,检查C1的电流值,以观察其是否是待测试的最后值,并且如果不是,则将C1改变为待测试的下一个值,并且对A的100个值执行一组新的测试。C1的值的范围可以是例如从C1min至C1max或者从C1max至C1min。如果C1的电流值是待测试的最后值,则在行为760中,对在行为740和745中针对A的各个值求出的优化值的所有优化值进行求值,以求出R、C2和Kvco的整体最佳值;这些被称为Ropt、和并且是待使用的最终设计值,例如用于制造CDR/PLL系统的最终设计值。参照图10,频率控制环路可以使用处理单元1010(或者连接至存储器的处理单元)来设计,并且使用例如印刷电路板制造设备1020、零件安置设备1030和焊接设备1040来制造。
在本文中,术语“处理单元”用以包括用来处理数据或数字信号的硬件、固件和软件的任意组合。处理单元硬件可以包括例如专用集成电路(ASIC)、通用或专用中央处理单元(CPU)、数字信号处理器(DSP)、图形处理单元(GPU)和诸如场可编程门阵列(FPGA)的可编程逻辑器件。在处理单元中,如本文所用,每个功能通过被配置(即硬连线)为执行该功能的硬件来执行,或者通过被配置为执行存储在非临时性存储介质中的指令的更通用硬件(诸如CPU)来执行。诸如存储器的存储介质可以是处理单元的一部分,或者其可以是单独组件。处理单元可以被制造在单个印刷线路板(PWB)或分布在若干个互连的PWB上。处理单元可以包含其它处理单元;例如处理单元可以包括在PWB上互连的两个处理单元,FPGA和CPU。
示例
例如,如果针对具有Kvco=400MHz/V的VCO设计具有1MHz带宽、70度的相位裕度以及N=32的分频比的环路,并且如果使用Icp=100μA和C1=5pF的初始值,则以0.5*Anom与1.5Anom(即,对应于X=0.5的值的范围)的值之间的100个等间隔步骤而改变A,可以求出图8中绘出的电阻电容对(即R-C2对)组,并且如果找到具有C2的最小可能值的解,则将使用Aopt=0.9*Anom,得出以下设计参数值:
C1=5pF,
C2=156pF,
R=5.6kΩ,以及
Icp=0.9*100μA=90μA。
然后,如图9所示,在外部环路中,在C1值的范围区间,例如从0.1pF至10pF,可以重复A值的范围区间的最优化,求出随C1变化的R、C2和Icp的值。再次选择具有C2的最小值的解导致选择C1=0.1pF,这导致C2=47pF并且R=9.5kΩ。对于这个解,设计参数是:
Icp=50μA,
C1=0.1pF,
C2=47pF,以及
R=9.5kΩ。
这些参数(与之前的假设Kvco=400MHz/V和N=32一起)导致1MHz的带宽、70度的相位裕度以及21.0%的峰值。
可以理解,尽管本文可以使用词语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分,但这些元件、组件、区域、层和/或部分不应当受限于这些词语。这些词语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开来。因此,以下所讨论的第一元件、组件、区域、层或部分可以被命名为第二元件、组件、区域、层或部分,而不偏离本发明构思的精神和范围。
为了便于描述,诸如“之下”、“下方”、“下”、“下面”、“上方”、“上”等的空间相对术语在本文中被用来描述如图中所示的一个元件或特征相对于另一个(些)元件或特征的关系。将理解的是,除了图中描述的方位之外,这种空间相对术语意在包含设备在使用或操作中的不同方位。例如,如果图中设备被翻转,则被描述为在其它元件或特征“下方”或“之下”或“下”的元件将被定向为在其它元件或特征的“上方”。因此,示例性术语“下方”和“下”可以包括上方和下方两种方位。设备可被另外定向(例如旋转90度或者在其它方向),本文使用的空间相对描述符可以进行相应的解释。
本文使用的术语仅用于描述特定的实施例,并不旨在限制本发明构思。如本文所用,术语“基本上”、“大约”和类似术语被用作近似的术语,而不是作为程度的术语,并且旨在考虑本领域普通技术人员公认的测量或计算的值的固有公差。如本文所用,词语“主要组件”指的是构成组合物的重量的至少一半的组件,并且词语“主要部分”,在应用到多个项目时,指的是这些项目中的至少一半。
如本文所用,单数形式的“一”旨在也包括复数形式,除非上下文另有明确说明。将进一步理解的是,当在申请文件中使用时,术语“包括”表明存在所陈述的特征、整数、步骤、操作、元件和/或组件,但不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、组件和/或它们的组。如本文所用,术语“和/或”包括相关联的所列项目中的一个或多个的任意和所有组合。当放在一列元件之后时,诸如“……中的至少一个”的表述修饰的是整列元件,而不是修饰该列中的单独元件。另外,在描述本发明构思的实施例时“可以”的使用指的是“本发明的一个或多个实施例”。同样,词语“示例性”旨在指代示例或例示。如本文所用,词语“使用”可以被认为与词语“利用”同义。
可以理解,当一元件或层被提及位于另一元件或层“上”、“连接至”、“联接至”或“相邻于”另一元件或层时,该元件或层可以直接位于另一元件或层上,或者直接连接至、联接至或紧邻于另一元件或层,或者可以存在一个或多个中间元件或层。相反,当一元件或层被提及“直接位于”另一元件或层“上”,或者“直接连接至”,“直接联接至”或“紧邻于”另一元件或层时,不存在中间元件或层。
本文记载的任意数字范围旨在包括纳入记载范围的相同数值精度的全部子范围。例如,“1.0至10.0”的范围旨在包括位于(并且包括)记载的1.0最小值与记载的10.0最大值之间的全部子范围,也就是说,具有等于或大于1.0的最小值和等于或小于10.0的最大值,诸如2.4至7.6。本文记载的任意最大数值限制旨在包括纳入其中的全部较低数值限制,并且在本说明书中记载的任意最小数值限制旨在包括纳入其中的全部较高数值限制。
根据本文描述的本发明的实施例的CDR/PLL系统和/或任何其它相关设备或组件可以利用任何合适的硬件、固件(例如,专用集成电路)、软件或软件、固件和硬件的适当组合来实施。例如,CDR/PLL系统的各个组件可以被形成在一个集成电路(IC)芯片或单独的IC芯片上。此外,CDR/PLL系统的各个组件可以被实现在柔性印刷电路膜、带载封装(TCP)、印刷电路板(PCB)上,或与CDR/PLL系统形成在同一基板上。此外,CDR/PLL系统的各个组件可以是在一个或多个计算设备中的一个或多个处理器(其可以是单独的,并独立于可以用于设计CDR/PLL系统的处理单元1010)上运行、执行计算机程序指令并与其它系统组件交互以执行本文描述的各个功能的进程和线程。计算机程序指令可以被存储在可被实现在利用标准存储设备的计算设备中的存储器中,例如随机存取存储器(RAM)。计算机程序指令还可以被存储在其它的非临时性计算机可读介质中,例如CD-ROM、闪存驱动器等。此外,本领域技术人员应认识到,各个计算设备的功能可以被组合或集成到单个计算设备中,或特定计算设备的功能可以被分布在一个或多个其它计算设备之间,而不脱离本发明的示例性实施例的范围。
尽管本文已经具体描述并示出了用于使PLL和CDR设计达到特定带宽和相位裕度要求的方法的示例性实施例,但是许多修改和变形对于本领域技术人员来说是显而易见的。因此,可以理解的是,根据本发明的原理实践的用于使PLL和CDR设计达到特定带宽和相位裕度要求的方法可以以不同于本文的具体描述方式来体现。本发明还在以下权利要求及其等同物中限定。
Claims (20)
1.一种用于制造频率控制源环路的方法,所述频率控制源环路具有分频比、带宽、相位裕度、处于第一电容范围内的第一环路滤波电容、电荷泵电流和调谐增益,所述方法包括:
针对多对值中的每对值,每对值包括:
所述第一环路滤波电容,和
与所述电荷泵电流和所述调谐增益之积成比例的增益参数,
根据:
所述带宽,
所述相位裕度,
所述增益参数,
所述分频比,和
所述第一环路滤波电容,
计算包括环路滤波电阻和第二环路滤波电容的电阻电容对,
所述电阻电容对是多个电阻电容对中的一对,所述多个电阻电容对中的每一对与所述多对值中的一对值相对应,
从所述多个电阻电容对中选择满足一准则的选定电阻电容对,以及
制造具有电阻器和第二环路滤波电容器的所述频率控制源环路,所述电阻器和所述第二环路滤波电容器具有分别与所述选定电阻电容对的环路滤波电阻和第二环路滤波电容相等的电阻和电容。
2.根据权利要求1所述的方法,其中制造频率控制源环路进一步包括制造具有第一环路滤波电容器的频率控制源环路,所述第一环路滤波电容器具有等于与所述选定电阻电容对相对应的一对值的第一环路滤波电容的电容。
3.根据权利要求1所述的方法,进一步包括:
接收所述调谐增益的值;
选择标称电荷泵电流和标称增益参数;以及
根据所述标称电荷泵电流、所述标称增益参数以及与所述选定电阻电容对相对应的一对值的增益参数,计算所述电荷泵电流的值,
其中制造频率控制源环路包括制造具有与所计算的所述电荷泵电流的值相等的电荷泵电流的频率控制源环路。
4.根据权利要求3所述的方法,其中计算所述电荷泵电流的值包括根据方程计算所述电荷泵电流的值,
其中是所述标称电荷泵电流,Anom是所述标称增益参数,并且A*是与所述选定电阻电容对相对应的一对值的增益参数。
5.根据权利要求1所述的方法,进一步包括:
接收所述电荷泵电流的值;
选择标称调谐增益和标称增益参数;以及
根据所述标称调谐增益、所述标称增益参数以及与所述选定电阻电容对相对应的一对值的增益参数,计算所述调谐增益的值,
其中制造频率控制源环路包括制造具有与所计算的所述调谐增益的值相等的调谐增益的频率控制源环路。
6.根据权利要求5所述的方法,其中计算所述调谐增益的值包括根据方程计算所述调谐增益的值,
其中是所述标称调谐增益,Anom是所述标称增益参数,并且A*是与所述选定电阻电容对相对应的一对值的增益参数。
7.根据权利要求1所述的方法,其中从所述多个电阻电容对中选择满足一准则的选定电阻电容对包括:选择所述多个电阻电容对的子集,所述子集中的电阻电容对的环路滤波电阻处于第一电阻范围内。
8.根据权利要求7所述的方法,其中从所述多个电阻电容对中选择满足一准则的选定电阻电容对进一步包括:从所述子集中选择具有所述第二环路滤波电容的最小值的选定电阻电容对。
9.根据权利要求1所述的方法,其中计算电阻电容对包括:
根据:
所述带宽,
所述相位裕度,
所述增益参数,和
所述分频比,
计算第一中间值和第二中间值,以及
根据:
所述第一中间值,
所述第二中间值,和
所述第一环路滤波电容,
计算所述电阻电容对。
10.根据权利要求9所述的方法,其中从所述多个电阻电容对中选择满足一准则的选定电阻电容对包括:选择所述多个电阻电容对的子集,所述子集中的电阻电容对的环路滤波电阻处于第一电阻范围内。
11.根据权利要求10所述的方法,其中从所述多个电阻电容对中选择满足一准则的选定电阻电容对进一步包括:从所述子集中选择具有所述第二环路滤波电容的最小值的选定电阻电容对。
12.根据权利要求9所述的方法,其中计算第一中间值包括求解四阶方程。
13.根据权利要求12所述的方法,其中计算第一中间值包括针对α求解:
以及将所述第一中间值设定为α的值,其中:
PM是所述相位裕度;ω0是带宽乘以2π;
λ是其中
N是所述分频比;并且
A是所述增益参数。
14.根据权利要求9所述的方法,进一步包括针对可行性测试所述第一中间值和所述第二中间值。
15.根据权利要求14所述的方法,其中针对可行性测试所述第一中间值和所述第二中间值包括测试所述第一中间值和所述第二中间值是否满足不等式:β>α>0
其中α是所述第一中间值,并且
β是所述第二中间值。
16.根据权利要求9所述的方法,其中制造频率控制源环路包括:制造具有第一环路滤波电容器的频率控制源环路,所述第一环路滤波电容器具有等于与所述选定电阻电容对相对应的一对值的第一环路滤波电容的电容。
17.根据权利要求9所述的方法,进一步包括:
接收所述调谐增益的值;
选择标称电荷泵电流和标称增益参数;以及
根据所述标称电荷泵电流、所述标称增益参数以及与所述选定电阻电容对相对应的一对值的增益参数,计算所述电荷泵电流的值,
其中制造频率控制源环路包括制造具有与所计算的所述电荷泵电流的值相等的电荷泵电流的频率控制源环路。
18.根据权利要求17所述的方法,其中计算所述电荷泵电流的值包括根据方程计算所述电荷泵电流的值,
其中是所述标称电荷泵电流,Anom是所述标称增益参数,并且A*是与所述选定电阻电容对相对应的一对值的增益参数。
19.一种用于制造频率控制源环路的方法,所述频率控制源环路具有分频比、带宽、相位裕度、处于第一电容范围内的第一环路滤波电容、电荷泵电流和调谐增益,所述方法包括:
针对多对值中的每对值,每对值包括:
所述第一环路滤波电容,和
与所述电荷泵电流和所述调谐增益之积成比例的增益参数,
根据:
所述带宽,
所述相位裕度,
所述增益参数,和
所述分频比,
计算第一中间值和第二中间值,
根据:
所述第一中间值,
所述第二中间值,和
所述第一环路滤波电容,
计算包括环路滤波电阻和第二环路滤波电容的电阻电容对,
所述电阻电容对是多个电阻电容对中的一对,所述多个电阻电容对中的每一对与所述多对值中的一对值相对应,
从所述多个电阻电容对中选择满足一准则的选定电阻电容对,以及
制造具有电阻器和第二环路滤波电容器的频率控制源环路,所述电阻器和所述第二环路滤波电容器具有分别与所述选定电阻电容对的环路滤波电阻和第二环路滤波电容相等的电阻和电容,
其中计算第一中间值包括针对α求解:
以及将所述第一中间值设定为α的值,其中:
PM是所述相位裕度;ω0是带宽乘以2π;
λ是其中
N是所述分频比;并且
A是所述增益参数,并且
其中从所述多个电阻电容对中选择满足一准则的选定电阻电容对包括:选择所述多个电阻电容对的子集,所述子集中的电阻电容对的环路滤波电阻处于第一电阻范围内,并且从所述子集中选择具有所述第二环路滤波电容的最小值的选定电阻电容对。
20.一种用于制造频率控制源环路的系统,所述频率控制源环路具有分频比、带宽、相位裕度、处于第一电容范围内的第一环路滤波电容、电荷泵电流以及调谐增益,所述系统包括:
装置,用于:
针对多对值中的每对值,每对值包括:
所述第一环路滤波电容,和
与所述电荷泵电流和所述调谐增益之积成比例的增益参数,
根据:
所述带宽,
所述相位裕度,
所述增益参数,
所述分频比,和
所述第一环路滤波电容,
计算包括环路滤波电阻和第二环路滤波电容的电阻电容对,
所述电阻电容对是多个电阻电容对中的一对,所述多个电阻电容对中的每一对与所述多对值中的一对值相对应,
用于从所述多个电阻电容对中选择满足一准则的选定电阻电容对的装置,以及
用于制造具有电阻器和第二环路滤波电容器的频率控制源环路的装置,所述电阻器和所述第二环路滤波电容器具有分别与所述选定电阻电容对的环路滤波电阻和第二环路滤波电容相等的电阻和电容。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462031786P | 2014-07-31 | 2014-07-31 | |
US62/031,786 | 2014-07-31 | ||
US14/712,795 US10069502B2 (en) | 2014-07-31 | 2015-05-14 | Method for PPL and CDR designs for achieving specific bandwidth and phase margin requirements |
US14/712,795 | 2015-05-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105322957A true CN105322957A (zh) | 2016-02-10 |
CN105322957B CN105322957B (zh) | 2020-06-05 |
Family
ID=55181106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510462880.9A Active CN105322957B (zh) | 2014-07-31 | 2015-07-31 | 用于制造频率控制源环路的方法和系统 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10069502B2 (zh) |
KR (1) | KR102428833B1 (zh) |
CN (1) | CN105322957B (zh) |
TW (1) | TWI693795B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9673847B1 (en) * | 2015-11-25 | 2017-06-06 | Analog Devices, Inc. | Apparatus and methods for transceiver calibration |
US9979408B2 (en) | 2016-05-05 | 2018-05-22 | Analog Devices, Inc. | Apparatus and methods for phase synchronization of phase-locked loops |
US11082051B2 (en) | 2018-05-11 | 2021-08-03 | Analog Devices Global Unlimited Company | Apparatus and methods for timing offset compensation in frequency synthesizers |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5745012A (en) * | 1995-02-15 | 1998-04-28 | Seiko Epson Corporation | Voltage-controlled oscillator having a semiconductor integrated circuit, a piezoelectrics resonator and a diode and variable-capacitance diode |
US20010050580A1 (en) * | 1996-05-13 | 2001-12-13 | O'toole James E. | Radio frequency data communications device |
US20030206066A1 (en) * | 2002-05-03 | 2003-11-06 | Michael Harwood | Use of configurable capacitors to tune a self based phase locked loops |
US20050116782A1 (en) * | 2003-12-02 | 2005-06-02 | Intel Corporation | Loop filter with active capacitor and method for generating a reference |
EP2347508A1 (en) * | 2008-11-14 | 2011-07-27 | Analog Devices, Inc. | Frequency translation using sigma-delta modulator controlled frequency divide |
CN103051305A (zh) * | 2012-12-14 | 2013-04-17 | 广州润芯信息技术有限公司 | 一种片上滤波器的调谐电路及调谐方法 |
JP2013217854A (ja) * | 2012-04-11 | 2013-10-24 | Mitsubishi Electric Corp | 周波数変調発振源およびレーダ装置 |
US20130300476A1 (en) * | 2012-05-08 | 2013-11-14 | Tagarray, Inc. | Low noise and low power voltage controlled oscillators |
CN103795410A (zh) * | 2014-01-24 | 2014-05-14 | 南京熊猫电子股份有限公司 | 一种基于双锁相环的宽带捷变频频率源 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010059868A (ko) * | 1999-12-30 | 2001-07-06 | 윤종용 | 듀얼 위상동기루프의 주파수 발생 방법 |
US7133485B1 (en) | 2001-06-25 | 2006-11-07 | Silicon Laboratories Inc. | Feedback system incorporating slow digital switching for glitch-free state changes |
KR100707230B1 (ko) | 2005-04-06 | 2007-04-13 | 재단법인서울대학교산학협력재단 | Cdr 회로 및 pll 회로 |
US7268630B2 (en) * | 2005-04-25 | 2007-09-11 | International Business Machines Corporation | Phase-locked loop using continuously auto-tuned inductor-capacitor voltage controlled oscillator |
US8537952B1 (en) * | 2007-03-08 | 2013-09-17 | Marvell International Ltd. | Fractional-N frequency synthesizer with separate phase and frequency detectors |
TWI505647B (zh) * | 2010-12-08 | 2015-10-21 | Univ Nat Taiwan | 頻率合成器及其頻率合成方法 |
US8456244B2 (en) * | 2011-05-03 | 2013-06-04 | Skyworks Solutions, Inc. | Apparatus and methods for adjusting voltage controlled oscillator gain |
TWI474625B (zh) * | 2012-05-11 | 2015-02-21 | Realtek Semiconductor Corp | 鎖相迴路電路 |
JP5776657B2 (ja) | 2012-09-18 | 2015-09-09 | 株式会社デンソー | 受信回路 |
-
2015
- 2015-05-14 US US14/712,795 patent/US10069502B2/en not_active Expired - Fee Related
- 2015-07-30 TW TW104124702A patent/TWI693795B/zh active
- 2015-07-30 KR KR1020150107961A patent/KR102428833B1/ko active IP Right Grant
- 2015-07-31 CN CN201510462880.9A patent/CN105322957B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5745012A (en) * | 1995-02-15 | 1998-04-28 | Seiko Epson Corporation | Voltage-controlled oscillator having a semiconductor integrated circuit, a piezoelectrics resonator and a diode and variable-capacitance diode |
US20010050580A1 (en) * | 1996-05-13 | 2001-12-13 | O'toole James E. | Radio frequency data communications device |
US20030206066A1 (en) * | 2002-05-03 | 2003-11-06 | Michael Harwood | Use of configurable capacitors to tune a self based phase locked loops |
US20050116782A1 (en) * | 2003-12-02 | 2005-06-02 | Intel Corporation | Loop filter with active capacitor and method for generating a reference |
EP2347508A1 (en) * | 2008-11-14 | 2011-07-27 | Analog Devices, Inc. | Frequency translation using sigma-delta modulator controlled frequency divide |
JP2013217854A (ja) * | 2012-04-11 | 2013-10-24 | Mitsubishi Electric Corp | 周波数変調発振源およびレーダ装置 |
US20130300476A1 (en) * | 2012-05-08 | 2013-11-14 | Tagarray, Inc. | Low noise and low power voltage controlled oscillators |
CN103051305A (zh) * | 2012-12-14 | 2013-04-17 | 广州润芯信息技术有限公司 | 一种片上滤波器的调谐电路及调谐方法 |
CN103795410A (zh) * | 2014-01-24 | 2014-05-14 | 南京熊猫电子股份有限公司 | 一种基于双锁相环的宽带捷变频频率源 |
Non-Patent Citations (2)
Title |
---|
JACK OU, ET AL: "Loop filter design considerations for clock and data recovery circuits", 《SOUTHWEST SYMPOSIUM ON MIXED-SIGNAL DESIGN2003》 * |
杨坡: "电荷泵锁相环频率合成器的实现", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
Also Published As
Publication number | Publication date |
---|---|
TW201605176A (zh) | 2016-02-01 |
US10069502B2 (en) | 2018-09-04 |
KR20160017614A (ko) | 2016-02-16 |
KR102428833B1 (ko) | 2022-08-03 |
CN105322957B (zh) | 2020-06-05 |
US20160036451A1 (en) | 2016-02-04 |
TWI693795B (zh) | 2020-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103684436B (zh) | 锁相环电路和使用锁相环来生成时钟信号的方法 | |
CN101572543A (zh) | 一种稳定时钟的方法和装置 | |
CN105262463B (zh) | 一种时钟相位同步装置及方法 | |
CN105322957A (zh) | 用于制造频率控制源环路的方法和系统 | |
CN107797442A (zh) | 时间数字转换装置及数字锁相环 | |
CN106209074A (zh) | 用于时钟数据恢复锁相回路的行为模拟模型 | |
US8332200B2 (en) | Method and simulator for generating phase noise in system with phase-locked loop | |
US9348358B2 (en) | Clock multiplication and distribution | |
US9806724B1 (en) | Switched-capacitor circuits in a PLL | |
CN104571264A (zh) | 一种时延调整方法和装置 | |
Perisic et al. | A Frequency Multiplier Based on Time Recursive Processing. | |
CN110515890A (zh) | 多处理器片上系统mpsoc的数据解析方法及系统 | |
CN103873056B (zh) | 振荡器自动校准装置及其校准方法 | |
Liu et al. | Design and modeling of PLL-based clock and data recovery circuits with periodically embedded clock encoding for intra-panel interfaces | |
CN108647422A (zh) | 端口时延约束方法及装置 | |
US11231459B2 (en) | Method and apparatus for analyzing phase noise in a signal from an electronic device | |
CN103984809B (zh) | 一种星间时差补偿方法和装置 | |
CN103425810A (zh) | 一种时钟与数据恢复电路和模拟电路的行为级建模方法 | |
Harasymiv et al. | Fast mixed-mode PLL simulation using behavioral baseband models of voltage-controlled oscillators and frequency dividers | |
CN102045078B (zh) | 一种基于fpga的软件接收机系统及实现方法 | |
CN103107796B (zh) | 时脉数据恢复电路 | |
Mitić et al. | Phase-synchroniser based on g m-C all-pass filter chain with sliding mode control | |
Manoj et al. | Investigation of Duty Cycle Distortion in Clock Channels with Infinisim Clock edge Technology | |
CN204068935U (zh) | 低相位噪声的集成化小数微波频率合成器 | |
CN101841331A (zh) | 用于电荷泵锁相环的无源滤波器的设计方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |