CN108647422A - 端口时延约束方法及装置 - Google Patents

Abstract

本发明提供了端口时延约束方法及装置，涉及电路设计技术领域，其中，该端口时延约束方法中端口具体包括：级联的第一模块和第二模块，其中，第一模块的第一发送端到第二模块的第二接收端之间为时延路径，该方法实施时包括：首先，获取信号在时延路径上传输的路径时延，即端口的真实时延，其次，将路径时延与时延路径上的参考时钟周期T比较，得到松弛程度值，之后，根据松弛程度值设置第一发送端发送信号的第一时延和第二接收端接收信号的第二时延，这样，在对端口进行时序预算时，通过上述真实时延与参考时钟周期T的比对结果来对其进行时延约束，从而避免了端口的时延约束过松或过紧的现象出现。

Description

端口时延约束方法及装置

技术领域

本发明涉及电路设计技术领域，尤其涉及端口时延约束方法及装置。

背景技术

随着技术的发展，芯片设计的趋势越来越集成化，这样导致芯片的规模越来越大，层次化设计成为芯片设计的一种常规方法。层次化设计方法贯穿芯片设计的前端和后端流程。整个芯片在设计过程中被划分为很多端口，在一种设计方法中，会在顶层留一定的空间，作为顶层优化摆放各个模块和走线的布线通道。另外一种方法是不在顶层预留空间，优化后的各个模块会加在端口内部，并且，每个端口都有电馈穿，作为端口的走线的通道。上述两种方法都要求先满足端口内部的时序要求，之后满足端口的时序要求。

在实现端口的时序要求的过程中，现在常用的设计方法是将端口的输入/第一输出端口，按照端口的参考时钟周期来进行端口约束，通常是选取参考时钟周期的一定比例来进行设置。在用这种时序预算方法产生端口约束时，所有的端口都是按照参考时钟周期的一定比例来设置，一般为参考时钟周期的60％-70％。

采用上述方法进行处理会存在一个问题，即每个端口的时序要求是不同的，对于采用一定端口参考时钟周期的方法来进行时序预算约束，一些约束相比实际要求是偏严的，这会导致这条时序路径上，有很大的时序违反，后端工具会优化这条路径。而如果这种路径比较多，整个端口的时序违反总值就会比较大，后端工具会在优化这些端口的时序违反上浪费大量时间，从而会阻碍对内部真正需要优化的时序路径的处理。这样导致运行时间比较长，并且反复迭代对项目的进度有影响。而另一些约束相比实际要求是偏松的，在这种情况下，后端工具发现端口时序很容易满足，就不会特别优化端口的时序。而在顶层整合时，会发现端口的有时序违反现象，这种情况需要在顶层加以修复。

综上，目前难以精准设定端口的时延约束的问题，尚无有效的解决办法。

发明内容

有鉴于此，本发明实施例的目的在于提供了端口时延约束方法及装置，通过获取信号在时延路径上传输的路径时延，并运用路径时延与参考时钟周期的比较结果来对端口进行时延约束，从而提高了端口的时延约束的精准性。

第一方面，本发明实施例提供了端口时延约束方法，所述端口包括：级联的第一模块和第二模块，其中，所述第一模块的第一发送端到所述第二模块的第二接收端之间为时延路径，所述方法包括：

获取信号在所述时延路径上传输的路径时延；

将所述路径时延与所述时延路径上的参考时钟周期T比较，得到松弛程度值；

根据所述松弛程度值设置所述第一发送端发送信号的第一时延和所述第二接收端接收信号的第二时延。

结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，所述获取所述时延路径上的路径时延，包括：

获取从所述第一发送端到所述时延路径中点的参考端口的第一时延T₀和从所述第二接收端到所述参考端口的第二时延T₁；

将所述第一时延T₀与所述第二时延T₁的和确定为所述路径时延。

结合第一方面，本发明实施例提供了第一方面的第二种可能的实施方式，其中，所述将所述路径时延与所述时延路径上的参考时钟周期T比较，得到松弛程度值，包括：

将所述路径时延与所述参考时钟周期T做差，得到所述松弛程度值。

结合第一方面，本发明实施例提供了第一方面的第三种可能的实施方式，其中，所述根据所述松弛程度值设置所述第一发送端的第一时延和所述第二接收端的第二时延，包括：

当所述松弛程度值大于零时：

将所述第一发送端发送信号的第一时延设置为

将所述第二接收端接收信号的第二时延设置为

结合第一方面，本发明实施例提供了第一方面的第四种可能的实施方式，其中，所述根据所述松弛程度值设置所述第一发送端的第一时延和所述第二接收端的第二时延，还包括：

当松弛程度值小于零时：

将所述第一发送端发送信号的第一时延设置为T₁；

将所述二接收端接收信号的第二时延设置为T₀。

结合第一方面，本发明实施例提供了第一方面的第五种可能的实施方式，其中，所述根据所述松弛程度值设置所述第一发送端的第一时延和所述第二接收端的第二时延，还包括：

当松弛程度值等于零时：

将所述第一发送端发送信号的第一时延和所述第二接收端接收信号的第二时延均设置为

第二方面，本发明实施例提供了端口时延约束装置，所述端口包括：级联的第一模块和第二模块，其中，所述第一模块的第一发送端到所述第二模块的第二接收端之间为时延路径，包括：

时延获取模块，用于获取信号在所述时延路径上传输的路径时延；

时延比较模块，用于将所述路径时延与所述时延路径上的参考时钟周期T比较，得到松弛程度值；

时延发送模块，用于根据所述松弛程度值设置所述第一发送端发送信号的第一时延和所述第二接收端接收信号的第二时延。

结合第二方面，本发明实施例提供了第二方面的第一种可能的实施方式，其中，所述时延获取模块包括：

获取子模块，用于获取从所述第一发送端到所述时延路径中点的参考端口的第一时延T₀和从所述第二接收端到所述参考端口的第二时延T₁；

确定子模块，用于将所述第一时延T₀与所述第二时延T₁的和确定为所述路径时延。

第三方面，本发明实施例还提供一种终端，包括存储器以及处理器，存储器用于存储支持处理器执行上述方面提供的端口时延约束装置的程序，处理器被配置为用于执行存储器中存储的程序。

第四方面，本发明实施例还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器运行时执行上述任一项的方法的步骤。

本发明实施例提供的端口时延约束方法及装置，其中，上述端口具体包括：级联的第一模块和第二模块，其中，第一模块的第一发送端到第二模块的第二接收端之间为时延路径，该端口时延约束方法实施时包括：首先，获取信号在时延路径上传输的路径时延，即端口的真实时延，其次，将路径时延与时延路径上的参考时钟周期T比较，得到松弛程度值，之后，根据松弛程度值设置第一发送端发送信号的第一时延和第二接收端接收信号的第二时延，通过上述处理过程，实现了运用时序仿真的时延结果和参考时钟周期T进行比较后对端口进行时延约束的目的，从而能够精准控制端口的时延约束的大小，避免了端口的时延约束过紧或过松现象的出现，进一步减小了顶层优化的时间。

本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了本发明实施例所提供的端口时延约束方法的第一流程图；

图2示出了本发明实施例所提供的端口时延约束方法的第二流程图；

图3示出了本发明实施例所提供的端口时延约束方法的第三流程图；

图4示出了本发明实施例所提供的端口时延约束装置的结构连接图。

图标：1-时延获取模块；2-时延比较模块；3-时延发送模块。

具体实施方式

下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

在芯片设计过程中，为了实现端口的时序要求，通常，按照参考时钟周期的一定比例来设置端口时序，一般为参考时钟周期的60％-70％。但是，实际运行过程中，每个端口的时序要求是不同的，采用上述方法来对端口的时序进行统一约束，常常会导致这条时序路径上，有很大的时序违反，如果这种路径比较多，整个端口的时序违反总值就会比较大，后端工具会在优化这些端口的时序违反上浪费大量时间，从而会阻碍对内部真正需要优化的时序路径的处理。这样导致运行时间比较长，并且反复迭代对项目的进度有影响。而另一些约束相比实际要求是偏松的，在这种情况下，后端工具发现端口时序很容易满足，就不会特别优化端口的时序。而在顶层整合时，会发现端口的有时序违反现象，这种情况需要在顶层加以修复。严重时，甚至导致整个项目的延期。

基于此，本发明实施例提供了端口时延约束方法及装置，下面通过实施例进行描述。

实施例1

参见图1、图2和图3，本实施例提出的端口时延约束方法中的端口包括：级联的第一模块和第二模块，这里端口常被称为block，需要进行说明的是，端口的时延约束主要是定义block的输入时延input delay/输出时延output delay。

在数字时序电路中，从一个触发器的输出到另一个触发器的输入被定义为一个完整的路径时延timing path，由于，芯片内部的数据是按照时钟的节拍来传输的，时钟具有相应的频率，因而有相应的周期。如果数据路径上的路径时延大于时钟周期，被称为时序的违反，这种情况需要在顶层加以修复。在本实施例中，以一个端口为最小的执行目标，当有多个模块存在时，将具有级联关系的两个模块组成一个端口。

第一模块的第一发送端到第二模块的第二接收端之间为时延路径，通常，需要传输的信号由第一发送端发送到第二接收端，上述端口时延约束方法包括：

步骤S101：获取信号在时延路径上传输的路径时延。首先需要说明下，芯片在生产之前需要先进行调试，并在调试过程中确定芯片的多个性能参数。为了准确获取端口上传输的路径时延，在本实施例中，以sign-off工具作为仿真工具来进行时延预算，具体的，用primtetime命令get_timing_path报出每个端口的时序属性，以获取信号在时延路径上传输的路径时延。

步骤S102：将路径时延与时延路径上的参考时钟周期T比较，得到松弛程度值。先解释下参考时钟周期T，由于，所有的端口都是按照参考时钟周期一定的比例值来设置的固定值，例如，时钟周期的60％-70％。，这样，在得到上述路径时延后，将路径时延与时延路径上的参考时钟周期T比较，得到松弛程度值，以通过松弛程度值来衡量芯片实际运行过程中端口的时延约束与参考时钟周期的关系。

步骤S103：根据松弛程度值设置第一发送端发送信号的第一时延和第二接收端接收信号的第二时延，即当确定了上述松弛程度值后，对第一发送端和第二接收端的时延进行灵活调整。

上述步骤S101获取时延路径上的路径时延，具体包括：

获取从第一发送端到时延路径中点的参考端口的第一时延T₀和从第二接收端到参考端口的第二时延T₁，由于，信号多由第一模块的第一发送端传输到第二模块的第二接收端。因此，为了精准计算时延值，将第一发送端和第二接收端所组成的时延路径的中点作为参考端口。分别计算数据由第一发送端到参考端口的第一时延T₀和参考端口到第二接收端的第二时延T₁。

在测得上述第一时延T₀和第二时延T₁后将第一时延T₀与第二时延T₁的和确定为路径时延。

上述步骤S102将路径时延与时延路径上的参考时钟周期T比较，得到松弛程度值，包括：

为了有效比对路径时延与参考时钟周期的大小，在本实施例中，将路径时延与参考时钟周期T做差，并将得到的差值作为松弛程度值。

在另一些实施例中，也可将路径时延与参考时钟周期进行除法运算，通过比值的大小来比对路径时延与参考时钟周期的大小。

上述步骤S103根据松弛程度值设置第一发送端的第一时延和第二接收端的第二时延，包括：

当路径时延与时延路径上的参考时钟周期的差值大于零，即当松弛程度值大于零时：

步骤S201：将第一发送端发送信号的第一时延设置为具体的，在仿真工具sign-off中，通过程序代码Output delay for block_0:clock_period*T1/T0+T1来实现，其中的clock_period表示的是参考时钟周期T。

步骤S202：将第二接收端接收信号的第二时延设置为具体的，在仿真工具sign-off中，通过程序代码Output delay for block_1:clock_period*T0/T0+T1来实现，其中的clock_period表示的是参考时钟周期T。

在松弛程度值大于零的情况下，第一发送端和第二接收端分别设置为参考时钟周期T的不同比例值，从而组成一个完整传输的路径时延，与将第一发送端和第二接收端都设置为参考时钟周期T的固定比例(例如，60％-70％)相比，第一发送端和第二接收端的时延设置更加贴近其所需的真实时延。

另外，上述步骤S103根据松弛程度值设置第一发送端的第一时延和第二接收端的第二时延，还包括：

当路径时延与时延路径上的参考时钟周期的差值小于零，即当松弛程度值小于零时：

步骤S301：将第一发送端发送信号的第一时延设置为T₁，具体的，在仿真工具sign-off中，通过程序代码Output delay for block_0:T1来实现。

步骤S302：将第二接收端接收信号的第二时延设置为T₀，具体的，在仿真工具sign-off中，通过程序代码Output delay for block_1:T0来实现。

在松弛程度值小于零的情况下，表明第一发送端发送信号的第一时延设置得过小，或者，第二接收端接收信号的第二时延设置设置得过小，为了保障第一发送端和第二接收端都能有效的发送和接收数据，第一发送端发送信号的第一时延设置为T1，第二接收端接收信号的第二时延设置为T0，即分别以对端信号的时延限制为主，进而组成一个完整传输的路径时延。

上述步骤S103根据松弛程度值设置第一发送端的第一时延和第二接收端的第二时延，还包括：

当路径时延与时延路径上的参考时钟周期的差值等于零，即当松弛程度值等于零时：

将第一发送端发送信号的第一时延和第二接收端接收信号的第二时延均设置为由于，在这种情况下，路径时延与参考时钟周期T一致。为了保障第一发送端发送信号和第二接收端接收信号的有效性和完整性，将第一时延和第二时延均设置为

综上所述，本实施例提供的端口时延约束方法包括：端口具体包括：级联的第一模块和第二模块，其中，第一模块的第一发送端到第二模块的第二接收端之间为时延路径，该方法实施时包括：首先，获取信号在时延路径上传输的路径时延，即端口的真实时延，其次，将路径时延与时延路径上的参考时钟周期T比较，得到松弛程度值，之后，根据松弛程度值设置第一发送端发送信号的第一时延和第二接收端接收信号的第二时延，通过上述处理过程，可以通过仿真的形式获取到第一发送端和第二接收端的时延结果，并运用时延结果和参考时钟周期T进行比较后对端口进行时延约束，从而能够达到根据控制端口的时延约束大小的目的，从而有效避免了端口的时延约束过紧或过松，提高了对端口时延约束的有效性。

实施例2

参见图4，本实施例提供了端口时延约束装置，其中，端口包括：级联的第一模块和第二模块，其中，第一模块的第一发送端到第二模块的第二接收端之间为时延路径，包括：

时延获取模块1，用于获取信号在时延路径上传输的路径时延。

时延比较模块2，用于将路径时延与时延路径上的参考时钟周期T比较，得到松弛程度值。

时延发送模块3，用于根据松弛程度值设置第一发送端发送信号的第一时延和第二接收端接收信号的第二时延。

上述时延获取模块1具体包括：

获取子模块，用于获取从第一发送端到时延路径中点的参考端口的第一时延T₀和从第二接收端到参考端口的第二时延T₁。

确定子模块，用于将第一时延T₀与第二时延T₁的和确定为路径时延。

本发明实施例提供的端口时延约束装置，与上述实施例提供的端口时延约束方法具有相同的技术特征，所以也能解决相同的技术问题，达到相同的技术效果。

本发明实施例还提供了一种终端，包括存储器以及处理器，存储器用于存储支持处理器执行上述实施例方法的程序，处理器被配置为用于执行存储器中存储的程序。

本发明实施例还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器运行时执行上述任一项的方法的步骤。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。本发明实施例所提供的端口时延约束方法及装置，其实现原理及产生的技术效果和前述方法实施例相同，为简要描述，装置实施例部分未提及之处，可参考前述方法实施例中相应内容。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本发明的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

另外，在本发明各个实施例中的各功能模块或单元可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序，也不能理解为指示或暗示相对重要性。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.端口时延约束方法，其特征在于，所述端口包括：级联的第一模块和第二模块，其中，所述第一模块的第一发送端到所述第二模块的第二接收端之间为时延路径，所述方法包括：

获取信号在所述时延路径上传输的路径时延；

将所述路径时延与所述时延路径上的参考时钟周期T比较，得到松弛程度值；

根据所述松弛程度值设置所述第一发送端发送信号的第一时延和所述第二接收端接收信号的第二时延。

2.根据权利要求1所述的端口时延约束方法，其特征在于，所述获取所述时延路径上的路径时延，包括：

获取从所述第一发送端到所述时延路径中点的参考端口的第一时延T₀和从所述第二接收端到所述参考端口的第二时延T₁；

将所述第一时延T₀与所述第二时延T₁的和确定为所述路径时延。

3.根据权利要求2所述的端口时延约束方法，其特征在于，所述将所述路径时延与所述时延路径上的参考时钟周期T比较，得到松弛程度值，包括：

将所述路径时延与所述参考时钟周期T做差，得到所述松弛程度值。

4.根据权利要求3所述的端口时延约束方法，其特征在于，所述根据所述松弛程度值设置所述第一发送端的第一时延和所述第二接收端的第二时延，包括：

当所述松弛程度值大于零时：

将所述第一发送端发送信号的第一时延设置为

将所述第二接收端接收信号的第二时延设置为

5.根据权利要求4所述的端口时延约束方法，其特征在于，所述根据所述松弛程度值设置所述第一发送端的第一时延和所述第二接收端的第二时延，还包括：

当松弛程度值小于零时：

将所述第一发送端发送信号的第一时延设置为T₁；

将所述二接收端接收信号的第二时延设置为T₀。

6.根据权利要求5所述的端口时延约束方法，其特征在于，所述根据所述松弛程度值设置所述第一发送端的第一时延和所述第二接收端的第二时延，还包括：

当松弛程度值等于零时：

将所述第一发送端发送信号的第一时延和所述第二接收端接收信号的第二时延均设置为

7.端口时延约束装置，其特征在于，所述端口包括：级联的第一模块和第二模块，其中，所述第一模块的第一发送端到所述第二模块的第二接收端之间为时延路径，包括：

时延获取模块，用于获取信号在所述时延路径上传输的路径时延；

时延比较模块，用于将所述路径时延与所述时延路径上的参考时钟周期T比较，得到松弛程度值；

时延发送模块，用于根据所述松弛程度值设置所述第一发送端发送信号的第一时延和所述第二接收端接收信号的第二时延。

8.根据权利要求7所述的端口时延约束装置，其特征在于，所述时延获取模块包括：

获取子模块，用于获取从所述第一发送端到所述时延路径中点的参考端口的第一时延T₀和从所述第二接收端到所述参考端口的第二时延T₁；

确定子模块，用于将所述第一时延T₀与所述第二时延T₁的和确定为所述路径时延。

9.一种终端，其特征在于，包括存储器以及处理器，所述存储器用于存储支持处理器执行权利要求1至6任一项所述方法的程序，所述处理器被配置为用于执行所述存储器中存储的程序。

10.一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，其特征在于，计算机程序被处理器运行时执行上述权利要求1至6任一项所述方法的步骤。