CN1996975A - 一种信号测量设备、系统及方法 - Google Patents

一种信号测量设备、系统及方法 Download PDF

Info

Publication number
CN1996975A
CN1996975A CN200610132387.1A CN200610132387A CN1996975A CN 1996975 A CN1996975 A CN 1996975A CN 200610132387 A CN200610132387 A CN 200610132387A CN 1996975 A CN1996975 A CN 1996975A
Authority
CN
China
Prior art keywords
signal
equilibrium treatment
mode
simulated
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200610132387.1A
Other languages
English (en)
Inventor
黄春行
莫道春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN200610132387.1A priority Critical patent/CN1996975A/zh
Publication of CN1996975A publication Critical patent/CN1996975A/zh
Priority to PCT/CN2007/071281 priority patent/WO2008080338A1/zh
Priority to US12/492,997 priority patent/US20090262792A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/30—Monitoring; Testing of propagation channels
    • H04B17/391—Modelling the propagation channel
    • H04B17/3912—Simulation models, e.g. distribution of spectral power density or received signal strength indicator [RSSI] for a given geographic region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03159—Arrangements for removing intersymbol interference operating in the frequency domain

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开了一种信号测量系统，用于测量串行数据接收芯片进行均衡处理的信号，包括用于对获取的串行数据接收芯片接收信号模拟所述均衡处理并生成响应信号的模拟设备、用于将所述响应信号的信号特性信息输出的信号特性输出设备。本发明还公开了一种信号测量的方法以及一种信号测量设备。采用本发明，实现了在串行数据接收芯片外对均衡处理后信号的测量，减少了串行数据接收芯片的片内示波器的设计及制造成本，且简单易行。

Description

一种信号测量设备、系统及方法
技术领域
本发明涉及通信领域，尤其涉及一种信号测量设备、系统及方法。
背景技术
目前，随着高速串行链路技术不断发展，为了克服数据传输速率与传输通道带宽之间的矛盾以及通道损耗对信号的劣化作用，一种可行的方法是在串行器/解串器(Serializer/Deserializer，SERDES)等信息收发芯片内部采用了相应的信号处理技术，主要包括有在数据传输发送端上的信号预加重技术、在数据传输接收端上的信号均衡技术等。
通常，信号预加重技术一般是考虑到通道的低通特性，采用预加重电路，人为地提升发送端信号的高频分量，同样，对应的在接收端可采取相似的处理来提高信号的高频分量，而一般较成熟的信号均衡技术包括有线性前馈均衡器(Linear Feed-forward Equalizer，LFE)、判决反馈均衡器(Decision Feed-backEqualizer，DFE)、连续时间均衡器(Continuous Time Equalizer，CTE)等。在接收端采用信号均衡技术处理的信号，其信号特性的测量是基于如图1所示的测试系统，该测试系统主要包括用于对接收到的均衡后的信号进行采样，并将采样后的信号通过接口输出到计算机显示，显示的波形包括眼图、浴盆曲线等，主要流程如下述：
SERDES芯片接收到待均衡处理的接收信号，并将该接收信号进行均衡处理，得到均衡处理后的响应信号，片内示波器可通过进行响应信号的时钟数据恢复(Clock and Data Recovery，CDR)处理，以调节信号采样位置偏移分量，从而准确地对响应信号的波形进行采样，片内示波器通过输入输出接口与所述计算机通讯，从而在计算机上进行响应信号波形的显示工作。
但是，实现上述片内示波器的技术较复杂，且SERDES芯片需占用较多的印制电路板，所占空间较大，同时片内示波器与计算机之间需要额外的接口管脚，占用了较多的管脚资源。
由于现有技术的信号测试系统采用串行数据接收芯片片内示波器以采集均衡处理后信号的波形信息，并由该芯片外部计算机对波形信息进行显示，因此，增加了串行数据接收芯片的设计及制造成本。
发明内容
为解决上述问题，本发明提供一种信号测量系统、信号测量的方法，以及信号测量设备。
一种信号测量系统，包括：
模拟设备，用于获取待串行数据接收芯片进行均衡处理的接收信号，并对该接收信号模拟所述均衡处理，生成响应信号；
信号特性输出设备，用于将所述响应信号的信号特性信息输出。
一种信号测量的方法，包括：
a、获取待串行数据接收芯片进行均衡处理的接收信号；
b、对所述接收信号模拟所述串行数据接收芯片的均衡处理，生成响应信号；
c、将所述响应信号的信号特性信息输出。
一种信号测量设备，包括：
模拟单元，用于获取待串行数据接收芯片进行均衡处理的接收信号，并对该接收信号模拟所述均衡处理，生成响应信号；
信号特性输出单元，用于将所述响应信号的信号特性信息输出。
上述信号测量系统、方法或设备通过模拟该串行数据接收芯片对接收信号进行均衡处理的模拟设备以及输出模拟设备处理后响应信号特性信息的信号特性输出设备，从而实现了在串行数据接收芯片外对均衡处理后信号的测量，减少了串行数据接收芯片内置示波器的设计及制造成本。
附图说明
图1是现有技术的信号测量系统的主要结构图；
图2是本发明实施例的信号测量系统的主要结构图；
图3是本发明实施例的信号测量系统的第一实施例的结构示意图；
图4是本发明实施例的信号测量系统的第二实施例的结构示意图；
图5是本发明实施例的信号测量系统的第三实施例的结构示意图；
图6是本发明实施例的信号测量的方法的主要流程图；
图7是本发明实施例的信号测量的方法的第一实施例的流程图；
图8是本发明实施例的信号测量的方法的第二实施例的流程图；
图9是本发明实施例的信号测量的方法的第三实施例的流程图；
图10是本发明实施例的信号测量的方法的第四实施例的流程图；
图11是本发明实施例的信号测量设备的主要结构图；
图12是本发明实施例的信号测量设备的第一实施例的结构示意图；
图13是本发明实施例的信号测量设备的第二实施例的结构示意图；
图14是本发明实施例的信号测量设备的第三实施例的结构示意图；
图15是本发明实施例中LFE模型的均衡处理框图；
图16是本发明实施例中DFE模型的均衡处理框图；
图17是本发明实施例中频响特性方式的均衡处理流程图；
图18是本发明实施例中IBIS模型的处理框图；
图19是本发明实施例中CDR方法的处理流程图。
具体实施方式
本发明实施例提供了一种信号测量系统、一种信号测量的方法以及一种信号测量设备，可实现在具有信号均衡处理功能的串行数据接收芯片外部的均衡后信号的测量，从而减少了串行数据接收芯片内进行均衡后信号测量的设计及制造成本。
下面结合附图，对本发明实施例进行详细说明。
图2是本发明实施例的信号测量系统的主要结构图，参照该图，该结构主要包括模拟设备21、信号特性输出设备22，各设备连接关系及功能如下述：
模拟设备21与信号特性输出设备22相连；
串行数据接收芯片对接收信号进行均衡处理；
模拟设备21用于获取所述接收信号，并对所述接收信号模拟所述均衡处理，生成响应信号，该模拟设备21可采用如串行数据接收芯片中的均衡手段进行处理，即可根据串行数据接收芯片中采用的均衡器模型，采用相同的均衡器模型，如上述的LFE、DFE和CTE均衡器公式模型手段中的一种或多种的组合，或者包含均衡器频响特性模型手段，对获取的被测量的接收信号进行均衡处理之后，生成均衡后信号作为响应信号，输出至信号特性输出设备22；
信号特性输出设备22用于将所述响应信号的信号特性信息输出，即可对均衡后信号的信号特性进行显示输出，均衡后信号的信号特性可以以信号时域波形、眼图、统计眼图或浴盆曲线的形式显示输出，因此，该信号特性输出设备22可以是示波器，或其他显示性设备。
图3是本发明实施例的信号测量系统的第一实施例的结构示意图，该图以SERDES接收芯片、示波器以及用于模拟该SERDES接收芯片中均衡电路功能的模拟设备为例对该系统进行说明，参照该图，该结构主要包括SERDES接收芯片31、模拟设备32和示波器33，各设备连接关系及功能如下述：
SERDES接收芯片31与模拟设备32相连，模拟设备32与示波器33相连，；
上述模拟设备32在本发明实施例中有两种应用情形：
情形一：
模拟设备32用于对所述接收信号以线性前馈均衡处理方式和/或判决反馈均衡处理方式和/或连续时间均衡处理方式模拟所述均衡处理，均衡处理的方式可由上述方式中的一种或几种组成，在具体实现时，各个均衡处理方式对应的模型分别如下述：
1、LFE模型：
以LFE模型模拟所述SERDES接收芯片31内的线性前馈均衡电路的均衡功能，采用的LFE模型可用如下滤波公式表示：
V(T0)＝W1*Vin(T0)+W2*Vin(T-1)+…+WN*Vin(TN-1)
根据该公式，可由移位寄存器组、系数组W、乘法器、加法器组成一个有限脉冲响应(Finite Impulse Response，FIR)滤波器的结构，如图15所示的本发明实施例中LFE模型的均衡处理框图，在该LFE模型中，移位寄存器组将接收信号或接收信号的一部分输入并进行N阶延迟，其中N是LFE均衡模型的阶数，当SERDES接收芯片31中采用该种方式进行均衡处理时，阶数N也可以和SERDES接收芯片31中的移位寄存器阶数相同，延迟量T为信号波特率的倒数，该FIR滤波器将系数组W和存储在移位寄存器组的电压信号进行相乘，然后对各组相乘所得信号进行相加求和，并得到最终的输出信号，该信号可以作为响应信号或其中的组成部分；
2、DFE模型：
以DFE模型模拟所述SERDES接收芯片31内的判决反馈均衡电路的均衡功能，采用的DFE模型可用如下滤波公式表示：
V(T0)＝Vin(T0)-W1*D(T-1)-W2*D(T-2)-…-WN*D(T-N)
根据该公式，可由移位寄存器组、系数组W、乘法器、加法器组成一个FIR滤波器的结构，如图16所示的本发明实施例中DFE模型的均衡处理框图，在该DFE模型中，该模型将接收信号或接收信号的一部分及反馈信号进行相减得到最终的输出信号，其中，反馈结构部分将输出信号输入到判决器以进行判决，得到判决后信号，并将判决后信号输入至移位寄存器组，进行N阶延迟，N为DFE均衡模型的阶数，延迟量T为信号波特率的倒数，该FIR滤波器结构将系数组W和存储在移位寄存器组上的电压信号进行相乘，然后对各组相乘所得信号进行相加求和，得到反馈信号，其中所述输出信号可以作为响应信号或其中的组成部分；
3、CTE模型：
以CTE模型模拟所述SERDES接收芯片31内的持续时间均衡电路的均衡功能，采用的CTE模型可用如下公式表示：
H CTE ( f ) = a P 1 × · · · P N Z 1 × · · · Z N ( s + Z 1 ) · · · ( s + Z N ) ( s + P 1 ) · · · ( s + P N )
根据该公式，CTE模型实际上是零点、极点滤波器，其中零点Zi和极点Pi可根据所述均衡处理特性进行调节，即通过调节零点、极点来调节CTE模型的频率响应，在确定了零点、极点之后，上述公式即CTE均衡模型的传递函数，根据信号与系统原理，当确定了该CTE模型拟建系统的传递函数及输入信号特征时，可采用卷积算法计算输入信号通过该模型拟建系统而得到的输出信号，其中所述输入信号可以为接收信号或接收信号的一部分，输出信号可以为响应信号或响应信号中的组成部分；
值得说明的是，上述三种均衡模型需要配置相应的均衡参数来实现对SERDES接收芯片31均衡功能的模拟，在实际应用时，可以根据系统在实际环境中的工作状态，找出对应的均衡参数填入所述三种均衡模型，并可根据实际SERDES接收芯片31内的均衡电路，三种均衡模型可择其一适用于上述系统，也可以组合使用，以正确模拟所述均衡电路的均衡功能。
情形二：
模拟设备32用于对所述接收信号以频响特性方式模拟所述SERDES接收芯片31内均衡电路的均衡处理，该模拟设备32中的频响特性模型可用包含频点、幅度、相位的必要描述信息(或包含其他等同描述信息如实部、虚部或分贝dB相位信息)的表格数据来进行描述，模拟设备32中的频响特性模型处理流程为向该频响特性模型导入频响数据表，进行零频数据外推，镜像频率扩展，即对数据进行负频率扩展，将正频和负频数据的组合进行逆傅立叶变换，转换成冲击响应，将输入的接收信号与上述冲击响应进行卷积运算，得到均衡后的响应信号。
值得说明的是，上述用于信号均衡的LFE模型、DFE模型、CTE模型以及频率响应模型均是成熟的现有技术，采用的具体细节可参照现有技术的描述，不再赘述。
图4是本发明实施例的信号测量系统的第二实施例的结构示意图，该图是以SERDES接收芯片、示波器以及用于模拟该SERDES接收芯片中均衡处理功能的模拟设备为例对该系统进行说明，为了考虑SERDES接收芯片中的封装、结电容、箝位二极管对均衡后信号的测量结果的影响，增加了芯片输入/输出特性模拟，在本发明所采用的是输入/输出缓冲器信息规范(Input/Output BufferInformation Specification，IBIS)处理功能，参照该图，该结构主要包括SERDES接收芯片41、模拟设备42、示波器43，其中模拟设备42包括IBIS处理单元421、均衡模拟单元422，各单元连接关系及功能如下述：
SERDES接收芯片41与模拟设备42相连，模拟设备42与示波器43相连，IBIS处理单元421与均衡模拟单元422相连；
IBIS处理单元421用于对所述接收信号进行IBIS处理，并模拟所述均衡处理，生成响应信号，即将已进行IBIS处理的接收信号进行模拟所述均衡处理，得到待测量的响应信号，所述均衡处理的模型可以上述LFE、DFE、CTE模型中的一种或多种组合，或频响特性模型来进行组建，现有技术中已有对应的描述，而IBIS处理则可如下所述：
可建立IBIS输入模型，该模型包括有封装寄生电容、封装寄生电感、封装寄生电阻、结电容、上位箝位二极管以及下位箝位二极管，所述结构如图18所示，由于在IBIS标准已制定了一套成熟、详细的算法用于处理IBIS模型，该输入模型可采用该标准中电阻电感电容模型也可采用S参数模型，具体的，箝位二极管的电气特性可采用传统IBIS的VI表进行描述也可采用最新IBIS标准规定的VHDL-AMS或Verilog-AMS等硬件语言进行描述；
均衡模拟单元422的处理可以同上述模拟单元32中进行均衡模拟处理相同，但不仅限于上述方式的模拟。
图5是本发明实施例的信号测量系统的第三实施例的结构示意图，该图是以SERDES接收芯片、示波器以及用于模拟该SERDES接收芯片中均衡处理功能的模拟设备为例对该系统进行说明，为了提高均衡后信号测量结果的准确性，增加了CDR处理功能，参照该图，该结构主要包括SERDES接收芯片51、模拟设备52、示波器53，其中模拟设备52包括均衡模拟单元521、CDR处理单元522，各单元连接关系及功能如下述：
SERDES接收芯片51与模拟设备52相连，模拟设备52与示波器53相连，均衡模拟单元521与CDR处理单元522相连；
均衡模拟单元521用于对所述接收信号模拟所述均衡处理，所述均衡处理的模型可以上述LFE、DFE、CTE模型中的一种或多种组合，或频响特性模型来进行组建，上述说明内容中已有对应的描述；
CDR处理单元522进行CDR处理，生成恢复时钟信号，即将模拟所述均衡处理所得的响应信号进行CDR处理，得到使测量更加准确的恢复时钟信号，而该CDR处理则可如下所述：
可组建一CDR模型，该CDR模型用于产生数据恢复的时钟信息，而组建CDR模型用于得到恢复时钟信号的流程为采用Golden PLL或最小二乘法计算已进行均衡处理的接收信号的抖动，将得到的抖动及CDR传递函数进行卷积，得到CDR输出时钟抖动大小，根据CDR输出时钟抖动大小，调节时钟信号的边沿，得到恢复时钟信号。
在上述单元处理之后，将恢复时钟信号及模拟所述均衡处理得到的响应信号的组合输出至示波器显示。
而在示波器53中则可优先选用该恢复时钟信号进行所述响应信号的信号特性显示，包括信号的时域波形图、眼图、统计眼图、浴盆曲线等特性的输出。
值得说明的是，在该系统中，也可如图4说明中所述，加入IBIS处理模型进行处理，从而减少封装、结电容和箝位二极管的影响。
下面结合附图，对本发明实施例的信号测量方法进行说明。
图6是本发明实施例的信号测量的方法的主要流程图，参照该图，该流程主要包括：
步骤s601，获取待串行数据接收芯片进行均衡处理的接收信号；
步骤s602，对所述接收信号模拟所述串行数据接收芯片的均衡处理，生成响应信号，可采用如串行数据接收芯片中的均衡手段进行处理，即可根据串行数据接收芯片中采用的均衡器电路，采用相应的均衡器模型，如上述的LFE、DFE和CTE均衡器公式模型手段中的一种或多种的组合，或者包含均衡器频响特性模型手段，对获取的被测量的接收信号进行均衡处理之后，生成均衡后信号作为响应信号；
步骤s603，将所述响应信号的信号特性信息输出，即可对均衡后信号的信号特性进行显示输出，均衡后信号的信号特性可以以信号时域波形、眼图、统计眼图或浴盆曲线的形式显示输出。
图7是本发明实施例的信号测量的方法的第一实施例的流程图，该图以SERDES接收芯片、示波器以及用于模拟该SERDES接收芯片中均衡处理功能的模拟设备为例对该方法进行说明，参照该图，该流程主要包括：
步骤s701，模拟设备获取待SERDES接收芯片进行均衡处理的接收信号；
步骤s702，模拟设备对所述接收信号以LFE处理方式和/或DFE处理方式和/或CTE处理方式模拟所述SERDES接收芯片内对接收信号的均衡处理，处理方式可有如下三种：
A、采用LFE模型时，该LFE模型包括移位寄存器组、系数组W、乘法器、加法器，从而组成一个FIR滤波器结构，其滤波公式如下：
V(T0)＝W1*Vin(T0)+W2*Vin(T-1)+…+WN*Vin(TN-1)
其处理步骤为将接收信号或接收信号的一部分输入到移位寄存器组进行N阶延迟，其中N是LFE均衡模型的阶数，当SERDES接收芯片中采用同种方式进行均衡处理时，阶数N也可以和SERDES接收芯片中的移位寄存器阶数相同，延迟量T为信号波特率的倒数，该FIR滤波器将系数组W和存储在移位寄存器组的电压信号进行相乘，然后对各组相乘所得信号进行相加求和，并得到最终的输出信号，该信号可以作为响应信号或其中的组成部分；
B、采用DFE模型时，该DFE模型包括移位寄存器组、系数组W、乘法器、加法器，从而组成一个FIR滤波器结构，其滤波公式如下：
V(T0)＝Vin(T0)-W1*D(T-1)-W2*D(T-2)-…-WN*D(T-N)
其处理步骤为将接收信号或接收信号的一部分及反馈信号进行相减得到最终的输出信号，其中，反馈结构部分将输出信号输入到判决器以进行判决，得到判决后信号，并将判决后信号输入至移位寄存器组，进行N阶延迟，N为DFE均衡模型的阶数，延迟量T为信号波特率的倒数，该滤波器结构将系数组W和存储在移位寄存器组上的电压信号进行相乘，然后对各组相乘所得信号进行相加求和，得到反馈信号，其中所述输出信号可以作为响应信号或其中的组成部分；
C、采用CTE模型时，可采用如下公式表示：
H CTE ( f ) = a P 1 × · · · P N Z 1 × · · · Z N ( s + Z 1 ) · · · ( s + Z N ) ( s + P 1 ) · · · ( s + P N )
根据该公式，CTE模型实际上是零点、极点滤波器，其中零点Zi和极点Pi可根据所述均衡处理特性进行调节，即通过调节零点、极点来调节CTE模型的频率响应，在确定了零点、极点之后，上述公式即CTE均衡模型的传递函数，根据信号与系统原理，当确定了该CTE模型拟建系统的传递函数及输入信号特征时，可采用卷积算法计算输入信号通过该模型拟建系统而得到的输出信号，其中所述输入信号可以为接收信号或接收信号的一部分，输出信号可以为响应信号或响应信号中的组成部分。
值得说明的是，上述三种均衡模型需要配置相应的均衡参数来实现对SERDES接收芯片均衡功能的模拟，在实际应用时，可以根据系统在实际环境中的工作状态，找出对应的均衡参数填入所述三种均衡模型，并根据SERDES接收芯片内的均衡电路，三种均衡模型可择其一适用于上述系统，也可以组合使用，以正确模拟所述均衡电路的均衡功能；
步骤s703，模拟设备生成模拟所述均衡处理后的响应信号；
步骤s704，示波器将所述响应信号的信号特性信息输出。
图8是本发明实施例的信号测量的方法的第二实施例的流程图，该图是以SERDES接收芯片、示波器以及用于模拟该SERDES接收芯片中均衡处理功能的模拟设备为例对该系统进行说明，该图与图7的差别在于步骤s802中所采用的模拟均衡处理的方式为频响特性方式，该流程主要包括：
步骤s801，模拟设备获取待SERDES接收芯片进行均衡处理的接收信号；
步骤s802，模拟设备对所述接收信号以频响特性方式模拟所述均衡处理，其中构建的频响特性模型可用包含频点、幅度、相位的必要描述信息(或包含其他等同描述信息如实部、虚部或分贝dB相位信息)的表格数据来进行描述；
步骤s803，模拟设备输出模拟均衡处理后的响应信号；
步骤s804，示波器将所述响应信号的信号特性信息输出，即进行模拟均衡处理得到的信号的时域波形图、眼图、统计眼图、浴盆曲线等特性的输出。
其中，步骤s802中的频响特性模型中处理流程可参照图17所示的本发明实施例中频响特性方式的均衡处理流程图，该图包括如下步骤：
步骤s1301，向该频响特性模型导入频响数据表；
步骤s1302，进行零频数据外推，通常频响数据都为正频数据，为了信号的运算，当最低频率不是零频是，需要进行零频数据外推，即将频率推导到零点，从而得到零频的幅度和相位；
步骤s1303，镜像频率扩展，即对数据进行负频率扩展，将正频和负频数据相组合；
步骤s1304，将上述组合进行逆傅立叶变换，转换成冲击响应；
步骤s1305，将输入的接收信号与上述冲击响应进行卷积运算，得到均衡后的响应信号。
图9是本发明实施例的信号测量的方法的第三实施例的流程图，该图是以SERDES接收芯片、示波器以及用于模拟该SERDES接收芯片中均衡电路的均衡处理功能的模拟设备为例对该方法进行说明，为了考虑SERDES接收芯片中的封装、结电容、箝位二极管对均衡后信号的测量结果的影响，增加了IBIS处理功能，参照该图，该流程主要包括：
步骤s901，模拟设备获取待SERDES接收芯片进行均衡处理的接收信号；
步骤s902，模拟设备对所述接收信号进行IBIS处理，并模拟所述均衡处理，生成响应信号，即将已进行IBIS处理的接收信号进行模拟所述均衡处理，得到待测量的响应信号，所述均衡处理的可以上述LFE、DFE、CTE方式中的一种或多种组合，或以频响特性方式来进行，而IBIS处理可在构建了包括封装寄生电容、封装寄生电感、封装寄生电阻、结电容、上位箝位二极管以及下位箝位二极管的IBIS输入模型之后，根据现有技术中的IBIS标准进行相应的处理，此处不再赘述；
步骤s903，示波器将所述响应信号的信号特性信息输出，即进行模拟均衡处理得到的信号的时域波形图、眼图、统计眼图、浴盆曲线等特性的输出。
图10是本发明实施例的信号测量的方法的第四实施例的流程图，该图是以SERDES接收芯片、示波器以及用于模拟该SERDES接收芯片中均衡处理功能的模拟设备为例对该方法进行说明，为了提高均衡后信号测量结果的准确性，增加了CDR处理功能，参照该图，该流程主要包括：
步骤s1001，模拟设备获取SERDES接收芯片进行均衡处理的接收信号；
步骤s1002，模拟设备对所述接收信号模拟所述SERDES接收芯片的均衡处理，生成该模拟均衡处理后的响应信号；
步骤s1003，模拟设备对所述模拟均衡处理后得到的响应信号进行时钟数据恢复处理，生成恢复时钟信号作为示波器进行所述响应信号的信号特性输出的时钟信号，所述均衡处理可以上述LFE、DFE、CTE方式中的一种或多种组合，或以频响特性方式来进行，此处不再赘述；
步骤s1004，示波器采用所述恢复时钟信号，将所述响应信号的信号特性信息输出，即进行模拟均衡处理得到的信号的时域波形图、眼图、统计眼图、浴盆曲线等特性的输出。
其中，在步骤s1003中，该CDR模型用于得到恢复时钟信号的步骤如图19所述：
步骤s1501，采用Golden PLL或最小二乘法计算已进行均衡处理的接收信号的抖动；
步骤s1502，将得到的抖动及CDR传递函数进行卷积，得到CDR输出时钟抖动大小；
步骤s1503，根据CDR输出时钟抖动大小，调节时钟信号的边沿，得到恢复时钟信号。
值得说明的是，上述CDR处理流程也可以添加至如图9所示的包含IBIS处理的处理流程中。
下面结合附图，对本发明实施例进行详细说明。
图11是本发明实施例的信号测量设备的主要结构图，参照该图，该结构主要包括模拟单元1101、信号特性输出单元1102，各单元连接关系及功能如下述：
模拟单元1101与信号特性输出单元1102相连；
串行数据接收芯片对接收信号进行均衡处理；
模拟单元1101用于获取所述接收信号，并对所述接收信号模拟所述均衡处理，生成响应信号，该模拟单元1101可采用如串行数据接收芯片中的均衡手段进行处理，即可根据串行数据接收芯片中采用的均衡器模型，采用相同的均衡器模型，如上述的LFE、DFE和CTE均衡器公式模型手段中的一种或多种的组合，或者包含均衡器频响特性模型手段，对获取的被测量的接收信号进行均衡处理之后，生成均衡后信号作为响应信号，输出至信号特性输出单元1102；
信号特性输出单元1102用于将所述响应信号的信号特性信息输出，即可对均衡后信号的信号特性进行显示输出，均衡后信号的信号特性可以以信号时域波形、眼图、统计眼图或浴盆曲线的形式显示输出。
图12是本发明实施例的信号测量设备的第一实施例的结构示意图，该图以用于模拟SERDES接收芯片中均衡电路功能的示波器为例进行说明，参照该图，该示波器的结构主要包括模拟单元1201和信号特性输出单元1202，各单元连接关系及功能如下述：
模拟单元1201与信号特性输出单元1202相连，；
上述模拟单元1201在本发明实施例中有两种应用情形：
情形一：
模拟单元1201用于对所述接收信号以线性前馈均衡处理方式和/或判决反馈均衡处理方式和/或连续时间均衡处理方式模拟所述均衡处理，均衡处理的方式可由上述方式中的一种或几种组成，在具体实现时，各个均衡处理方式对应的模型分别如下述：
1、LFE模型：
以LFE模型模拟所述SERDES接收芯片内的线性前馈均衡电路的均衡功能，采用的LFE模型可用如下滤波公式表示：
V(T0)＝W1*Vin(T0)+W2*Vin(T-1)+…+WN*Vin(TN-1)
根据该公式，可由移位寄存器组、系数组W、乘法器、加法器组成一个有限脉冲响应(Finite Impulse Response，FIR)滤波器的结构，如图15所示的本发明实施例中LFE模型的均衡处理框图，在该LFE模型中，移位寄存器组将接收信号或接收信号的一部分输入并进行N阶延迟，其中N是LFE均衡模型的阶数，当SERDES接收芯片中采用该种方式进行均衡处理时，阶数N也可以和SERDES接收芯片中的移位寄存器阶数相同，延迟量T为信号波特率的倒数，该FIR滤波器将系数组W和存储在移位寄存器组的电压信号进行相乘，然后对各组相乘所得信号进行相加求和，并得到最终的输出信号，该信号可以作为响应信号或其中的组成部分；
2、DFE模型：
以DFE模型模拟所述SERDES接收芯片内的判决反馈均衡电路的均衡功能，采用的DFE模型可用如下滤波公式表示：
V(T0)＝Vin(T0)-W1*D(T-1)-W2*D(T-2)-…-WN*D(T-N)
根据该公式，可由移位寄存器组、系数组W、乘法器、加法器组成一个FIR滤波器的结构，如图16所示的本发明实施例中DFE模型的均衡处理框图，在该DFE模型中，该模型将接收信号或接收信号的一部分及反馈信号进行相减得到最终的输出信号，其中，反馈结构部分将输出信号输入到判决器以进行判决，得到判决后信号，并将判决后信号输入至移位寄存器组，进行N阶延迟，N为DFE均衡模型的阶数，延迟量T为信号波特率的倒数，该FIR滤波器结构将系数组W和存储在移位寄存器组上的电压信号进行相乘，然后对各组相乘所得信号进行相加求和，得到反馈信号，其中所述输出信号可以作为响应信号或其中的组成部分；
3、CTE模型：
以CTE模型模拟所述SERDES接收芯片内的持续时间均衡电路的均衡功能，采用的CTE模型可用如下公式表示：
H CTE ( f ) = a P 1 × · · · P N Z 1 × · · · Z N ( s + Z 1 ) · · · ( s + Z N ) ( s + P 1 ) · · · ( s + P N )
根据该公式，CTE模型实际上是零点、极点滤波器，其中零点Zi和极点Pi可根据所述均衡处理特性进行调节，即通过调节零点、极点来调节CTE模型的频率响应，在确定了零点、极点之后，上述公式即CTE均衡模型的传递函数，根据信号与系统原理，当确定了该CTE模型拟建系统的传递函数及输入信号特征时，可采用卷积算法计算输入信号通过该模型拟建系统而得到的输出信号，其中所述输入信号可以为接收信号或接收信号的一部分，输出信号可以为响应信号或响应信号中的组成部分；
值得说明的是，上述三种均衡模型需要配置相应的均衡参数来实现对SERDES接收芯片均衡功能的模拟，在实际应用时，可以根据系统在实际环境中的工作状态，找出对应的均衡参数填入所述三种均衡模型，并可根据实际SERDES接收芯片内的均衡电路，三种均衡模型可择其一适用于上述系统，也可以组合使用，以正确模拟所述均衡电路的均衡功能。
情形二：
模拟单元1201用于对所述接收信号以频响特性方式模拟所述SERDES接收芯片内均衡电路的均衡处理，该模拟单元1201中的频响特性模型可用包含频点、幅度、相位的必要描述信息(或包含其他等同描述信息如实部、虚部或分贝dB相位信息)的表格数据来进行描述，模拟单元1201中的频响特性模型处理流程为向该频响特性模型导入频响数据表，进行零频数据外推，镜像频率扩展，即对数据进行负频率扩展，将正频和负频数据的组合进行逆傅立叶变换，转换成冲击响应，将输入的接收信号与上述冲击响应进行卷积运算，得到均衡后的响应信号。
值得说明的是，上述用于信号均衡的LFE模型、DFE模型、CTE模型以及频率响应模型均是成熟的现有技术，采用的具体细节可参照现有技术的描述，不再赘述。
图13是本发明实施例的信号测量设备的第二实施例的结构示意图，该图是以用于模拟该SERDES接收芯片中均衡处理功能的示波器为例进行说明的，为了考虑SERDES接收芯片中的封装、结电容、箝位二极管对均衡后信号的测量结果的影响，在该示波器中增加了芯片输入/输出特性的模拟，在本发明所采用的是输入/输出缓冲器信息规范(Input/Output Buffer Information Specification，IBIS)处理功能，参照该图，该示波器结构主要包括模拟单元1301、信号特性输出单元1302，其中模拟单元1301包括IBIS处理单元13011、均衡模拟单元13012，各单元连接关系及功能如下述：
模拟单元1301与信号特性输出单元1302相连，IBIS处理单元13011与均衡模拟单元13012相连；
IBIS处理单元13011用于对所述接收信号进行IBIS处理，并模拟所述均衡处理，生成响应信号，即将已进行IBIS处理的接收信号进行模拟所述均衡处理，得到待测量的响应信号，所述均衡处理的模型可以上述LFE、DFE、CTE模型中的一种或多种组合，或频响特性模型来进行组建，现有技术中已有对应的描述，而IBIS处理则可如下所述：
可建立IBIS输入模型，该模型包括有封装寄生电容、封装寄生电感、封装寄生电阻、结电容、上位箝位二极管以及下位箝位二极管，所述结构如图18所示，由于在IBIS标准已制定了一套成熟、详细的算法用于处理IBIS模型，该输入模型可采用该标准中电阻电感电容模型也可采用S参数模型，具体的，箝位二极管的电气特性可采用传统IBIS的VI表进行描述也可采用最新IBIS标准规定的VHDL-AMS或Verilog-AMS等硬件语言进行描述；
均衡模拟单元13012的处理可以同上述模拟单元1201中进行均衡模拟处理相同，但不仅限于上述方式的模拟。
图14是本发明实施例的信号测量设备的第三实施例的结构示意图，该图是以用于模拟该SERDES接收芯片中均衡处理功能的示波器为例进行说明的，为了提高均衡后信号测量结果的准确性，该示波器增加了CDR处理功能，参照该图，该结构主要包括模拟单元1401、信号特性输出单元1402，其中模拟单元1401包括均衡模拟单元14011、CDR处理单元14012，各单元连接关系及功能如下述：
模拟单元1401与信号特性输出单元1402相连，均衡模拟单元14011与CDR处理单元14012相连；
均衡模拟单元14011用于对所述接收信号模拟所述均衡处理，所述均衡处理的模型可以上述LFE、DFE、CTE模型中的一种或多种组合，或频响特性模型来进行组建，上述说明内容中已有对应的描述；
CDR处理单元14012进行CDR处理，生成恢复时钟信号，即将模拟所述均衡处理所得的响应信号进行CDR处理，得到使测量更加准确的恢复时钟信号，而该CDR处理则可如下所述：
可组建一CDR模型，该CDR模型用于产生数据恢复的时钟信息，而组建CDR模型用于得到恢复时钟信号的流程为采用Golden PLL或最小二乘法计算已进行均衡处理的接收信号的抖动，将得到的抖动及CDR传递函数进行卷积，得到CDR输出时钟抖动大小，根据CDR输出时钟抖动大小，调节时钟信号的边沿，得到恢复时钟信号。
在上述单元处理之后，将恢复时钟信号及模拟所述均衡处理得到的响应信号的组合输出至信号特性输出单元1402显示。
而在信号特性输出单元1402中则可优先选用该恢复时钟信号进行所述响应信号的信号特性显示，包括信号的时域波形图、眼图、统计眼图、浴盆曲线等特性的输出。
值得说明的是，在该信号处理设备中，也可如图13说明中所述，加入IBIS处理模型进行处理，从而减少封装、结电容和箝位二极管的影响。
上述示波器同样也可以用其他信号特性输出设备进行代替，如频谱仪、带有信号特性输出功能的计算机等，测量点可选取接收信号输入所述芯片的对应管脚的位置。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (15)

1、一种信号测量系统，包括：
模拟设备，用于获取待串行数据接收芯片进行均衡处理的接收信号，并对该接收信号模拟所述均衡处理，生成响应信号；
信号特性输出设备，用于将所述响应信号的信号特性信息输出。
2、如权利要求1所述的信号测量系统，其特征在于，所述模拟设备用于对所述接收信号以频响特性方式模拟所述均衡处理，或以线性前馈均衡处理方式、判决反馈均衡处理方式和连续时间均衡处理方式中的一种或多种方式的组合模拟所述均衡处理，并生成该模拟处理的响应信号。
3、如权利要求1所述的信号测量系统，其特征在于，所述模拟设备包括：
芯片输入/输出特性模拟处理单元，用于对所述接收信号进行芯片输入/输出特性模拟处理；
均衡模拟单元，用于对所述芯片输入/输出特性模拟处理单元处理所得信号以频响特性方式模拟所述均衡处理，或以线性前馈均衡处理方式、判决反馈均衡处理方式和连续时间均衡处理方式中的一种或多种方式的组合模拟所述均衡处理，并生成响应信号。
4、如权利要求1所述的信号测量系统，其特征在于，所述模拟设备包括：
芯片输入/输出特性模拟处理单元，用于对所述接收信号进行芯片输入/输出特性模拟处理；
均衡模拟单元，用于对所述芯片输入/输出特性模拟处理单元处理所得信号以频响特性方式模拟所述均衡处理，或以线性前馈均衡处理方式、判决反馈均衡处理方式和连续时间均衡处理方式中的一种或多种方式的组合模拟所述均衡处理，并生成响应信号；
恢复时钟处理单元，用于对所述均衡模拟单元处理所得响应信号进行时钟数据恢复处理，生成恢复时钟信号作为所述信号特性输出设备的时钟信号。
5、如权利要求1、2、3或4所述的信号测量系统，其特征在于，所述信号特性输出设备为示波器或计算机，所述信号特性信息包括时域波形信息和/或眼图信息和/或统计眼图信息和/或浴盆曲线信息。
6、一种信号测量的方法，该方法包括：
a、获取待串行数据接收芯片进行均衡处理的接收信号；
b、对所述接收信号模拟所述串行数据接收芯片的均衡处理，生成响应信号；
c、将所述响应信号的信号特性信息输出。
7、如权利要求6所述的信号测量的方法，其特征在于，所述步骤b具体为，对所述接收信号以频响特性方式模拟所述均衡处理，或以线性前馈均衡处理方式、判决反馈均衡处理方式和连续时间均衡处理方式中的一种或多种方式的组合模拟所述均衡处理，并生成该模拟处理的响应信号。
8、如权利要求6所述的信号测量的方法，其特征在于，所述步骤b包括：
b11、对所述接收信号进行芯片输入/输出特性模拟处理；
b12、对芯片输入/输出特性模拟处理所得信号以频响特性方式模拟所述均衡处理，或以线性前馈均衡处理方式、判决反馈均衡处理方式和连续时间均衡处理方式中的一种或多种方式的组合模拟所述均衡处理，并生成该模拟处理的响应信号。
9、如权利要求6所述的信号测量的方法，其特征在于，所述步骤b包括：
b21、对所述接收信号进行芯片输入/输出特性模拟处理；
b22、对芯片输入/输出特性模拟处理所得信号以频响特性方式模拟所述均衡处理，或以线性前馈均衡处理方式、判决反馈均衡处理方式和连续时间均衡处理方式中的一种或多种方式的组合模拟所述均衡处理，并生成该模拟处理的响应信号；
b23、对所述响应信号进行时钟数据恢复处理，生成恢复时钟信号作为将该响应信号的信号特性信息输出的时钟信号。
10、如权利要求6、7、8或9所述的信号测量的方法，其特征在于，所述信号特性信息包括时域波形信息和/或眼图信息和/或统计眼图信息和/或浴盆曲线信息。
11、一种信号测量设备，包括：
模拟单元，用于获取待串行数据接收芯片进行均衡处理的接收信号，并对该接收信号模拟所述均衡处理，生成响应信号；
信号特性输出单元，用于将所述响应信号的信号特性信息输出。
12、如权利要求11所述的信号测量设备，其特征在于，所述模拟单元用于对所述接收信号以频响特性方式模拟所述均衡处理，或以线性前馈均衡处理方式、判决反馈均衡处理方式和连续时间均衡处理方式中的一种或多种方式的组合模拟所述均衡处理，并生成该模拟处理的响应信号。
13、如权利要求11所述的信号测量设备，其特征在于，所述模拟单元包括：
芯片输入/输出特性模拟处理单元，用于对所述接收信号进行芯片输入/输出特性模拟处理；
均衡模拟单元，用于对所述芯片输入/输出特性模拟处理单元处理所得信号以频响特性方式模拟所述均衡处理，或以线性前馈均衡处理方式、判决反馈均衡处理方式和连续时间均衡处理方式中的一种或多种方式的组合模拟所述均衡处理，并生成响应信号。
14、如权利要求11所述的信号测量设备，其特征在于，所述模拟单元包括：
芯片输入/输出特性模拟处理单元，用于对所述接收信号进行芯片输入/输出特性模拟处理；
均衡模拟单元，用于对所述芯片输入/输出特性模拟处理单元处理所得信号以频响特性方式模拟所述均衡处理，或以线性前馈均衡处理方式、判决反馈均衡处理方式和连续时间均衡处理方式中的一种或多种方式的组合模拟所述均衡处理，并生成响应信号；
恢复时钟处理单元，用于对所述均衡模拟单元处理所得响应信号进行时钟数据恢复处理，生成恢复时钟信号作为所述信号特性输出设备的时钟信号。
15、如权利要求11、12、13或14所述的信号测量设备，其特征在于，该信号测量设备为示波器或计算机，所述信号特性信息包括时域波形信息和/或眼图信息和/或统计眼图信息和/或浴盆曲线信息。
CN200610132387.1A 2006-12-28 2006-12-28 一种信号测量设备、系统及方法 Pending CN1996975A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN200610132387.1A CN1996975A (zh) 2006-12-28 2006-12-28 一种信号测量设备、系统及方法
PCT/CN2007/071281 WO2008080338A1 (fr) 2006-12-28 2007-12-20 Dispositif, système et procédé de mesure de signal
US12/492,997 US20090262792A1 (en) 2006-12-28 2009-06-26 Device, system and method for measuring signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200610132387.1A CN1996975A (zh) 2006-12-28 2006-12-28 一种信号测量设备、系统及方法

Publications (1)

Publication Number Publication Date
CN1996975A true CN1996975A (zh) 2007-07-11

Family

ID=38251910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610132387.1A Pending CN1996975A (zh) 2006-12-28 2006-12-28 一种信号测量设备、系统及方法

Country Status (3)

Country Link
US (1) US20090262792A1 (zh)
CN (1) CN1996975A (zh)
WO (1) WO2008080338A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008080338A1 (fr) * 2006-12-28 2008-07-10 Huawei Technologies Co., Ltd. Dispositif, système et procédé de mesure de signal
CN101710837B (zh) * 2009-05-22 2012-07-25 北京荣达千里科技有限公司 一种2m信号眼图测试方法
CN103514305A (zh) * 2012-06-25 2014-01-15 特克特朗尼克公司 重采样用于串行数据链路分析的s-参数
CN103931151A (zh) * 2013-09-23 2014-07-16 华为技术有限公司 发送、接收信号方法、相应设备及系统
CN103970699A (zh) * 2014-05-23 2014-08-06 浪潮电子信息产业股份有限公司 一种调试fpga预加重均衡的方法
CN104285417A (zh) * 2012-05-04 2015-01-14 美国亚德诺半导体公司 Lc电路的品质因数调谐和lc电路的频率调谐
CN105282068A (zh) * 2015-09-18 2016-01-27 北京邮电大学 无线光通信中基于最小二乘法的预加重和均衡方法
US9608600B2 (en) 2012-05-04 2017-03-28 Analog Devices, Inc. Frequency tuning for LC circuits
CN109076032A (zh) * 2016-02-23 2018-12-21 华为技术有限公司 校准相位偏移并提高波特率采样检相器增益的ffe辅助cdr

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10620802B1 (en) * 2015-08-10 2020-04-14 Cadence Design Systems, Inc. Algorithmic modeling interface process
US11038768B1 (en) * 2016-09-15 2021-06-15 Xilinx, Inc. Method and system for correlation of a behavioral model to a circuit realization for a communications system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR0309217A (pt) * 2002-04-17 2005-02-09 Thomson Licensing Sa Monitor de situação de equalizador
CN1310186C (zh) * 2002-09-24 2007-04-11 中兴通讯股份有限公司 一种神经网络均衡器的优化训练方法
US7242712B1 (en) * 2004-03-08 2007-07-10 Pmc-Sierra, Inc. Decision feedback equalizer (DFE) for jitter reduction
CN1564499A (zh) * 2004-03-25 2005-01-12 复旦大学 码分多址低扩频下的基于自相关匹配的均衡方法和发送接收装置
US7924911B2 (en) * 2005-10-21 2011-04-12 Cisco Technology, Inc. Techniques for simulating a decision feedback equalizer circuit
JP4553852B2 (ja) * 2006-02-08 2010-09-29 富士通株式会社 Ｉｂｉｓ補正ツール、ｉｂｉｓ補正方法および波形シミュレーション装置
US7616686B2 (en) * 2006-02-17 2009-11-10 Agere Systems Inc. Method and apparatus for generating one or more clock signals for a decision-feedback equalizer using DFE detected data
US8180600B2 (en) * 2006-08-31 2012-05-15 Agere Systems Inc. Input/output buffer information specification (IBIS) model generation for multi-chip modules (MCM) and similar devices
CN1996975A (zh) * 2006-12-28 2007-07-11 华为技术有限公司 一种信号测量设备、系统及方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008080338A1 (fr) * 2006-12-28 2008-07-10 Huawei Technologies Co., Ltd. Dispositif, système et procédé de mesure de signal
CN101710837B (zh) * 2009-05-22 2012-07-25 北京荣达千里科技有限公司 一种2m信号眼图测试方法
US9608600B2 (en) 2012-05-04 2017-03-28 Analog Devices, Inc. Frequency tuning for LC circuits
CN104285417A (zh) * 2012-05-04 2015-01-14 美国亚德诺半导体公司 Lc电路的品质因数调谐和lc电路的频率调谐
CN104285417B (zh) * 2012-05-04 2017-12-22 美国亚德诺半导体公司 Lc电路的品质因数调谐和lc电路的频率调谐装置及方法
CN103514305A (zh) * 2012-06-25 2014-01-15 特克特朗尼克公司 重采样用于串行数据链路分析的s-参数
CN103514305B (zh) * 2012-06-25 2018-06-01 特克特朗尼克公司 重采样用于串行数据链路分析的多个s-参数的方法及装置
CN103931151A (zh) * 2013-09-23 2014-07-16 华为技术有限公司 发送、接收信号方法、相应设备及系统
US9467311B2 (en) 2013-09-23 2016-10-11 Huawei Technologies Co., Ltd. Method for sending and receiving signal, and corresponding device and system
US10193713B2 (en) 2013-09-23 2019-01-29 Huawei Technologies Co., Ltd Method for sending and receiving signal, and corresponding device and system
CN103970699A (zh) * 2014-05-23 2014-08-06 浪潮电子信息产业股份有限公司 一种调试fpga预加重均衡的方法
CN105282068A (zh) * 2015-09-18 2016-01-27 北京邮电大学 无线光通信中基于最小二乘法的预加重和均衡方法
CN105282068B (zh) * 2015-09-18 2019-04-09 北京邮电大学 无线光通信中基于最小二乘法的预加重和均衡方法
CN109076032A (zh) * 2016-02-23 2018-12-21 华为技术有限公司 校准相位偏移并提高波特率采样检相器增益的ffe辅助cdr
CN109076032B (zh) * 2016-02-23 2020-09-25 华为技术有限公司 校准相位偏移并提高波特率采样检相器增益的ffe辅助cdr

Also Published As

Publication number Publication date
US20090262792A1 (en) 2009-10-22
WO2008080338A1 (fr) 2008-07-10

Similar Documents

Publication Publication Date Title
CN1996975A (zh) 一种信号测量设备、系统及方法
US8180609B2 (en) Jittery signal generation with discrete-time filtering
CN107994954B (zh) 一种模拟多普勒变化的正交调制信号生成装置
Wang et al. Balanced truncation for time-delay systems via approximate Gramians
US7924911B2 (en) Techniques for simulating a decision feedback equalizer circuit
Chen et al. A new approach to deriving packaging system statistical eye diagram based on parallel non-linear transient simulations using multiple short signal bit patterns
Chen Decision Feedback Equalizer (DFE) behavioral macro model for packaging system eye diagram transient simulations
Schutt-Ainé et al. Modeling and simulation of high speed I/O links using X parameters
US9048941B2 (en) Characteristic response extraction for non-linear transmit channels
KR100635279B1 (ko) 초고속 데이터 통신용 아날로그 상관기
CN102045078B (zh) 一种基于fpga的软件接收机系统及实现方法
CN112583379B (zh) 可变小数延时滤波器及信道延时模拟装置
Seong et al. Verilog modeling of transmission line for USB 2.0 high-speed PHY interface
Werner et al. Modeling, simulation, and design of a multi-mode 2-10 Gb/sec fully adaptive serial link system
Jain Equalization in continuous and discrete time for high speed links using 65 nm technology
Divya et al. IBIS model generation and validation of CMOS Buffer
Chen Receiver macro modeling including DC, filter, and preamplifier nonlinear properties for packaging system transient simulations
Stievano et al. Behavioral macromodels of differential drivers with pre-emphasis
US8320440B2 (en) Equalizer circuit
Mohammed Design and simulation of optimized QPSK transmitter using HDL code in MATALB
Comberiate et al. Using X-parameters to generate IBIS models
CN106375050A (zh) 时域被覆线模拟器实现方法及装置
Zaman Transceiver Modelling for High-Speed Serial Links
Stacul Filtering and acquisition of serial data frames using xilinx system generator
Marquez-Viloria et al. A framework for the parallelization of optical communication algorithms on SOC-FPGA using HLS

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070711