CN103675648B - 一种应用于锁相环辐照实验的装置 - Google Patents

Abstract

本发明提供了一种应用于锁相环辐照实验的装置，包括辐照检测芯片和FPGA芯片，辐照检测芯片与待测芯片相连，用于检测待测芯片是否发生单粒子事件，以及发生单粒子事件的是待测芯片的哪一部分，然后将判断结果信号发送给FPGA芯片，FPGA芯片通过信号线连接到远程监控中心服务器。所述辐照检测芯片包括：第一锁定检测电路、第二锁定检测电路、纹波检测电路、频率检测电路、信号判决电路、逻辑判断电路，以及一个与待测芯片中结构相同的鉴频鉴相器、一个与待测芯片中结构相同的分频器。本发明的优点是：能够自动检测锁相环各个部分的辐照情况，并可通过以太网将检测结果发送到远离辐照试验环境的监控中心，保护了测试人员的人身安全。

Description

一种应用于锁相环辐照实验的装置

技术领域

本发明属于集成电路测量技术领域，可用于辐照实验中锁相环的辐照能力的测量。

背景技术

随着我国航空航天事业的发展，抗辐照集成电路的需求也越来越大，而我国抗辐照集成电路技术水平还比较薄弱，特别是抗辐照集成电路的测试技术，一直都是抗辐照集成电路的软肋。目前测试人员通常的做法是将有限的关键信号通过芯片外部引脚引出，在做实验时，通过十几米长线将芯片信号输出到监控中心。这样导致的直接结果是：芯片的分析只限于数字电路，若对模拟电路进行分析，则会导致信号的衰弱，从而引起分析的不准确。抗辐照集成电路的专利和论文检索的结果显示，抗辐照集成电路测试技术的研究几乎属于空白。

发明内容

本发明的目的是克服现有技术的不足，提供一种应用于锁相环电路辐照试验中辐照能力测量的装置，可以检测待测芯片是否发生单粒子事件，以及发生单粒子事件的是待测芯片的哪一部分。

按照本发明提供的技术方案，所述应用于锁相环辐照实验的装置包括：互相连接的辐照检测芯片和FPGA芯片，辐照检测芯片与待测芯片相连，用于检测待测芯片是否发生单粒子事件，以及发生单粒子事件的是待测芯片的哪一部分，然后将判断结果信号发送给FPGA芯片，FPGA芯片通过信号线连接到远程监控中心服务器，将辐照检测芯片发送过来的信号发送给服务器；所述待测芯片包括依次连接的鉴频鉴相器、电荷泵与环路滤波器模块、压控振荡器、分频器，所述分频器的输出端再连接鉴频鉴相器的输入，形成锁相环；所述辐照检测芯片包括：第一锁定检测电路、第二锁定检测电路、纹波检测电路、频率检测电路、信号判决电路、逻辑判断电路，以及一个与待测芯片中结构相同的鉴频鉴相器、一个与待测芯片中结构相同的分频器；待测芯片的鉴频鉴相器的输出信号连接到第一锁定检测电路；待测芯片的鉴频鉴相器的两个输入信号连接辐照检测芯片的鉴频鉴相器，然后再连接第二锁定检测电路；电荷泵与环路滤波器模块的输出信号连接纹波检测电路，压控振荡器的输出信号连接频率检测电路，压控振荡器的输出信号还连接到辐照检测芯片的分频器，辐照检测芯片的分频器和待测芯片的分频器输出信号连接信号判决电路，通过信号判决电路判断两个信号是否相同；所述第一锁定检测电路、第二锁定检测电路、纹波检测电路、频率检测电路和信号判决电路的输出端连接到一个逻辑判断电路，逻辑判断电路输出待测芯片中是否发生了单粒子事件以及是哪一个模块发生了单粒子事件的判决信号。所述信号判决电路可采用异或门电路实现。

其中，所述辐照检测芯片的鉴频鉴相器、第一锁定检测电路和第二锁定检测电路的组合，用于检测待测芯片的鉴频鉴相器是否发生了单粒子事件。

所述辐照检测芯片的纹波检测电路和第一锁定检测电路的组合，用于判断待测芯片的电荷泵与环路滤波器模块是否发生了单粒子事件。

所述辐照检测芯片的频率检测电路和纹波检测电路的组合，用于判断待测芯片的压控振荡器是否发生了单粒子事件。

所述辐照检测芯片的分频器和信号判决电路的组合，用于判断待测芯片的分频器是否发生了单粒子事件。

本发明的优点是：本发明能够自动检测锁相环各个部分的辐照情况，并可通过以太网将检测结果发送到远离辐照试验环境的监控中心，减少了测试人员的工作量，使辐照试验过程中测试人员不用接近辐照试验环境，保护了测试人员的人身安全。

附图说明

图1为本发明所提出的辐照实验系统结构框图。

图2为待测芯片的结构框图。

图3为本发明所提出的辐照检测芯片结构框图。

图4为待测芯片中的环路滤波器结构。

具体实施方式

本发明进行锁相环辐照实验的原理是：将待测锁相环芯片放置在辐照区域，在辐照区域外采用一个辐照检测芯片对正在辐照的锁相环信号进行检测，判断锁相环是否发生单粒子事件，并判断是哪一个模块发生单粒子事件，然后将判断结果通过FPGA芯片的网络接口发送给远程的监控中心，从而对数据进行处理。

如图1所示，本发明的基本思想为：待测芯片104引出各个模块的输出信号发送给辐照检测芯片102，辐照检测芯片102检测各个信号，然后通过复杂的逻辑判断，从而判决是哪一个模块发生了单粒子事件，然后将判决结果输出给FPGA芯片103，由FPGA芯片103通过以太网口RJ45发送到远程监控中心服务器。监控中心服务器实时统计并分析锁相环抗辐照性能。辐照检测芯片102与待测芯片104不在同一个芯片上实现，它是一个单独的芯片，只是与待测芯片104做在同一个PCB板上，在做辐照实验时，仅待测芯片104被放置在辐照环境下。

下面结合附图和实施例对本发明作进一步说明。

如图2所示，待测芯片104包括依次连接的鉴频鉴相器201、电荷泵与环路滤波器模块202、压控振荡器VCO 203、分频器204，所述分频器204的输出端再连接鉴频鉴相器201的输入，形成锁相环PLL。

如图3所示，辐照检测芯片包括：第一锁定检测电路303、第二锁定检测电路302、纹波检测电路304、频率检测电路305、信号判决电路307、逻辑判断电路308，以及一个与待测芯片中结构相同的鉴频鉴相器301、一个与待测芯片中结构相同的分频器306。其中，鉴频鉴相器301，第二锁定检测电路302、第一锁定检测电路303，纹波检测电路304，频率检测电路305，分频器306和信号判决电路307用于检测待测芯片104的信号异常，逻辑判断电路308用于对这些判决结果进行逻辑判断，以输出待测芯片104中是否发生了单粒子事件，以及是哪一个模块发生了单粒子事件的判决信号。以下对各部分的连接关系和判断方法做详细说明。

1、鉴频鉴相器201发生单粒子效应的判断方法：将待测芯片104的鉴频鉴相器201的输出信号down，up引出，并连接到一个锁定检测电路303上，用于判断待测芯片104是否处于锁定状态或者在锁定状态是否转变为失锁状态。锁定检测电路303输出信号Y2。将待测芯片104的鉴频鉴相器201两个输入信号Fref，Fdiv引出，并连接一个与锁相环中相同的鉴频鉴相器301，然后再连接一个锁定检测电路302，锁定检测电路302输出信号Y1，若待测芯片104锁定后，可通过两个锁定检测电路的输出信号来判断是否鉴频鉴相器201发生了单粒子事件。具体判断原理如下：在待测芯片104处于锁定状态后，Y1，Y2信号均为高电平（表示待测芯片104处于锁定状态），然后对待测芯片104进行辐照，若单粒子打到了待测芯片104的鉴频鉴相器201上引起单粒子事件，则Y2会变为低电平，而Y1仍旧为高电平。若单粒子打到了待测芯片104电路的其它部分，则会引起Fref和Fdiv信号的变化，从而会导致Y1，Y2同时变为低电平，从而判定引起待测芯片104失锁的单粒子事件不是发生在鉴频鉴相器201部分，而是发生在待测芯片104的其它模块。

2、电荷泵与环路滤波器两个模块合在了一起，主要是因为环路滤波器结构比较特殊，它的输入与输出节点是相同的，如图4所示，环路滤波器由电阻R1串联电容C1然后再并联电容C2到电源上。节点Vc连接到待测芯片104的电荷泵的输出信号，同时也连接到待测芯片104的压控振荡器203的输入信号。检测电荷泵与环路滤波器发生单粒子事件的方法是在电荷泵与环路滤波器模块202的输出信号，也就是节点Vc加入一个纹波检测电路304，用于检测当待测芯片104失锁或者单粒子打在电荷泵或者环路滤波器上引起的电压纹波。纹波检测电路304输出信号Y3。判断单粒子事件发生在电荷泵与环路滤波器202上还是待测芯片104电路的其它模块上的方法是：在锁定状态，检测Y2与Y3信号，若Y2先于Y3变化，则认为单粒子事件是发生在锁相环电路的其它模块，若Y3先于Y2变化，则认为单粒子事件发生在电荷泵与环路滤波器模块202。

3、压控振荡器203发生单粒子事件的检测方法是：在压控振荡器203输出信号Fout加入一个频率检测电路305，用于判断压控振荡器203的输出频率是否发生变化。频率检测电路305输出信号Y4。由于压控振荡器203输出信号一般通过占空比调节电路将输出频率转化成占空比为1:1的电路，因此，频率检测电路304的实现方法可为：采用高频时钟对压控振荡器203输出信号进行采样，将连续N个高电平和N个低电平视为一个压控振荡器203输出周期，一旦压控振荡器203输出频率变化，N的值将会变化，据此判断压控振荡器203输出频率发生变化。判断是否压控振荡器模块203发生单粒子事件的方法如下：在待测芯片104处于锁定状态时，检测Y3与Y4信号，若Y3首先变化，认为单粒子事件发生在待测芯片104的其它模块，若Y4先于Y3变化，则认为单粒子事件发生在压控振荡器203部分。

4、分频器204发生单粒子事件的检测方法如下：将待测芯片104输出信号Fout连接到一个与待测芯片104电路中结构完全相同的分频器306上，然后将待测芯片104中分频器204输出信号Fdiv与添加的分频器306输出信号通过一个信号判决电路307（可采用异或门电路实现）进行判断两个信号是否相同，从而输出信号Y5。判断分频器204发生单粒子事件的方法为：检测Y5信号，一旦Y5信号发生变化，则认为分频器电路204发生了单粒子事件。

5、逻辑判断电路308就是用于实现以上对待测芯片104中各个模块发生单粒子事件进行判决的判决电路。在对Y1，Y2，Y3，Y4，Y5信号输入信号进行判决后，输出一个三位的数字信号，用于表示待测芯片104是否发生单粒子事件，是哪一个模块发生了单粒子事件。判决方法可如下：待测芯片104启动时，Y1，Y2均指示电路处于未锁定状态，此时不进行辐照判决，当Y1，Y2同时指示待测芯片104处于锁定状态后，逻辑判断电路308开始对单粒子事件进行判断，一旦判断某一模块发生单粒子事件，立即输出判决结果给FPGA芯片103，并且Y1，Y2指示待测芯片104处于失锁状态，逻辑判断电路308进入复位状态，不再进行单粒子事件的判决，直到Y1，Y2再次显示待测芯片104处于锁定状态，这样周而复始的进行判断。输出信号的意义如表1所示。

表1 辐照检测芯片输出编码功能表

输出编码	功能
		000	PLL处于启动状态，不判断单粒子事件
111	PLL处于锁定状态，未发生单粒子事件
		001	鉴频鉴相器模块发生单粒子事件
010	电荷泵与环路滤波器发生单粒子事件
		011	压控振荡器发生单粒子事件
100	分频器发生单粒子事件
		其他	无意义

6、FPGA芯片103用于将辐照检测芯片发送过来的信号通过TCP/IP协议发送给远程监控中心，之所以采用FPGA芯片103，是受辐照实验环境所限制的。辐照实验环境下，监测人员所在的监控中心与辐照室较远，一般都通过长信号线将电信号引出到监控中心，由于本发明发出的信号为数字信号，可通过FPGA芯片103建立一个网络环境，将数据通过RJ45接口发送给监控中心。FPGA芯片103实现此功能的一种方法为：在FPGA芯片103上烧写操作系统，然后通过socket编程，将FPGA芯片103设置为客户端，然后将远程监控中心设置为服务器，就可实现FPGA芯片103不停的向远程监控中心发送数据的目的。

Claims (6)

1. 一种应用于锁相环辐照实验的装置，其特征在于：包括互相连接的辐照检测芯片和FPGA芯片，辐照检测芯片与待测芯片相连，用于检测待测芯片是否发生单粒子事件，以及发生单粒子事件的是待测芯片的哪一部分，然后将判断结果信号发送给FPGA芯片，FPGA芯片通过信号线连接到远程监控中心服务器，将辐照检测芯片发送过来的信号发送给远程监控中心服务器；所述待测芯片包括依次连接的鉴频鉴相器、电荷泵与环路滤波器模块、压控振荡器、分频器，所述分频器的输出端再连接鉴频鉴相器的输入，形成锁相环；所述辐照检测芯片包括：第一锁定检测电路、第二锁定检测电路、纹波检测电路、频率检测电路、信号判决电路、逻辑判断电路，以及一个与待测芯片结构相同的鉴频鉴相器、一个与待测芯片结构相同的分频器；待测芯片的鉴频鉴相器的输出信号连接到第一锁定检测电路；待测芯片的鉴频鉴相器的两个输入信号连接辐照检测芯片的鉴频鉴相器，然后再连接第二锁定检测电路；电荷泵与环路滤波器模块的输出信号连接纹波检测电路，压控振荡器的输出信号连接频率检测电路，压控振荡器的输出信号还连接到辐照检测芯片的分频器，辐照检测芯片的分频器和待测芯片的分频器输出信号连接信号判决电路，通过信号判决电路判断两个信号是否相同；所述第一锁定检测电路、第二锁定检测电路、纹波检测电路、频率检测电路和信号判决电路的输出端连接到一个逻辑判断电路，逻辑判断电路输出待测芯片中是否发生了单粒子事件以及是哪一个模块发生了单粒子事件的判决信号。

2.根据权利要求1所述的应用于锁相环辐照实验的装置，其特征在于，所述辐照检测芯片的鉴频鉴相器、第一锁定检测电路和第二锁定检测电路的组合，用于检测待测芯片的鉴频鉴相器是否发生了单粒子事件。

3.根据权利要求1所述的应用于锁相环辐照实验的装置，其特征在于，所述辐照检测芯片的纹波检测电路和第一锁定检测电路的组合，用于判断待测芯片的电荷泵与环路滤波器模块是否发生了单粒子事件。

4.根据权利要求1所述的应用于锁相环辐照实验的装置，其特征在于，所述辐照检测芯片的频率检测电路和纹波检测电路的组合，用于判断待测芯片的压控振荡器是否发生了单粒子事件。

5.根据权利要求1所述的应用于锁相环辐照实验的装置，其特征在于，所述辐照检测芯片的分频器和信号判决电路的组合，用于判断待测芯片的分频器是否发生了单粒子事件。

6.根据权利要求1所述的应用于锁相环辐照实验的装置，其特征在于，所述信号判决电路采用异或门电路。