CN107356864B - Pll电路抗辐照性能评估方法 - Google Patents

Abstract

本发明公开了一种宇航用抗辐照PLL锁相环电路抗辐照性能评估方法，主要解决现有技术在辐照环境下对电路的功能和性能评估不全面的问题，其技术方案为：从工程试验结果及电路内部设计原理出发，根据PLL锁相环电路在地面加速工程辐照试验时所表征出来的功能及性能的变化，结合不同层面用户的需求，提出用PLL单粒子伪失锁截面、PLL单粒子失锁截面、PLL单粒子功能错误截面和PLL单粒子失锁恢复截面四个评估参数所组成的评估列表综合表征宇航用抗辐照PLL电路的抗辐照性能，从而更加系统合理地解决了PLL电路抗辐照性能评估不全面的问题，为宇航用抗辐照PLL锁相环电路的空间工程应用及地面抗辐照加固设计提供参考依据。

Description

PLL电路抗辐照性能评估方法

技术领域

本发明属于数模混合器件抗辐照性能评估领域，特别涉及一种PLL电路抗辐照性能评估方法，可用于对航天微电子器件抗辐照性能的评估。

背景技术

随着我国航天技术的快速发展，原来越多的数模混合电路被广泛应用于空间航天期中，PLL(Phase Locked Loop)锁相环电路作为复杂集成电路的基本组成单元，担负着为宇航电路的正常工作提供精准时钟信号的主要任务，一旦PLL电路出现功能错误，会影响整个宇航电路的工作状态，甚至导致整个宇航电路功能失效，如何从地面模拟加速试验中能更加合理的预估宇航用PLL电路的抗辐照性能，是宇航用抗辐照PLL电路单粒子性能评估领域所面临的新的挑战。

地面模拟工程实验表明：在重离子加速模拟辐照环境下，锁相环PLL电路失锁输出信号会被拉低，且拉低的持续时间大小不等，将小于锁相环电路失锁时的实际持续时间的失锁称之为单粒子伪失锁。而且失锁标志位信号LOCK恢复后，PLL输出波形的相位或幅值有时仍在变化。

传统的对PLL电路的抗辐照性能评估采用单粒子失锁截面和单粒子闩锁阈值两个指标进行评估，没有考虑单粒子伪失锁现象和单粒子功能错误的影响，也没有从电路研制角度考虑单粒子失锁恢复后输出波形的变化，对电路在辐照环境下的综合抗辐照性能无法给出较为全面的评价，致使PLL电路在空间应用时对航天器系统造成的影响难以分析。

发明内容

本发明的目的在于针对上述现有技术的不足，提供一种PLL电路抗辐照性能评估方法，以实现在地面模拟加速试验环境下对宇航用抗辐照PLL电路抗辐照性能进行全面综合评估。

本发明的技术思路是从工程试验结果及电路内部设计原理出发，根据PLL锁相环电路在工程辐照试验时所表征出来的功能及性能的变化，结合不同层面的用户需求，提出用PLL单粒子伪失锁截面、PLL单粒子失锁截面、PLL单粒子功能错误截面和PLL单粒子失锁恢复截面四个评估参数所组成的列表，以综合表征PLL电路的抗辐照性能，其技术方案包括如下：

1)利用软件故障注入的方式，确定锁相环电路失锁时的实际持续时间t_d；

2)在辐照环境下，统计锁相环电路失锁输出信号LOCK发生单粒子失锁的持续时间t_L；并记录当t_L＜t_d时单粒子失锁出现的次数N_L和t_L≥t_d时单粒子失锁出现的次数N_d；

3)在辐照环境下，分别统计锁相环电路功能输出信号PLL_OUT的错误周期数N_SW和锁相环电路失锁信号恢复后，功能输出信号PLL_OUT的错误周期数N_RW；

4)构造含有N_L的PLL电路单粒子伪失锁截面σ_P计算模型：

其中，N_ions为辐照环境下锁相环电路所接受到的粒子总注量；

5)构造含有N_d和N_ions的PLL电路单粒子失锁截面σ_L计算模型：

6)构造含有N_SW和N_ions的PLL电路单粒子功能错误截面σ_SEFI计算模型：

7)构造含有N_RW和N_ions的PLL电路单粒子失锁恢复截面σ_R计算模型：

8)根据步骤4)-步骤7)构造的计算模型，建立PLL电路抗辐照性能评估参数列表：{σ_P,σ_L,σ_SEFI,σ_R}；

9)利用8)中的评估参数列表对电路在不同轨道下的空间抗辐照性能进行系统性评估。

当参数列表{σ_P,σ_L,σ_SEFI,σ_R}中的每一项指标都能相应的满足抗辐照指标要求时，则电路的抗辐射性能视为合格；否则，视为不合格。

本发明与现有技术相比的有益效果在于：

1.以单粒子伪失锁截面和单粒子失锁截面评估PLL电路更加全面合理。

现有的PLL电路的抗辐照性能预估方法没有考虑失锁时间小于电路设计时的正常失锁时间，特别是针对时钟冗余较大的电路，在空间实际应用过程中，由于空间粒子能量的不均匀，可能会出现更多的伪失锁，而地面却过度评估而评估失效的情况。

本发明将PLL电路的单粒子失锁分为单粒子伪失锁截面和单粒子失锁截面来表征，从而能更加合理全面的对PLL电路的单粒子失锁现象进行预估。

2.以单粒子功能错误和单粒子失锁恢复后的PLL输出波形的变化评估PLL电路可满足各方要求。

现有的PLL电路的抗辐照性能预估方法没有考虑单粒子功能错误和单粒子失锁恢复后的PLL输出波形的变化，这使得现有的评估无法满足研制方对电路抗辐照性能评估的要求；

本发明采用PLL电路单粒子功能错误截面和PLL电路单粒子失锁恢复后的功能错误截面实现对PLL电路输出功能的抗辐照性能预估，满足了研制方的要求。

附图说明

图1是本发明的实现总流程图；

图2是本发明中的PLL电路单粒子失锁次数统计子流程图；

图3是本发明中的PLL电路单粒子功能错误次数统计子流程图；

图4是本发明中的PLL电路单粒子失锁恢复次数统计子流程图；

图5是PLL电路Ge粒子下俘获的LOCK信号(-7.23us～40us)；

图6是PLL电路Ge粒子下LOCK信号变化时PLL输出信号(-7.23us～40us)；

图7是PLL电路Ge粒子下LOCK恢复后PLL输出信号(33.4us～38.7us)。

具体实施方式

以下结合附图对本发明的技术方案和效果做进一步详细描述。

参照图1，本实施例对PLL电路抗辐照性能进行预估计的实现步骤如下。

步骤一，利用软件故障注入的方式，确定锁相环电路失锁时的实际持续t_d。

在电路正常工作时，利用硬件描述语言开发PLL锁相环电路的控制器，实现向PLL的输入引脚PD注入一个精确的下拉信号，造成电路出现失锁现象；

然后，利用数据采集设备，如高速示波器，以PD信号为触发源俘获失锁输出信号LOCK的波形；

最后，统计波形的周期数，即为失锁输出信号LOCK的实际持续t_d。

步骤二，在辐照环境下，统计锁相环电路失锁输出信号LOCK发生单粒子失锁的持续时间t_L、单粒子伪失锁次数N_L和单粒子失锁次数N_d。

参照图2，本步骤的具体实现如下：

2a)判断系统是否复位：若系统已复位，则将单粒子失锁标志位lock_flag、单粒子失锁次数计数器lock_num、单粒子失锁持续时间lock_time这三个寄存器变量清零；若未复位，则执行步骤2b)；

2b)判断lock是否为1：若为1，则表明发生了单粒子失锁，同时将单粒子失锁标志位lock_flag置1，并开始计时，即lock_time+1，否则，则执行步骤2c)；

2c)判定单粒子失锁标志位lock_flag的数值:

若lock_flag＝1，则将lock_time的值分类放在两个存储中进行缓存，即将小于电路设计的失锁持续时间的lock_time放置在第一存储器RAM1中，将等于电路设计的失锁持续时间的lock_time放置在第二存储器RAM2中，同时对失锁次数计数器lock_num加1，并将失锁标志位lock_flag清零；

若lock_flag＝0，则将lock_time中的内容清零，并且根据上位机发来的地址信息，读取第二缓存器RAM2中的值为单粒子失锁的持续时间t_L；读取第一缓存器RAM1中的值为单粒子伪失锁的持续时间；

2d)将第一缓存器RAM1的大小作为单粒子伪失锁的次数N_L，将第二缓存器RAM2的大小作为单粒子失锁的次数N_d。

步骤三，在辐照环境下，统计锁相环电路PLL_OUT的错误周期数N_SW。

参照图3，本步骤中的具体实现如下：

3a)判断系统是否复位：若系统复位，则将时钟计数器clk_count寄存器的值清零，并将PLL输出计数器PLL_OUT置1；若系统未复位，则对clk_count+1，PLL_OUT计数器的值不输出显示；

3b)判断计时计数器是否到达计时时间：如果到达，则时间计数器清零，输出PLL_OUT计数器值进行显示，并将PLL_OUT置1；如果未到达，则返回到步骤3a)继续执行；直到结束停止计数；

3c)按上述3a)～3b)步骤分别统计在辐照与不辐照时的PLL_OUT周期数，其差值就为N_SW；

步骤四，在辐照环境下，统计失锁信号恢复后PLL_OUT的错误周期数N_RW。

参照图4，本步骤中的具体实现如下：

4a)判断系统是否复位：若系统复位，则将所有参数清零，且将PLL_OUT置1；若系统不复位：则将采集到的Lock值进行二级缓存，即lock1<＝lock；lock2<＝lock1；Lock1和lock2均为lock的中间变量寄存器；同时，判断PLL输出周期计数器启动标志位lockdown2的值是否为1：如果为1，则将PLL_OUT+1；否则，返回到步骤4a)循环执行；

4b)判断表达式(lock2＝＝1&lock1＝＝0&lock＝＝0)是否为真，

若(lock2＝＝1&lock1＝＝0&lock＝＝0)为真，将失锁恢复标志位lockdown置1，并将PLL输出周期计数器启动标志位lockdown2置0，否则，执行步骤4c)；

4c)判断(lockdown＝＝1)||(lockdown2＝＝1)是否为真：若为真，则将时钟周期计数器clk_count加1，并执行步骤4d)；否则，将时钟计数器清零，并读取第三个RAM中的数据；该数据即为失锁信号恢复后PLL_OUT的错误周期数N_RW；

4d)判断clk_count＝＝num是否为真，如果为真，失锁恢复后延迟确定的num个周期将PLL输出周期计数器启动标志位lockdown2置1，并启动PLL输出计数器开始计数；否则，执行步骤4e)；

4e)判断clk_count＝＝num2+1是否为真，若为真，则将PLL_OUT的值暂存在第三个RAM缓存单元中，其中num2为统计时长，相当于提前一个周期将数据进行缓存；否则，将输出周期计数器启动标志位lockdown2和失锁恢复标志位lockdown清零；

4f)重复步骤(4a)～(4e)，直到系统停止。

步骤五，根据步骤二)中所得到的N_L构造PLL电路单粒子伪失锁截面σ_P计算模型：

其中，N_ions为辐照环境下锁相环电路所接受到的粒子总注量，由实验源单位提供。

步骤六，根据步骤二)中所得到的N_d构造PLL电路单粒子失锁截面σ_L计算模型：

步骤七，根据步骤三)中所得到的N_SW构造PLL电路单粒子功能错误截面σ_SEFI计算模型：

步骤八，根据步骤四)中所得到的N_RW构造PLL电路单粒子失锁恢复截面σ_R计算模型：

步骤九，根据步骤五～步骤八构造的计算模型，建立PLL电路抗辐照性能评估参数列表：{σ_P,σ_L,σ_SEFI,σ_R}；

步骤十，利用步骤九中的评估参数列表对电路在不同轨道下的空间抗辐照性能做出评价。

在不同的辐射环境下，由于离子的能量不同，因此，对电路的抗辐射性能指标要求也不相同，而且对不同时钟冗余度的系统用户来说，可以适当对该参数列表进行简化，以突出重点关注的参数；但对第三方综合评估机构，{σ_P,σ_L,σ_SEFI,σ_R}中的每一项指标都能相应的满足抗辐照指标要求时，电路的抗辐射性能才被视为合格；否则，视为不合格。

评估实例：一款国产非加固65nm PLL单元库电路抗辐照性能评估

一.验证电路

国产非加固65nm PLL单元库电路,电路设计的失锁恢复时间为25.6us，配置输出信号频率为25MHz。

二.验证装置

中国原子能科学研究院核物理研究所重离子辐照试验专用装置。

三.验证粒子

锗(Ge)粒子

四.验证过程

试验过程中利用示波器对PLL电路的输出以及LOCK失锁信号进行下降沿时时触发采样，获取失锁信号的持续时间。

按照本发明图2～图4所示流程将评估方法中的各个参数基于Verilog语言来实现，各底层模块采用分离式模块化设计，由于代码实现较长，这里只给出各端口参数说明：

FOUTPOSTDIV：PLL电路数字时钟输出端口。

LOCK：PLL电路失锁标志位。

foutpostdiv_counts[31..0]：PLL电路数字时钟输出计数器(1us内的计数)；

lock_staytime[31..0]：单粒子失锁持续时间；

lock_num_out[7..0]：单粒子失锁次数输出；

time_after_lock_recovery2[31..0]：单粒子失锁恢复后1us内的周期数；

五.验证结果及分析

为了更加客观的验证PLL电路的抗辐照性能，试验时，离子的总注量做到10⁶/cm²即停止试验，试验结果如图5～7所示，其中：

图5为验证电路在Ge离子辐照下俘获的LOCK单粒子失锁信号，采样时间域为：-7.23us～40us；

图6为PLL电路在Ge离子辐照下LOCK信号变化时PLL的输出信号，采样时间域为：-7.23us～40us；

图7为图6中采样时间域为33.4us～38.7us的部分单独放大，从图7中可以看出：验证电路在单粒子失锁LOCK信号持续25.6us后，LOCK信号自动恢复，但是在失锁恢复后电路的输出一直不稳定，直到38.7us才恢复正常，其单粒子失锁恢复截面σ_R为：

系统时时统计的单粒子失锁次数为3次，根据本发明中的预估模型得到电路的单粒子失锁截面σ_L为：

系统时时统计的单粒子伪失锁次数为28次，根据本发明中的预估模型得到电路的单粒子伪失锁截面σ_P为：

系统时时统计的单粒子功能错误的次数为983个，根据本发明中的预估模型得到电路的单粒子功能错误截面σ_SEFI为

根据以上实验结果，我们很容易得到验证电路的参数列表：

{σ_P,σ_L,σ_SEFI,σ_R}＝{2.8E-5,3E-6,9.8E-4,3.3E-4}

由此，可以得出以下判断：

1)在辐照环境下，由于单粒子失锁恢复截面σ_R＝3.3E-4(/cm²)，因此，电路在失锁恢复后，仍不能正常输出，表明电路内部存在固有的设计缺陷。

2)对辐射环境最劣的空间轨道GEO来说，由于验证电路的评估参数列表{σ_P,σ_L,σ_SEFI,σ_R}＝{2.8E-5,3E-6,9.8E-4,3.3E-4}中σ_SEFI的值不满足第三方用户所制定的常规指标5E-5(/cm²)，由此判定该电路不能满足最严的空间任务要求。

以上描述仅是本发明的一个具体实例，不构成对本发明的任何限制。显然对于本领域的专业人员来说，在了解本发明内容和原理后，都可能在不背离本发明的原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (4)

1.一种PLL电路抗辐照性能评估方法，其特征在于包括：

1)利用软件故障注入的方式，确定锁相环电路失锁时的实际持续时间t_d；

2)在辐照环境下，统计锁相环电路失锁输出信号LOCK发生单粒子失锁的持续时间t_L；并记录当t_L＜t_d时单粒子失锁出现的次数N_L和t_L≥t_d时单粒子失锁出现的次数N_d；

3)在辐照环境下，分别统计锁相环电路功能输出信号PLL_OUT的错误周期数N_SW和锁相环电路失锁信号恢复后，功能输出信号PLL_OUT的错误周期数N_RW；

4)构造含有N_L的PLL电路单粒子伪失锁截面σ_P计算模型：

其中，N_ions为辐照环境下锁相环电路所接受到的粒子总注量；

5)构造含有N_d和N_ions的PLL电路单粒子失锁截面σ_L计算模型：

6)构造含有N_SW和N_ions的PLL电路单粒子功能错误截面σ_SEFI计算模型：

7)构造含有N_RW和N_ions的PLL电路单粒子失锁恢复截面σ_R计算模型：

8)根据步骤4)-步骤7)构造的计算模型，建立PLL电路抗辐照性能评估参数列表：{σ_P,σ_L,σ_SEFI,σ_R}；

9)利用8)中的评估参数列表对电路在不同轨道下的空间抗辐照性能做出评价；

当参数列表{σ_P,σ_L,σ_SEFI,σ_R}中的每一项指标都能相应的满足抗辐照指标要求时，则电路的抗辐射性能视为合格；否则，视为不合格。

2.根据权利要求1所述的方法，其特征在于：步骤1)中利用软件故障注入的方式，确定锁相环电路失锁时的实际持续t_d，是在电路正常工作时，利用硬件描述语言开发PLL锁相环电路的控制器，实现向PLL的输入引脚PD注入一个下拉信号，造成电路出现失锁现象；然后利用数据采集设备以PD信号为触发源俘获失锁输出信号LOCK的波形；最后，统计波形的周期数，即为失锁输出信号LOCK的实际持续t_d。

3.根据权利要求1所述的方法，其特征在于：步骤3)中统计锁相环电路功能输出信号PLL_OUT的错误周期数N_SW，是通过统计在辐照环境下时间t内PLL_OUT的周期数N_s以及无辐照环境下相同时间内PLL_OUT的周期数N_n得到：

N_SW＝N_s-N_n。

4.根据权利要求1所述的方法，其特征在于：步骤3)中统计锁相环电路失锁信号恢复后，功能输出信号PLL_OUT的错误周期数N_RW，是通过统计在辐照环境下LOCK恢复后PLL_OUT输出正常之前的周期数N_R，以及无辐照环境下LOCK恢复后PLL_OUT输出正常之前的周期数N_W得到：

N_RW＝N_R-N_W。