CN108427838B - 一种基于仿真的数字电路故障注入方法 - Google Patents

一种基于仿真的数字电路故障注入方法 Download PDF

Info

Publication number
CN108427838B
CN108427838B CN201810186686.6A CN201810186686A CN108427838B CN 108427838 B CN108427838 B CN 108427838B CN 201810186686 A CN201810186686 A CN 201810186686A CN 108427838 B CN108427838 B CN 108427838B
Authority
CN
China
Prior art keywords
fault
injection
target signal
random
fault injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810186686.6A
Other languages
English (en)
Other versions
CN108427838A (zh
Inventor
闫鑫
周泉
杨靓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN201810186686.6A priority Critical patent/CN108427838B/zh
Publication of CN108427838A publication Critical patent/CN108427838A/zh
Application granted granted Critical
Publication of CN108427838B publication Critical patent/CN108427838B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种基于仿真的数字电路故障注入方法，包括创建目标信号列表，获取目标信号，故障注入。所采用的技术方案应该支持多信号列表的灵活操作，故障注入类型可设置，故障的持续时间可设置，除了能实现指定信号的故障注入，还要能实现故障的随机注入以及多点故障注入。本发明为基于仿真的故障注入技术，不需要修改VHDL模型，直接在Test Bench(TB)中采用简短高效的代码实现，能够简单快速的支持可靠性设计的验证。本发明简单易行，能够快速实现且使用灵活的故障注入方法，能够有效模拟出实际环境下导致处理器内部电平翻转等故障现象。

Description

一种基于仿真的数字电路故障注入方法
技术领域
本发明属于数字电路技术领域，涉及一种基于仿真的数字电路故障注入方法。
背景技术
近年来随着集成度电路特征尺寸的不断缩小，处理器的性能得到了迅速的提高，然而这种高度集成化、低阈值电压以及高工作频率，使得处理器对于串扰、电磁干扰以及粒子辐射等的影响更加敏感，容易引发处理器的各种故障，对处理器的可靠性提出了严峻的挑战。为了克服这些挑战，需要对处理器进行容错设计，采取适当的防护措施来增强电路可靠性，尽可能的保证系统的各项功能正常运转。
在处理器加固设计中，一项主要的设计任务就是抵抗电磁干扰，粒子辐射等引起的电路故障现象，在前端设计的时候，可以从系统结构的角度采取各种加固措施；而为了验证这些加固措施的有效性，需要模拟出实际环境下导致电路发生的故障现象，然后分析在电路捕获到这些故障现象之后，所采用的加固措施是否有效，处理器能否继续正确运行。已有的故障注入技术分为三大类，包括硬件故障注入技术，软件故障注入技术和基于仿真的故障注入技术。基于硬件的故障注入和基于软件的故障注入均需要在芯片出产之后才能进行，属于物理注错方法，且实现相对复杂，成本较高。基于仿真的故障注入技术的目标系统一般为VHDL模型，这种方法又可以分为VHDL模型修改技术和仿真命令技术。
目前的研究已经设计出了很多前端仿真的故障注入平台，且这些平台都是系统化的，能够提供多种故障注入机制，并自动对故障注入后的处理器运行情况作分析；但是正因为目前方法的全面系统性，导致这样的一套故障注入与分析平台需要投入较多的人力物力才能完成其开发，系统的开发周期也较长，在前端设计的早期不能及时投入使用，或者在处理器加固设计的方案论证阶段和方案实现阶段，由于方案本身的不完善，不能，而且也没有必要采用这样的一套系统的验证和评估方案来检验各个设计点的容错效果。
发明内容
本发明的目的在于克服上述现有技术的缺点，提供一种基于仿真的数字电路故障注入方法，该方法主要应用于处理器可靠性方案的验证，能够在仿真的TB文件中采用简短高效的代码实现快速注错，快速仿真，实现上简单易行，基本能够做到立即设计立即使用，且应用上也不乏灵活性。
为达到上述目的，本发明采用以下技术方案予以实现：
一种基于仿真的数字电路故障注入方法，其特征在于，包括以下步骤：
step1：创建目标信号列表Sn
提取设计中的故障注入点并写入文件实现目标信号列表的创建；
step2：获取目标信号
首先确定给系统中的哪一个信号注入故障，然后确定该信号在目标信号列表中的索引号，并根据索引号将目标信号的信息读取出来，这样就从目标信号列表中获取了故障注入目标；
step3：故障注入
根据指定的故障类型与故障注入的时间信息完成对目标信号值的修改；
故障类型包括永久性故障和瞬时性故障。
本发明的进一步改进在于：
step1中，目标信号列表是待注入故障的信号集合，目标信号列表为文件形式，文件中所列的信号是需要注入故障的信号，每个信号在文件中占据文件的一行。
step2中，获取目标信号采用故障产生器实现，故障产生器的输入为从目标信号列表中获取的列表行数以及仿真时指定的初始化信息；故障产生器根据指定的随机方式来确定并输出故障类型、故障模式、瞬态故障的持续时间以及目标信号在列表中的索引号i；
当随机方式设定为不采用随机故障注入时，故障产生器输出到故障注入机的信号故障类型，故障模式，瞬态故障的持续时间以及索引号i均采用设计者预先设定的初始值；当随机方式设置为某种随机故障注入方式时，故障产生器就根据指定的随机概率分布方式产生出故障类型，故障模式，瞬态故障的持续时间以及索引号i，并输出到故障注入机，其中1≤i≤n；在故障产生器中添加各种随机概率分布程序，就能够模拟出相应的随机分布故障。
初始化信息包括：
初始故障类型，指定为永久性故障或瞬时性故障；
永久故障比例，指定永久性故障的注入比例，范围为[0,100]的real型数据；如果该参数设置为a，即永久性故障占比为a％，瞬时性故障占比为(100-a)％；
初始故障模式，根据指定的初始故障类型，设置为相应的故障模式；
瞬时故障持续时间，指定瞬时性故障的持续时间，该输入参量是一个数据范围，该数据范围内部会随机产生一个real型数据，并将这个数与系统的时钟周期相乘，将乘积时间量作为瞬时性故障的持续时间；当故障类型为永久性故障时，内部自动默认故障持续时间为整个仿真时间；
故障注入间隔，设置两次故障注入的时间间隔，该输入参量是一个数据范围，该数据范围内部会随机产生一个real型数据，并将这个数与系统的时钟周期相乘，将乘积时间量作为两次故障注入的时间间隔，以此来达到调节故障注入量的目的，间隔时间越短，故障注入越密集；
目标信号索引，指定待注入故障的信号在目标信号列表Sn中的索引号i；
随机方式，指定故障是否随机注入，以及随机故障在各个目标信号集上的随机分布方式，随机概率分布算法程序根据需要进行添加。
故障注入采用故障注入机实现，故障注入机用于接收故障产生器的输出信号，并完成相应的故障注入。
故障注入机首先根据输入的索引号i的值从目标信号列表中取出相应的目标信号Si，然后根据故障注入模式，采用设置信号值的方式，执行故障注入。
与现有技术相比，本发明具有以下有益效果：
本发明为基于仿真的故障注入技术，不需要修改VHDL模型，直接在TestBench(TB)中采用简短高效的代码实现，能够简单快速的支持可靠性设计的验证。本发明简单易行，能够快速实现且使用灵活的故障注入方法，能够有效模拟出实际环境下导致处理器内部电平翻转等故障现象。
附图说明
图1本发明实施结构图。
具体实施方式
下面结合附图对本发明做进一步详细描述：
参见图1，本发明基于仿真的数字电路故障注入方法，包括创建目标信号列表，获取目标信号，故障注入。所采用的技术方案应该支持多信号列表的灵活操作，故障注入类型可设置，故障的持续时间可设置，除了能实现指定信号的故障注入，还要能实现故障的随机注入以及多点故障注入。本发明能够在数字电路仿真验证平台上很方便的实现。本实施例中采用随机故障注入作为例子介绍本发明的基本思想，也可以参照此方式实现其它指定信号的故障注入；实施例在Modelsim仿真平台上采用VHDL语言编程实现，被仿真的模块为一个容错设计的定时器(Timer)。本发明的实施结构见图1，主要由目标信号列表(Sn)，故障产生器(Fault Generator)，故障注入机(故障注入机)，VHDL模型(VHDL Mdoel)四部分组成。其中的目标信号列表根据VHDL模型所创建，仿真运行中目标信号列表和VHDL模型之间并不存在信息交互，所以用虚线箭头指示它们之间的逻辑关系。实施过程具体描述如下。
1.目标信号列表(Sn)的创建
目标信号列表以文件的形式存在，文件中所列的信号是需要注入故障的信号，信号列表的创建是通过提取设计中的故障注入点并写入文件来完成的，每个信号在文档中占据文档的一行。在模块化的系统设计中，每一个信号可以通过从顶层到底层的一个模块路径进行定位，因此信号列表中的每一行实际存放的是待注入故障的信号的模块路径。对于少量信号的信号列表可以手工创建，因为数字电路的信号翻转故障模型一般都归结为寄存器或者存储单元的输出翻转，且寄存器信号和存储单元的路径都是可以通过软件工具自动获取的，因此也可以利用软件协助，自动快速的创建出信号列表。另外，为了实现各个模块内部信号的分别管理，可以按照需要创建多个信号列表，将需要一起管理的信号放入同一个列表中，这样在故障注入的时候可以分别针对各个信号列表进行操作。
目标信号列表是待注入故障的信号集合，通过将待注入故障的信号添加到文件的方式创建。本实施例中随意选择了Timer里面的若干个信号添加到目标信号列表中。
2.故障产生器(Fault Generator)的实施
获取目标信号首先需要确定给系统中的哪一个信号注入故障，然后确定该信号在目标信号列表中的索引号，并根据这个索引号将目标信号的信息读取出来，这样就从目标信号列表中获取了故障注入目标。在实际的恶劣环境中，处理器故障的出现具有随机性的特点，采用本发明的方法，利用某种随机概率的方法来获取索引号就可以模拟出实际环境下故障随机产生的模型。待注入故障的信号在信号列表中的索引号确定之后，将这个索引号指定的信息读取出来，就获取到了故障注入的目标信号，根据这个字符串所代表的模块路径可以唯一指定到设计中的某个信号，还能通过判断这个信号的值来确定当前处理器正常运行时目标信号的值。
本发明提出的故障注入方法能够模拟永久性故障(Permanent)和瞬时性故障(Transient)两种故障类型。其中电路永久性故障包括信号锁定(Stuck-at-0/1)、信号开路(OpenLine)、信号不定态(Indetermination)三种故障模式；电路瞬时性故障包括位翻转(BitFlip)，瞬时脉冲(Pulse)，信号不定态(Indetermination)三种故障模式。
故障产生器的输入为从目标信号列表中获取的列表行数以及仿真时指定的初始化信息，其中初始化信息包括：
初始故障类型(Init故障类型)，可以指定为永久性故障或瞬时性故障。
永久故障比例(PFaultRate)，指定永久性故障的注入比例，范围为[0,100]的real型数据。如果该参数设置为a，即永久性故障占比为a％，瞬时性故障占比为(100-a)％。
初始故障模式(Init故障模式)，根据指定的初始故障类型，设置为相应的某种故障模式。
瞬时故障持续时间(Init瞬态故障的持续时间)，指定瞬时性故障的持续时间，该输入参量实际上是一个数据范围，例如[0.01，10]，内部就会在0.01到10之间随机产生一个real型数据，并将这个数与系统的时钟周期相乘，将乘积时间量作为瞬时性故障的持续时间；当故障类型为永久性故障时，内部自动默认故障持续时间为整个仿真时间。
故障注入间隔(IngectionInterval)，设置两次故障注入的时间间隔，该输入参量实际上是一个数据范围，例如[100，150]，内部就在100到150之间随机产生一个real型数据，并将这个数与系统的时钟周期相乘，将乘积时间量作为两次故障注入的时间间隔，以此来达到调节故障注入量的目的，间隔时间越短，故障注入越密集。
目标信号索引(InitI)，指定待注入故障的信号在目标信号列表中的索引号。
随机方式(RandomType)，可以指定故障是否随机注入，以及随机故障在各个目标信号集上的随机分布方式，随机概率分布算法程序可以根据需要进行添加。
故障产生器的主要功能是根据指定的随机方式来确定并输出故障类型(FaultType)、故障模式(FaultModel)、瞬态故障的持续时间(TFaultDuration)以及目标信号在列表中的索引号(i)。
故障产生器的工作方式为，根据指定输入的随机方式确定是否随机产生故障类型、故障模式、瞬态故障持续时间、目标信号索引号以及产生这些输出量的随机分布方式；当输入的随机方式指定为不采用随机方式时，输出的故障类型、故障模式、瞬态故障持续时间、目标信号索引号均为指定的初始值；当输入的随机方式指定为某种随机方式时，输出的故障类型、故障模式、瞬态故障持续时间、目标信号索引号均根据指定的随机分布方式并结合永久故障比例随机产生。
当随机方式设定为不采用随机故障注入时，故障产生器输出到故障注入机的信号故障类型，故障模式，瞬态故障的持续时间以及i均采用设计者预先设定的初始值；当随机方式设置为某种随机故障注入方式时，故障产生器就根据指定的随机概率分布方式产生出故障类型，故障模式，瞬态故障的持续时间以及i(1≤i≤n)，并输出到故障注入机。在故障产生器中添加各种随机概率分布程序，就可以模拟出相应的随机分布故障。处理器在实际环境中工作时，故障产生具有某种随机性的特点，因此利用故障产生器的随机功能可以更好的模拟出实际环境下故障的随机特性。
3.故障注入机(Fault Injector)的实施
故障注入即是根据指定的故障类型与故障注入的时间信息完成对目标信号值的修改。故障类型包括永久性故障和瞬时性故障。永久性故障即模拟信号锁定(Stuck-at-0/1)、信号开路(OpenLine)、信号不定态(Indetermination)，直到仿真时间结束。瞬时性故障即是模拟电平翻转(BitFlip)，瞬时脉冲(Pulse)，信号不定态(Indetermination)几种故障模型，然后等故障持续时间结束后撤销故障注入。
为了模拟实际环境中不同的注入量对处理器的影响，可以设置每次故障注入的时间间隔，达到控制注入量的目的；故障的目标信号，以及故障注入后处理器的运行效果可以在仿真中按照一般的仿真流程进行波形观察或者打印并查阅运行记录。
故障注入机主要接收故障产生器的输出信号，并完成相应的故障注入。
故障注入机首先根据输入的i值从目标信号列表中取出相应的目标信号si，然后根据故障注入模式，采用设置信号值的方式，执行故障注入。故障注入时，需要针对不同的故障类型与故障模式执行不同的操作。
需要注意的是，故障注入机中目标信号的映射以及信号强制赋值的方式，根据不同的仿真平台可能有所不同，例如在Active-HDL平台上分别采用“Signal_Agent()”与“Force()”程序来实现信号映射与信号强制赋值操作；在VHDL-2008版本的描述语言中专门增加了的“Force”和“Release”语句来实现信号强制赋值相关的操作，这样很大程度上减少了本方法对仿真验证平台的依赖性。
本发明方法实施之后，对Timer进行故障注入，仿真环境设置如下：
故障产生器的随机方式(RandomType)指定为故障随机注入(均匀分布随机故障注入)。
永久故障比例(PFaultRate)设置为0.1，即永久性故障占0.1％，其余均为瞬时性故障。
瞬时故障持续时间(InitTFaultDuration)分别设置为[0.01，10]T，其中T为系统时钟周期，实验中T＝2.5ns。
故障注入间隔(IngectionInterval)设置为[50，100]T。
本发明基于仿真的数字电路故障注入方法在仿真的Test Bench文件中直接实现，并且包含目标信号列表，故障产生器，故障注入机三个组成部分。目标信号列表以文件的方式存在，列表中为待注入故障的目标信号集合，集合中的每个元素代表设计中的一个信号的模块路径，通过这个模块路径可以唯一指定到设计中的某个信号。
以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。

Claims (5)

1.一种基于仿真的数字电路故障注入方法，其特征在于，包括以下步骤：
step1：创建目标信号列表S n
提取设计中的故障注入点并写入文件实现目标信号列表的创建；
step2：获取目标信号
首先确定给系统中的哪一个信号注入故障，然后确定该信号在目标信号列表中的索引号，并根据索引号将目标信号的信息读取出来，这样就从目标信号列表中获取了故障注入目标；
获取目标信号采用故障产生器实现，故障产生器的输入为从目标信号列表中获取的列表行数以及仿真时指定的初始化信息；故障产生器根据指定的随机方式来确定并输出故障类型、故障模式、瞬态故障的持续时间以及目标信号在列表中的索引号i；
当随机方式设定为不采用随机故障注入时，故障产生器输出到故障注入机的信号故障类型，故障模式，瞬态故障的持续时间以及索引号i均采用设计者预先设定的初始值；当随机方式设置为某种随机故障注入方式时，故障产生器就根据指定的随机概率分布方式产生出故障类型，故障模式，瞬态故障的持续时间以及索引号i，并输出到故障注入机，其中1≤i≤n；在故障产生器中添加各种随机概率分布程序，就能够模拟出相应的随机分布故障；
step3：故障注入
根据指定的故障类型与故障注入的时间信息完成对目标信号值的修改；
故障类型包括永久性故障和瞬时性故障。
2.根据权利要求1所述的基于仿真的数字电路故障注入方法，其特征在于，step1中，目标信号列表是待注入故障的信号集合，目标信号列表为文件形式，文件中所列的信号是需要注入故障的信号，每个信号在文件中占据文件的一行。
3.根据权利要求1所述的基于仿真的数字电路故障注入方法，其特征在于，初始化信息包括：
初始故障类型，指定为永久性故障或瞬时性故障；
永久故障比例，指定永久性故障的注入比例，范围为[0,100]的real型数据；如果该永久性故障的注入比例设置为a，即永久性故障占比为a%，瞬时性故障占比为(100-a)%；
初始故障模式，根据指定的初始故障类型，设置为相应的故障模式；
瞬时故障持续时间，指定瞬时性故障的持续时间，该输入参量是一个数据范围，该数据范围内部会随机产生一个real型数据，并将这个数与系统的时钟周期相乘，将乘积时间量作为瞬时性故障的持续时间；当故障类型为永久性故障时，内部自动默认故障持续时间为整个仿真时间；
故障注入间隔，设置两次故障注入的时间间隔，该输入参量是一个数据范围，该数据范围内部会随机产生一个real型数据，并将这个数与系统的时钟周期相乘，将乘积时间量作为两次故障注入的时间间隔，以此来达到调节故障注入量的目的，间隔时间越短，故障注入越密集；
目标信号索引，指定待注入故障的信号在目标信号列表S n 中的索引号i；
随机方式，指定故障是否随机注入，以及随机故障在各个目标信号集上的随机分布方式，随机概率分布算法程序根据需要进行添加。
4.根据权利要求1所述的基于仿真的数字电路故障注入方法，其特征在于，故障注入采用故障注入机实现，故障注入机用于接收故障产生器的输出信号，并完成相应的故障注入。
5.根据权利要求4所述的基于仿真的数字电路故障注入方法，其特征在于，故障注入机首先根据输入的索引号i的值从目标信号列表中取出相应的目标信号S i ，然后根据故障注入模式，采用设置信号值的方式，执行故障注入。
CN201810186686.6A 2018-03-07 2018-03-07 一种基于仿真的数字电路故障注入方法 Active CN108427838B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810186686.6A CN108427838B (zh) 2018-03-07 2018-03-07 一种基于仿真的数字电路故障注入方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810186686.6A CN108427838B (zh) 2018-03-07 2018-03-07 一种基于仿真的数字电路故障注入方法

Publications (2)

Publication Number Publication Date
CN108427838A CN108427838A (zh) 2018-08-21
CN108427838B true CN108427838B (zh) 2021-12-24

Family

ID=63157503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810186686.6A Active CN108427838B (zh) 2018-03-07 2018-03-07 一种基于仿真的数字电路故障注入方法

Country Status (1)

Country Link
CN (1) CN108427838B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817053A (zh) * 2019-03-25 2019-05-28 国网冀北电力有限公司管理培训中心 基于软件仿真的交直流电源故障模拟培训系统
CN114706324B (zh) * 2022-04-14 2023-11-28 南京航空航天大学 一种基于时间触发的分布式控制器快速原型及仿真验证方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104536303A (zh) * 2014-12-11 2015-04-22 中国航空工业集团公司第六三一研究所 一种故障注入方法
CN105005015A (zh) * 2015-04-23 2015-10-28 广西电网有限责任公司电力科学研究院 一种基于硬件电路故障注入的电路故障仿真系统
CN107167725A (zh) * 2017-03-30 2017-09-15 北京时代民芯科技有限公司 一种快速低开销全自动数字集成电路单粒子故障注入系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012040293A1 (en) * 2010-09-21 2012-03-29 Ansaldo Sts Usa, Inc. Method of analyzing the safety of a device employing on target hardware description language based fault injection
CN103559112B (zh) * 2013-11-05 2015-11-25 北京经纬恒润科技有限公司 一种软件故障注入方法及系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104536303A (zh) * 2014-12-11 2015-04-22 中国航空工业集团公司第六三一研究所 一种故障注入方法
CN105005015A (zh) * 2015-04-23 2015-10-28 广西电网有限责任公司电力科学研究院 一种基于硬件电路故障注入的电路故障仿真系统
CN107167725A (zh) * 2017-03-30 2017-09-15 北京时代民芯科技有限公司 一种快速低开销全自动数字集成电路单粒子故障注入系统

Also Published As

Publication number Publication date
CN108427838A (zh) 2018-08-21

Similar Documents

Publication Publication Date Title
CN100576221C (zh) 一种验证抗单粒子效应能力的故障注入系统及其方法
US10268787B2 (en) Hybrid timing analysis method and associated system and non-transitory computer readable medium
US8271252B2 (en) Automatic verification of device models
US4594677A (en) System for detecting and diagnosing noise caused by simultaneous current switching
CN108427838B (zh) 一种基于仿真的数字电路故障注入方法
CN110941934A (zh) 一种fpga原型验证开发板分割仿真系统、方法、介质及终端
US7865795B2 (en) Methods and apparatuses for generating a random sequence of commands for a semiconductor device
US5819072A (en) Method of using a four-state simulator for testing integrated circuit designs having variable timing constraints
US20090112554A1 (en) Test Bench, Method, and Computer Program Product for Performing a Test Case on an Integrated Circuit
US20080126063A1 (en) Simulation System with Guided Backtracking
CN104598699A (zh) 面向SystemC电路模型的软错误敏感度分析方法
WO2021175099A1 (zh) 一种有效的存储器电路随机故障注入方法
US20070106488A1 (en) Incremental circuit re-simulation system
US9058452B1 (en) Systems and methods for tracing and fixing unknowns in gate-level simulation
US20050076282A1 (en) System and method for testing a circuit design
US6629289B2 (en) Timing verifying system in which waveform slew is considered
CN112858891B (zh) 电路敏感节点自动化检测方法
CN111079356B (zh) 一种单粒子加固有效性系统级验证方法
Bombieri et al. Hybrid, incremental assertion-based verification for TLM design flows
Violante Accurate single-event-transient analysis via zero-delay logic simulation
CN110377924A (zh) 硬错误模拟及其使用
Taatizadeh et al. A methodology for automated design of embedded bit-flips detectors in post-silicon validation
Makar et al. Iddq test pattern generation for scan chain latches and flip-flops
US11250198B2 (en) Method to perform hardware safety analysis without fault simulation
Choi et al. Dependability estimation of a digital system with consideration of software masking effects on hardware faults

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant