CN103666479B - 一种半导体芯片的蚀刻组合物及蚀刻方法 - Google Patents

一种半导体芯片的蚀刻组合物及蚀刻方法 Download PDF

Info

Publication number
CN103666479B
CN103666479B CN201210404520.XA CN201210404520A CN103666479B CN 103666479 B CN103666479 B CN 103666479B CN 201210404520 A CN201210404520 A CN 201210404520A CN 103666479 B CN103666479 B CN 103666479B
Authority
CN
China
Prior art keywords
etch
combination
semi
etch combination
conductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210404520.XA
Other languages
English (en)
Other versions
CN103666479A (zh
Inventor
游胜闵
孙文檠
王泰瑞
陈奕帆
孙佳涼
江豪祥
廖品冠
江起帆
林泽胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN103666479A publication Critical patent/CN103666479A/zh
Application granted granted Critical
Publication of CN103666479B publication Critical patent/CN103666479B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)
  • Photovoltaic Devices (AREA)

Abstract

一种半导体芯片的蚀刻组合物，包括：0.5至50wt%的碱；10至80wt%的醇；0.01至15wt%的添加剂；以及余量的水。此外，还提供一种半导体芯片的蚀刻方法。当该蚀刻组合物用于半导体芯片的全表面或部分表面上时，在60至200℃温度范围内，该蚀刻组合物与该半导体芯片反应形成包含固体、液体和气体的泡沫以蚀刻该半导体芯片，该添加剂于加热反应中，同时形成该半导体芯片表面上的氧化物屏蔽。据此，提供具有优良纹理化结构的半导体芯片表面，并能实现半导体芯片单一表面的蚀刻。

Description

一种半导体芯片的蚀刻组合物及蚀刻方法
技术领域
本发明关于一种蚀刻组合物、使用该蚀刻组合物的蚀刻方法，尤其关于一种可于半导体芯片表面形成纹理结构的蚀刻组合物。
背景技术
近年来，为解决环境污染及能源短缺的问题，发展太阳能产业成为重要议题。尤其是，太阳能电池(solar cell)经太阳光照射后，能将光能转换成电能。
为了提升太阳能电池的转换效率，必须有效控制用于太阳能电池的芯片，例如，硅芯片的正面粗糙化程度及背面平整化程度。尤其是，在钝化发射极及背表面电池(PERC；Passivated Emitter and Rear Cells)和指叉型背接触太阳电池(Interdigitated Back Contact solar cells;IBC)的情况中，当硅芯片的正面形成有纹理(texture)结构且背面呈光滑状态时，可获得高转换效率的太阳能电池。
已知太阳能电池制程中，通过将芯片浸入蚀刻液中进行芯片正面的粗糙化处理及背面的平整化处理。其中，粗糙化处理时，必须将芯片浸泡在粗糙化蚀刻液中，使芯片双面均产生粗糙化结构。平整化处理时，必须在芯片的单一表面形成保护性罩体，接着再将芯片浸泡在平整化蚀刻液中，在完成单一面的平整化蚀刻同时，才得以维持芯片另一表面的粗糙化程度。然而，此种制程易损伤芯片或损耗芯片厚度，盖因芯片的平整化表面制作过程，先进行粗糙化蚀刻，再进行平整化蚀刻，此外因为罩体的形成及移除造成了成本提高与生产速率下降的问题。例如，US7858426揭露一种纹理化和制造太阳能电池的方法，其使用批次(batch type)湿式蚀刻。因此，易造成芯片破损，并且由于双面均进行蚀刻造成额外损耗芯片厚度。
US20030194309揭露一种用于平坦对象的输送滚轮、压制装置及输送系统，使用输送滚轮引导芯片，以进行连续式湿法蚀刻。虽然该方法可实现纹理结构，但芯片整体仍然浸渍于蚀刻液中，仍会造成芯片双面厚度的损耗，并且双面的蚀刻结构仍然同样为粗糙化结构，仍不符合高效率硅晶太阳能电池的需求，必须再增加一道平整化蚀刻制程。再者，虽然该方法可实现连续式湿法蚀刻，但是由于输送滚轮须浸泡于高温蚀刻液中，因此材料须选择聚四氟乙烯材质并造成需要极高成本。
US6663944揭露一种用于太阳能电池的纹理化半导体芯片，包括步骤：喷涂光阻；烤干以形成单一表面上的局部覆盖屏蔽，接着进行浸泡蚀刻，并由于单一表面的局部屏蔽的作用，在浸泡蚀刻后芯片的双面结构可分别形成粗糙化和平整化的表面。然而，批次式浸泡的湿法蚀刻仍会造成芯片容易破损，并且光阻的使用与去除增加了材料成本与生产时间。
US7927498揭露一种太阳能电池及纹理化太阳能电池的方法，包括步骤：以网印涂布方式将含有金属粒子的糊料涂布在硅芯片上；加热去除有机溶剂后形成金属遮蔽；以及浸泡蚀刻液可形成单面抗反射结构。然而，批次式浸泡的湿法蚀刻仍会造成芯片容易破损，并且含有金属粒子的糊料的使用与去除增加了材料成本与生产时间。
另外，再者，US20050247674揭露一种糊状蚀刻媒质，可全区域及选择性地蚀刻硅表面及硅层，简单的网印方式，图形化蚀刻。然而，此种糊状蚀刻媒质不易移除，使得糊状蚀刻媒质的移除易造成芯片薄型化而提高破片机率。再者，使用该糊状蚀刻媒质亦无法形成高品质的纹理化及平整化结构。
综上，本技术领域亟需用于制造纹理化太阳能电池的蚀刻方法，其中纹理化蚀刻反应可控制在基板的单一表面上进行，而不造成另一表面有任何蚀刻反应，并且蚀刻过程不易造成芯片破损或损耗多余的芯片厚度。
发明内容
提供一种半导体芯片的蚀刻组合物，其包括：(A)碱，以该蚀刻组合物的总重量为基准，该碱的含量为0.5至50wt%；(B)醇，以该蚀刻组合物的总重量为基准，该醇的含量为10至80wt%；(C)添加剂，以该蚀刻组合物的总重量为基准，该添加剂的含量为0.01至15wt%，且该添加剂选自氧化硼、硼酸、硼酸钾、四硼酸钠、氯化铝、氢氧化铝、磷酸、磷酸硅、磷酸硼、磷酸铝、硫酸、甲酸、醋酸、柠檬酸、硝酸及其组成组的至少一种；以及(D)余量的水，在一蚀刻温度下，该蚀刻组合物与该半导体芯片反应形成包含固体、液体和气体的泡沫以蚀刻该半导体芯片。
一具体实施例中，当该蚀刻组合物施用于半导体芯片的全表面或部分表面上时，在60℃至200℃温度范围内，该蚀刻组合物与该半导体芯片反应形成包含固体、液体和气体的泡沫以蚀刻该半导体芯片，该添加剂形成该半导体芯片表面上的氧化物屏蔽。另一具体实施例中，可将该蚀刻组合物施用于半导体芯片的全表面或部分表面上，在60℃至200℃温度范围内，该蚀刻组合物与半导体芯片材料反应形成包含固体、液体和气体的泡沫状形态，并对半导体材料进行蚀刻，该添加剂于泡沫化蚀刻反应同步形成该半导体芯片表面上的氧化物屏蔽。
此外，还提供一种半导体芯片的蚀刻方法，包括步骤：将第一蚀刻组合物施用至半导体芯片的第一表面，以及在一蚀刻温度下，蚀刻该半导体芯片，其中，该第一蚀刻组合物包括：(A)碱，以该第一蚀刻组合物的总重量为基准，该碱的含量为0.5至50wt%；(B)醇，以该第一蚀刻组合物的总重量为基准，该醇的含量为10至80wt%；(C)添加剂，以该第一蚀刻组合物的总重量为基准，该添加剂的含量为0.01至15wt％，且该添加剂选自氧化硼、硼酸、硼酸钾、四硼酸钠、氯化铝、氢氧化铝、磷酸、磷酸硅、磷酸硼、磷酸铝、硫酸、甲酸、醋酸、柠檬酸、硝酸及其组成组的至少一种；以及(D)余量的水。一具体实施例中，该添加剂于该蚀刻温度下，同时形成该半导体芯片表面上的氧化物屏蔽。
通过该蚀刻组合物及蚀刻方法，能提供具有优良纹理化结构的半导体芯片表面。该蚀刻组合物及蚀刻方法亦能实现半导体芯片单一表面的蚀刻，同时另一表面无须披覆保护性罩体。因此，可在省略形成非蚀刻表面上的保护性罩体的步骤的情形下，实现半导体芯片单一表面的纹理化蚀刻。
附图说明
图1是本公开实施例的形成纹理化表面的制作流程；
图2是基板单一表面上自发性发泡蚀刻的形貌；
图3是基板上单一表面同步反应生成的析出氧化物；
图4是经实施例蚀刻组合物蚀刻的硅芯片表面；
图5是经比较例蚀刻组合物蚀刻的硅芯片表面；
图6是经比较例5蚀刻组合物蚀刻的硅芯片表面；
图7是经实施例及比较例蚀刻自发性发泡蚀刻的硅芯片的对各波长区段的反射率关系图；以及
图8是经实施例自发性发泡蚀刻、及比较例批次式浸泡蚀刻的硅芯片的对各波长区段的反射率关系图。
具体实施方式
以下通过特定的具体实施例说明实施方式，该领域技术人员可由本说明书所揭示的内容了解本案的其它优点与功效。也可通过其它不同的具体实施例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不悖离本创作的精神下进行各种修饰与变更。
图1是实施例中形成纹理化表面的制作流程，包括：提供(A)碱、(B)醇、及(C)添加剂；超声波震荡混合；涂布于基板的单一表面上；加热与自发性发泡(self-foaming)；同步析出氧化物于基板表面；完成单一面的纹理化蚀刻。
如图1所示，半导体的蚀刻组合物包括：(A)碱；(B)醇；以及(C)添加剂，其中，在一蚀刻温度下，该蚀刻组合物与该半导体芯片反应形成包含固体、液体和气体的泡沫以蚀刻该半导体芯片。
于适当蚀刻温度下，本公开的蚀刻组合物可自发性发泡，从而在半导体芯片表面反应形成固-液-气三相共存的胶体泡沫(colloidal foam)，如图2所示。因此，可将蚀刻组合物中的液体部份维持在胶体泡沫内，从而避免液体部份溢流到非蚀刻表面。换言之，该蚀刻组合物容易控制。因此，使用本公开的蚀刻组合物，可以非浸泡方式进行蚀刻，从而省略形成非蚀刻表面上的保护性罩体的步骤。一具体实施例中，该蚀刻温度可介于60至200℃。又一具体实施例中，蚀刻温度可介于80至150℃。
于蚀刻期间，添加剂与半导体芯片反应，以形成随机覆盖半导体芯片表面的氧化物，如图3。因此，通过本公开的蚀刻组合物，可在半导体表面形成纹理化结构，以降低反射率。一具体实施例中，本公开的蚀刻组合物用来形成具有纹理结构表面的硅芯片，以制造高转换效率的硅晶太阳能电池。
碱可为氢氧化钠、氢氧化钾、碳酸钾或其组成组的至少一种。醇可为乙二醇、二甘醇、丙三醇、三甘醇或其组成组的至少一种。添加剂可为选自氧化硼、硼酸、硼酸钾、四硼酸钠、氯化铝、氢氧化铝、磷酸、磷酸硅、磷酸硼、磷酸铝、硫酸、甲酸、醋酸、柠檬酸、硝酸及其组成组的至少一种，但不限于此。
以该蚀刻组合物的总重量为基准，该碱的含量可为0.5至50wt％，该醇的含量可为10至80wt％，该添加剂的含量可为0.01至15wt％，但不限于此。
半导体芯片可由硅、锗或其组合制成，但不限于此。当半导体芯片由硅制成时，所使用的硅可为单晶硅、多晶硅或其组合。
关于包括于上述蚀刻组合物中所列的成分，仅用于说明实施例，并非意欲限制主张范围。也就是说，上述蚀刻组合物还可包括其它成分。例如，上述蚀刻组合物还可包括余量的水。
前述蚀刻方法包括步骤：将第一蚀刻组合物施用至半导体芯片的第一表面；以及在一蚀刻温度下，蚀刻该半导体芯片，其中，该第一蚀刻组合物包括：(A)碱，以该第一蚀刻组合物的总重量为基准，该碱的含量为0.5至50wt%；(B)醇，以该第一蚀刻组合物的总重量为基准，该醇的含量为10至80wt％；(C)添加剂，以该第一蚀刻组合物的总重量为基准，该添加剂的含量为0.01至15wt%，且该添加剂选自氧化硼、硼酸、硼酸钾、四硼酸钠、氯化铝、氢氧化铝、磷酸、磷酸硅、磷酸硼、磷酸铝、硫酸、甲酸、醋酸、柠檬酸、硝酸及其组成组的至少一种；以及(D)余量的水。一具体实施例中，该蚀刻温度可介于60至200℃。又一具体实施例中，蚀刻温度可介于80至150℃。
上述蚀刻方法还可包括步骤：将第二蚀刻组合物施用至半导体芯片的第二表面；以及在60至200℃的温度范围内，蚀刻该半导体芯片，其中，该第二蚀刻组合物包括：(A)碱，以该第二蚀刻组合物的总重量为基准，该碱的含量为0.5至50wt%；以及(B)醇，以该第二蚀刻组合物的总重量为基准，该醇的含量为10至80wt％。
上述第一蚀刻组合物中的添加剂可为选自氧化硼、硼酸、硼酸钾、四硼酸钠、氯化铝、氢氧化铝、磷酸、磷酸硅、磷酸硼、磷酸铝、硫酸、甲酸、醋酸、柠檬酸、硝酸及其组成组的至少一种，但不限于此。
上述第一蚀刻组合物和第二蚀刻组合物中的碱可为氢氧化钠、氢氧化钾、碳酸钾或其组成组的至少一种。上述第一蚀刻组合物和第二蚀刻组合物中的醇可为乙二醇、二甘醇、丙三醇、三甘醇或其组成组的至少一种。
在上述第一蚀刻组合物的情况中，以该第一蚀刻组合物的总重量为基准，该碱的含量可为0.5至50wt％，该醇的含量可为10至80wt％，该添加剂的含量可为0.01至15wt%，但不限于此。
在上述第二蚀刻组合物的情况中，以该第二蚀刻组合物的总重量为基准，该碱的含量可为0.5至50wt％，该醇的含量可为10至80wt％，但不限于此。实现蚀刻温度的时机无特别限制，例如，可在施用该蚀刻组合物之前，将半导体芯片加热至上述蚀刻温度。另一具体实施例中，可在施用蚀刻组合物的后，将半导体芯片加热至上述蚀刻温度。
关于包括于第二蚀刻组合物中所列的成分，仅用于说明实施例，并非意欲限制主张范围。也就是说，第二蚀刻组合物还可包括其它成分。例如，第二蚀刻组合物还可包括余量的水。
第一和第二蚀刻组合物可铜，例如，喷涂法、旋涂法、网印法或刮刀法施加，但不限于此。
以下通过特定的具体实施例进一步说明特点与功效，但非用于限制本发明的范畴。
<实施例>
蚀刻组合物的制备
根据下述表1所示的组成及比例，制备12种蚀刻组合物，其包含实施例1至8、及比较例1至5。在实施例方面，所制备的蚀刻组合物主要含有：(A)0.5至50wt%的碱；(B)10至80wt%的醇；以及(C)0.01至15wt%的添加剂。在比较例方面，比较例1至4所制备的蚀刻组合物主要含有：(A)0.5至50wt%的碱；以及(B)10至80wt%的醇。比较例5所制备的蚀刻组合物主要含有：(A)1.5wt%的氢氧化钾；以及(B)3wt%的异丙醇。
表1实施例组成
自发性发泡蚀刻
提供12片硅芯片。通过网印法，分别将实施例1至8、及比较例1至4的蚀刻组合物施加于该12片硅芯片表面。接着，将施有上述蚀刻组合物的硅芯片加热到120℃。然后，进行蚀刻8分钟。最后，洗去蚀刻组合物。据此，完成硅芯片表面的纹理化处理。
批次式浸泡蚀刻
提供硅芯片。于硅芯片背面形成保护性罩体。将硅芯片浸入加热至80℃的比较例5的蚀刻组合物。然后，进行蚀刻30分钟。接着，洗去蚀刻组合物。最后，移除硅芯片背面的保护性罩体。据此，完成硅芯片表面的纹理化处理。
纹理化处理的观察与评估
以扫描电子显微镜观察经蚀刻的硅芯片表面。如图4所示，该图为经实施例7蚀刻组合物蚀刻的硅芯片表面。由图4可见，在硅芯片表面上形成密集且鲜明的金字塔结构。即，形成优良的纹理化结构。如图5所示，该图为经比较例3蚀刻组合物蚀刻的硅芯片表面。由图5可见，纹理化结构不明显。如图6所示，该图为经比较例5蚀刻组合物蚀刻的硅芯片表面。由图6可见，虽然金字塔结构致密，但蚀刻所需时间较长，并且由于含低沸点的异丙醇，造成在蚀刻过程中需不断补充，造成蚀刻材料与设备成本较高；此外，批次式浸泡蚀刻会造成芯片的双面均为粗糙化结构，将不利于高效率硅晶太阳能电池的制作。
如下列表2所示，为纹理化处理效果的评估，评估标准如下:
◎：良好；
○：佳；
△：尚可；
╳：差
表2
  蚀刻组合物   蚀刻方式   纹理化处理效果
  实施例1   自发性发泡蚀刻   △
  实施例2   自发性发泡蚀刻   ○
  实施例3   自发性发泡蚀刻   ◎
  实施例4   自发性发泡蚀刻   ◎
  实施例5   自发性发泡蚀刻   ○
  实施例6   自发性发泡蚀刻   ○
  实施例7   自发性发泡蚀刻   ◎
  实施例8   自发性发泡蚀刻   ◎
  比较例1   自发性发泡蚀刻   ╳
  比较例2   自发性发泡蚀刻   ╳
  比较例3   自发性发泡蚀刻   ╳
  比较例4   自发性发泡蚀刻   ╳
  比较例5   批次式浸泡蚀刻   ◎
反射率的测量
以JASCO V670 Research UV-Visible Spectrophotomer测量上述经蚀刻的硅芯片表面反射率。如图7所示，该图为经实施例7及比较例3蚀刻自发性发泡蚀刻的硅芯片的对各波长区段的反射率关系图。由图7可知，含有硼酸的实施例7蚀刻后，硅芯片的反射率较低。亦即，抗反射率佳。如图8所示，该图为经实施例7自发性发泡蚀刻、及比较例5批次式浸泡蚀刻的硅芯片的对各波长区段的反射率关系图。由图8可知，经含有硼酸的实施例7蚀刻后，硅芯片的反射率较低。即，抗反射率佳。
上述实施例仅例示性说明本案的组合物与制备方法，而非用于限制本案。任何该领域技术人员均可在不违背本案的精神及范畴下，对上述实施例进行修饰与改变。因此，本案的权利保护范围，应如权利要求书所载。

Claims (19)

1.一种半导体芯片的蚀刻组合物，包括：
(A)碱，以该蚀刻组合物的总重量为基准，该碱的含量为0.5至50wt％；
(B)醇，以该蚀刻组合物的总重量为基准，该醇的含量为10至80wt％；
(C)添加剂，以该蚀刻组合物的总重量为基准，该添加剂的含量为0.01至15wt％，且该添加剂选自氧化硼、硼酸、硼酸钾、四硼酸钠、磷酸硼及其组成组的至少一种；以及
(D)余量的水，
在介于60至200℃的蚀刻温度下，该蚀刻组合物与该半导体芯片反应形成包含固体、液体和气体的泡沫以蚀刻该半导体芯片。
2.如权利要求1所述的蚀刻组合物，其特征在于，该半导体芯片由硅、锗或其组合制成。
3.如权利要求1所述的蚀刻组合物，其特征在于，该半导体芯片由单晶硅、多晶硅或其组合制成。
4.如权利要求1所述的蚀刻组合物，其特征在于，该碱为氢氧化钠、氢氧化钾、碳酸钾或其组成群组的至少一种。
5.如权利要求1所述的蚀刻组合物，其特征在于，该醇为乙二醇、二甘醇、丙三醇、三甘醇或其组成组的至少一种。
6.一种半导体芯片的蚀刻方法，包括步骤：
将第一蚀刻组合物施加于半导体芯片的第一表面；以及
在介于60至200℃的蚀刻温度下，蚀刻该半导体芯片，
其特征在于，该第一蚀刻组合物包括：
(A)碱，以该第一蚀刻组合物的总重量为基准，该碱的含量为0.5至50wt％；
(B)醇，以该第一蚀刻组合物的总重量为基准，该醇的含量为10至80wt％；
(C)添加剂，以该第一蚀刻组合物的总重量为基准，该添加剂的含量为0.01至15wt％，且该添加剂选自氧化硼、硼酸、硼酸钾、四硼酸钠、磷酸硼及其组成组的至少一种；以及
(D)余量的水。
7.如权利要求6所述的方法，其特征在于，在施用该第一蚀刻组合物之前，将该半导体芯片加热至该蚀刻温度。
8.如权利要求6所述的方法，其特征在于，在施用该第一蚀刻组合物之后，将该半导体芯片加热至该蚀刻温度。
9.如权利要求6所述的方法，其特征在于，在施用该第一蚀刻组合物之后，将该第一蚀刻组合物加热至该蚀刻温度。
10.如权利要求6所述的方法，其特征在于，该蚀刻温度介于80至150℃。
11.如权利要求6所述的方法，其特征在于，该第一蚀刻组合物通过喷涂法、旋涂法、网印法或刮刀法施加。
12.如权利要求6所述的方法，其特征在于，该半导体芯片由硅、锗或其组合制成。
13.如权利要求6所述的方法，其特征在于，该半导体芯片由单晶硅、多晶硅或其组合制成。
14.如权利要求6所述的方法，其特征在于，该碱为氢氧化钠、氢氧化钾、碳酸钾或其组成组的至少一种。
15.如权利要求6所述的方法，其特征在于，该醇为乙二醇、二甘醇、丙三醇、三甘醇或其组成组的至少一种。
16.如权利要求6所述的方法，其中，该添加剂于该蚀刻温度下，同时形成该半导体芯片表面上的氧化物屏蔽。
17.如权利要求6所述的方法，还包括步骤：
将第二蚀刻组合物施加于半导体芯片的第二表面；以及
在60至200℃的蚀刻温度下，蚀刻该半导体芯片，
其特征在于，该第二蚀刻组合物包括：
(A)碱，以该第二蚀刻组合物的总重量为基准，该碱的含量为0.5至50wt％；以及
(B)醇，以该第二蚀刻组合物的总重量为基准，该醇的含量为10至80wt％。
18.如权利要求17所述的方法，其特征在于，该碱为氢氧化钠、氢氧化钾、碳酸钾或其组成组的至少一种。
19.如权利要求17所述的方法，其特征在于，该醇为乙二醇、二甘醇、丙三醇、三甘醇或其组成组的至少一种。
CN201210404520.XA 2012-09-20 2012-10-22 一种半导体芯片的蚀刻组合物及蚀刻方法 Active CN103666479B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101134424 2012-09-20
TW101134424A TWI506122B (zh) 2012-09-20 2012-09-20 一種半導體晶片之蝕刻組成物及蝕刻方法

Publications (2)

Publication Number Publication Date
CN103666479A CN103666479A (zh) 2014-03-26
CN103666479B true CN103666479B (zh) 2015-07-01

Family

ID=47747485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210404520.XA Active CN103666479B (zh) 2012-09-20 2012-10-22 一种半导体芯片的蚀刻组合物及蚀刻方法

Country Status (4)

Country Link
US (1) US20140080313A1 (zh)
EP (1) EP2711989B1 (zh)
CN (1) CN103666479B (zh)
TW (1) TWI506122B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6406908B2 (ja) * 2014-07-18 2018-10-17 キヤノン株式会社 シリコン基板をエッチングするエッチング方法、及び前記エッチング方法を含む液体吐出ヘッドの製造方法
CN104390911A (zh) * 2014-10-31 2015-03-04 山东华芯半导体有限公司 一种芯片键合线焊接力度的检测方法
CN108242477B (zh) * 2016-12-27 2020-03-24 中国科学院上海高等研究院 层转移单晶硅薄膜用籽晶衬底的微接触湿法刻蚀制备方法
CN107421940A (zh) * 2017-05-26 2017-12-01 云南师范大学 硼砂腐蚀单晶硅制作表面增强拉曼基底的方法
CN111945229B (zh) * 2020-08-13 2022-01-28 浙江正泰太阳能科技有限公司 一种单晶硅片的单面制绒工艺及太阳能电池片的制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4137123A (en) * 1975-12-31 1979-01-30 Motorola, Inc. Texture etching of silicon: method
KR100378016B1 (ko) 2001-01-03 2003-03-29 삼성에스디아이 주식회사 태양 전지용 반도체 기판의 텍스처링 방법
ES2220851T3 (es) 2002-04-15 2004-12-16 Rena Sondermaschinen Gmbh Rodillo de transporte, dispositivo de retencion y sistema de transporte para material de transporte plano.
DE10241300A1 (de) 2002-09-04 2004-03-18 Merck Patent Gmbh Ätzpasten für Siliziumoberflächen und -schichten
JPWO2009072438A1 (ja) * 2007-12-04 2011-04-21 三益半導体工業株式会社 多結晶シリコン基板の製造方法及び多結晶シリコン基板
US8101231B2 (en) * 2007-12-07 2012-01-24 Cabot Corporation Processes for forming photovoltaic conductive features from multiple inks
KR101038487B1 (ko) 2008-02-13 2011-06-02 엘지전자 주식회사 금속 촉매를 이용한 태양전지의 습식 텍스처링 방법
KR101168589B1 (ko) 2008-03-26 2012-07-30 엘지전자 주식회사 계면 활성제를 이용한 실리콘 태양전지의 텍스처링 방법
KR101079261B1 (ko) * 2009-09-29 2011-11-03 한국세라믹기술원 태양전지 및 이를 제조하는 방법
US8759231B2 (en) * 2009-12-29 2014-06-24 Intermolecular, Inc. Silicon texture formulations with diol additives and methods of using the formulations
DE102010019079A1 (de) * 2010-04-30 2011-11-03 Gp Solar Gmbh Additiv für alkalische Ätzlösungen, insbesondere für Texturätzlösungen, sowie Verfahren zu dessen Herstellung
US8637405B2 (en) * 2011-06-21 2014-01-28 International Business Machines Corporation Silicon surface texturing method for reducing surface reflectance
US8986559B2 (en) * 2012-02-29 2015-03-24 Avantor Performance Materials, Inc. Compositions and methods for texturing polycrystalline silicon wafers

Also Published As

Publication number Publication date
CN103666479A (zh) 2014-03-26
US20140080313A1 (en) 2014-03-20
TW201412946A (zh) 2014-04-01
EP2711989A1 (en) 2014-03-26
EP2711989B1 (en) 2019-11-06
TWI506122B (zh) 2015-11-01

Similar Documents

Publication Publication Date Title
CN103666479B (zh) 一种半导体芯片的蚀刻组合物及蚀刻方法
CN105576080B (zh) 一种单面制绒的金刚线切割多晶硅片及其制绒方法
JP6553731B2 (ja) Ｎ型両面電池のウェットエッチング方法
JP6246744B2 (ja) 太陽電池セルの製造方法
WO2015017956A1 (zh) 太阳电池用单晶硅片单面抛光方法
CN102185011A (zh) 太阳能电池片的制绒方法
CN104505425B (zh) 一种制备太阳能单晶背抛光电池片的方法
CN102593263A (zh) N型晶体硅背发射结太阳能电池的制备方法及腐蚀液
CN110854240A (zh) Perc电池及其制备方法
CN106098840A (zh) 一种湿法黑硅制备方法
CN108922941A (zh) 一种太阳能perc电池的制备方法
CN109037112B (zh) 一种晶硅太阳能se电池刻蚀使用无机碱的方法
CN107611220B (zh) 一种太阳能电池片制备方法
CN104966762A (zh) 晶体硅太阳能电池绒面结构的制备方法
CN116741877A (zh) 一种tbc电池制备方法及tbc电池
CN105590993A (zh) 背面钝化太阳能电池的制备方法
CN112349584B (zh) 一种用于TOPCon电池的去绕镀方法及TOPCon电池的制备方法
CN109119338A (zh) 一种高背抛光与高效单晶工艺
CN111446326A (zh) 一种利用掩膜保护的太阳能电池单面制绒工艺
CN103066150A (zh) 一次扩散法制备选择性发射极电池的方法
CN104835867A (zh) 一种新型的硅片清洗工序单面酸腐蚀制绒的方法
CN112993079A (zh) 光伏电池片的制备方法及光伏电池片
Ji et al. Improvement of the surface structure for the surface passivation of black silicon
CN107342336B (zh) 一种均一型多晶硅绒面的制备方法
CN111627804A (zh) 一种利用掩膜保护的太阳能电池单面抛光工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant