CN103634011A - 具有数字至模拟转换器和切换式电容器的积分器斜坡产生器 - Google Patents

具有数字至模拟转换器和切换式电容器的积分器斜坡产生器 Download PDF

Info

Publication number
CN103634011A
CN103634011A CN201310346911.5A CN201310346911A CN103634011A CN 103634011 A CN103634011 A CN 103634011A CN 201310346911 A CN201310346911 A CN 201310346911A CN 103634011 A CN103634011 A CN 103634011A
Authority
CN
China
Prior art keywords
sampling capacitor
capacitor device
coupled
output
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310346911.5A
Other languages
English (en)
Other versions
CN103634011B (zh
Inventor
印秉宏
米什拉·S·纳拉扬
米塔·艾民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
VIA SHANGHENGJING TECHNOLOGY CORP
Himax Imaging Inc
Original Assignee
VIA SHANGHENGJING TECHNOLOGY CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VIA SHANGHENGJING TECHNOLOGY CORP filed Critical VIA SHANGHENGJING TECHNOLOGY CORP
Publication of CN103634011A publication Critical patent/CN103634011A/zh
Application granted granted Critical
Publication of CN103634011B publication Critical patent/CN103634011B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种斜坡产生器包括一数字至模拟转换器(DAC)；一取样电容器；一积分器电路；一极性反转开关，其选择性将该DAC之第一和第二输出端耦合于该取样电容器之第一侧；一第一开关，其将该取样电容器之第二侧耦合于参考电压源；以及一第二开关，其将该取样电容器之该第二侧耦合于该积分器电路之输入端。

Description

具有数字至模拟转换器和切换式电容器的积分器斜坡产生器
技术领域
本发明所揭示内容一般是关于用于模拟至数字转换器(ADC，analog-to-digital converter)的斜坡产生器。
背景技术
除非于文中另外指示，在此段落中所说明之方法对于在所申请内容中的申请专利范围而言并非先前技术，且不可当成先前技术并入此段落中。
在单斜率模拟至数字转换器(ADC)中，积分器产生以比较器相较于模拟输入端的递减或递增波形。以数字计数器测量该波形超过模拟输入电压电位所需花费的时间。数字斜坡ADC类似该单斜率ADC，除了数字至模拟转换器(DAC，digital-to-analog converter)产生该波形至该比较器。
发明内容
在本发明所揭示内容之一或多个具体实施例中，斜坡产生器包括一数字至模拟转换器(DAC)；一取样电容器；一积分器电路；一极性反转开关，其选择性将该DAC之第一和第二输出端耦合于该取样电容器之第一侧；一第一开关，其将该取样电容器之第二侧耦合于参考电压源；以及一第二开关，其将该取样电容器之该第二侧耦合于该积分器电路之输入端。
前述总结仅是例示性，且是不欲以任何方式限制。除了以上所说明之该等例示性态样、具体实施例和特征外，藉由参照所附图和以下实施方式，进一步的态样、具体实施例和特征将变得显而易见。
附图说明
搭配所附图，本发明所揭示内容之前述和其它特征从以上说明和所附申请专利范围将变得更充分显而易见。应了解这些图仅描绘出根据所揭示内容的多个具体实施例，因此不被视为其范畴之限制，所揭示内容将通过所附图之使用而以附加的特性和细节说明。
在该等图中：
图1A是差分单斜率模拟至数字转换器(ADC)之方块图；
图1B是图1A之该ADC之时序图；
图2是用于图1A之该ADC的斜坡产生器之示意图；
图3是有用于图1A之该ADC之DAC的斜坡产生器之示意图；
图4是用于操作图3之该斜坡产生器的方法；以及
图5是图3之该斜坡产生器之时序图，所有皆根据本发明所揭示内容之至少某些具体实施例而设定。
具体实施方式
图1A是差分单斜率模拟至数字转换器(ADC)100之方块图。ADC100包括开关102和104，其从行汇流排线106分别取样像素信号和重置信号至取样电容器108和110之第一侧上。取样电容器108和110保存该像素信号和该重置信号。如在图1B之时序图中所显示，在本发明所揭示内容之一具体实施例中，已在时间t1将像素和重置信号取样至电容器108和110上。
取样电容器108和110之第二侧是耦合于前置放大器112之输入端，其输出端依哪个输入端较高而定。前置放大器112之该等输出端是耦合于比较器114之该等输入端，其输出端依哪个输入端较高而定。
基于相同的频率信号，斜坡产生器116分别施加负斜坡信号「negrmp」和正斜坡信号「posrmp」至在取样电容器108和110之该第一侧上的该像素信号和该重置信号。如在第1B图之该时序图中所显示，「negrmp」和「posrmp」信号在时间t2开始。当该等两个信号中途交切(meet)于该像素信号与该重置信号之间时，前置放大器112开始反转其输出端。该前置放大器输出端之反转触发比较器114，其转而触发锁存器118以基于如同斜坡产生器116的相同频率信号撷取计数器120之数值。锁存器118输出该数值至随机存取内存(RAM，random access memory)122。如在图1B之该时序图中所显示，该等两个信号在时间t3中途交切并使得比较器114之输出端跳闸(trip)。
图2是用于图1A之ADC100的斜坡产生器116之示意图。斜坡产生器116可能是差分切换式电容积分器，其具有用于产生负和正斜坡信号的两个互补半部(halves)。首先说明用于产生该负斜坡信号的第一半部。
在取样模式中，开启开关202、204并关闭开关206、208以允许电压跨越取样电容器210以追踪正输入电压Vin+，而缓冲器212和反馈电容器214保存先前数值。在至积分模式的转变中，首先关闭开关204、将恒定电荷注入取样电容器210上并随后关闭开关202。在该积分模式中，开启开关206和208。储存于取样电容器210上的该电荷因此转移至反馈电容器214。在回到该取样模式的该转变中，在关闭开关206之前关闭开关208。重复此程序以反复递减该负斜坡信号。在结束此程序时，开启开关216以重置反馈电容器214。
第二半部与负输入电压Vin-一起以镜射方式操作以输出该正斜坡信号。在该取样模式中，开启开关222、224并关闭开关226、228以允许该电压跨越取样电容器230以追踪负输入电压Vin-，而缓冲器212和反馈电容器214保存该先前数值。在至该积分模式的该转变中，首先关闭开关224、将恒定电荷注入取样电容器230上并随后关闭开关222。在该积分模式中，开启开关226和228。储存于取样电容器230上的该电荷因此是转移至反馈电容器234。在回到该取样模式的该转变中，在关闭开关226之前关闭开关228。重复此程序以反复递增该正斜坡信号。在结束此程序时，开启开关236以重置反馈电容器234。
在ADC100转换范围从0至1伏特之像素信号的一范例中，斜坡产生器116产生递增和递减1毫伏(millivolt，mV)大约1,000次的斜坡信号以提供10位分辨率(亦即1,024数值)给ADC100。然而，来自重置取样电容器210和230的kTC噪声以每个积分累计。为了缩小该kTC重置噪声，在取样电容器210/230与反馈电容器214/234之间的电容比是保持小于1/32。然而，这样的比率将需要较小的取样电容器210、230，其导致影响非线性斜坡性能的匹配问题。
可使用递减和递增1mV的10位DAC，而非使用斜坡产生器116。使用10位DAC之劣势是相对大尺寸之电路，其将从其它组件带走在芯片上有价值的真实状况(real estate)。
图3是在本发明所揭示内容之一具体实施例中用于ADC(例如图1A之ADC100)的斜坡产生器300之示意图。斜坡产生器300包括一DAC302，其有正输出端和负输出端。在一范例中，DAC302具有8位分辨率。注意到相较于10位DAC，8位DAC302提供显著的真实状况和耗能节省。举例来说，8位DAC302可使用10位DAC之1/4空间。基于频率信号，该DAC正输出信号最初从其最低数值(对应于0之数字数值)递增直到其达到其最高数值(对应于255之数位数值)，且随后其递减直到其在重复该程序之前回到其最低数值。基于相同的频率信号，该DAC负输出信号最初从其最高数值(对应于255之数字数值)递减直到其达到其最低数值(对应于0之数字数值)，且随后其递增直到其在重复该程序之前回到其最高数值。
该DAC正和负输出端是以极性反转开关304连接至取样电容器306和308。极性反转开关304最初将该DAC正输出端耦合于取样电容器306并将该DAC负输出端耦合于取样电容器308。极性反转开关304稍后反转以将该DAC负输出端耦合于取样电容器306并将该DAC正输出端耦合于取样电容器308。
在一个范例中，极性反转开关304包括一开关310，其将该DAC正输出端耦合于取样电容器306之第一侧；以及一开关312，其将该DAC负输出端耦合于取样电容器306之该第一侧。极性反转开关304更包括一开关314，其将该DAC负输出端耦合于取样电容器308之第一侧；以及一开关316，其将该DAC正输出端耦合于取样电容器308之该第一侧。开关310和316具有相对极性并是以相同的控制信号「dac_pos」控制(例如低数值开启开关310但关闭开关316，且反之亦然)。开关312和314具有相对极性并是以相同的控制信号「dac_neg」控制(例如高数值开启开关312但关闭开关314，且反之亦然)。
取样电容器306和308之第二侧是耦合于积分器电路318。积分器电路318将来自该等取样电容器306和308的输入电压添加至先前电压，以分别递减和递增负斜坡信号和正斜坡信号。
在一个范例中，积分器电路318包括一开关320，其将取样电容器306之该第二侧耦合于参考电压(例如共模电压「Vcm」)；一开关322，其将取样电容器306之该第二侧耦合于缓冲器324之负输入端；一开关326，其将取样电容器308之该第二侧耦合于该参考电压；以及一开关328，其将取样电容器308之该第二侧耦合于缓冲器324之正输入端。开关320和326是以相同的控制信号「int_en」控制(例如高数值开启开关320和326，且反之亦然)。开关322和328是以相同的控制信号「nint_en」控制(例如高数值开启开关322和328，且反之亦然)。
在一个范例中，缓冲器324是充分差分运算放大器。缓冲器324具有产生该负斜坡信号的正输出端，其是以反馈电容器330耦合回到其负输入端。开关332是耦合于反馈电容器330之两侧之间以重置该电容器。缓冲器324具有产生该正斜坡信号的负输出端，其是以反馈电容器334耦合回到其正输入端。开关336是耦合于反馈电容器334之两侧之间以重置该电容器。
控制器340将控制信号提供给在斜坡产生器300中的该等开关。控制器340可以逻辑或微控制器实行。
图4是在本发明所揭示内容之一具体实施例中用于操作斜坡产生器300的方法400之流程图。方法400可将该等适当的控制信号提供给在斜坡产生器300中之该等开关的控制器340实作。方法400开始于方块402。
在方块402中，DAC302之输出端是耦合于取样电容器306、308，且取样电容器306、308是耦合于积分器电路318。在用于产生负斜坡信号的斜坡产生器300之第一半部上，控制器340开启开关310、322并关闭开关320、312。尤其是，控制器340在开启开关322之前关闭开关320。在用于产生正斜坡信号的斜坡产生器300之第二半部上，控制器340开启开关314、328并关闭开关326、316。尤其是，控制器340在开启开关328之前关闭开关326。方块402接着是方块404。
在方块404中，控制器340使得DAC302从其最低数值至其最高数值递增其正输出信号256次，且从其最高数值至其最低数值递减其负输出信号256次。注意到对于非线性斜坡操作而言，控制器340可使得DAC302在各种时间改变其步骤尺寸。在此方块中，积分器电路318开始在取样电容器306和308上分别积分递增和递减数值。方块404接着是方块406。
在方块406中，控制器340判定DAC302是否通过其正和负输出信号循环1次。若是，则方块406接着是方块408。否则方块406循环回到其自身。
在方块408中，控制器340判定DAC302是否通过其正和负输出信号循环4次。若是，则斜坡产生器300已完成产生该负和该正斜坡信号，且方块408接着是方块420，其结束方法400。否则，方块408接着是方块410。
在方块410中，控制器340藉由分别关闭开关322和328而从积分器电路318去耦取样电容器306和308。如在本发明所揭示内容之一具体实施例中的图5之时序图中所显示，控制器340在时间t1将用于开关322和328的该控制信号「nint_en」驱动降低。在此方块中，积分器电路318保存该负和该正斜坡信号之现有数值。方块410接着是方块412。
在方块412中，控制器340藉由分别开启开关320和326而将取样电容器306和308之第二侧耦合于参考电压(例如Vcm)。如在图5之该时序图中所显示，控制器340在时间t2将用于开关320和326的该控制信号「int_en」驱动升高。在此方块中，取样电容器306和308是重置至该参考电压，从而引入kTC重置噪声。方块412接着是方块414。
在方块414中，控制器340藉由关闭开关310、314并开启开关312、316而将来自DAC302的该等输出端之连接极性反转至取样电容器306和308。如在图5之该时序图中所显示，控制器340在时间t3将用于开关310、316的该控制信号「dac_pos」驱动升高并将用于开关312、314的该控制信号「dac_neg」驱动降低。方块414接着是方块416。
在方块416中，控制器340藉由分别关闭开关320和326而从该参考电压(例如Vcm)去耦取样电容器306和308之该等第二侧。如在图5之该时序图中所显示，控制器340在时间t4将用于开关320和326的该控制信号「int_en」驱动降低。方块416接着是方块418。
在方块418中，控制器340再次藉由分别开启开关322和328而将取样电容器306和308耦合于积分器电路318。如在图5之该时序图中所显示，控制器340在时间t5将用于开关322和328的该控制信号「nint_en」驱动升高。在时间t5之后，DAC302开始递减已达到其最高电位的一DAC输出信号并递增已达到其最低电位的DAC输出信号。由于已切换在DAC302与取样电容器306、308之间的连接极性，故缓冲器电路318以来自DAC302的该等输出信号持续递减该负斜坡信号并持续递增该正斜坡信号。方块418接着是方块406。
当反转在DAC302与取样电容器306和308之间的该连接极性而取样电容器306和308仅重置4次时，按照方法400操作的斜坡产生器300缩小kTC重置噪声。因此可使用在取样电容器306、308与反馈电容器330、334之间的较大电容比。举例来说，可使用有电容器306和308的1/8电容比。
从前述，应可察知为了例示之目的于文中已说明本发明所揭示内容之各种具体实施例，且可做到各种修饰例而不悖离本发明所揭示内容之范畴与精神。据此，于文中所揭示之该等各种具体实施例是不欲为限制，而以下列申请专利范围指示正确的范畴与精神。
【符号说明】
100 模拟至数字转换器
102、104 开关
106 行汇流排线
108、110取样电容器；电容器
112 前置放大器
114 比较器
116 斜坡产生器
118 锁存器
120 计数器
122 随机存取内存
202、204、206、208 开关
210、230 取样电容器
212 缓冲器
214、234 反馈电容器
216、222、224、226、228、236 开关
300 斜坡产生器
302 数字至模拟转换器
304 极性反转开关
306、308 取样电容器；电容器
310、312、314、316、320、322、326、328、332、336 开关
318 积分器电路；缓冲器电路
324 缓冲器
330、334 反馈电容器
340 控制器
400 方法
402～420 方块
t1、t2、t3、t4、t5 时间
Vcm 共模电压
Vin+ 正输入电压
Vin- 负输入电压

Claims (15)

1.一种斜坡产生器，包含：
一数字至模拟转换器(DAC，digital-to-analog converter)；
一取样电容器；
一积分器电路；
一极性反转开关，其选择性将该DAC之第一和第二输出端耦合于该取样电容器之一第一侧；
一第一开关，其将该取样电容器之一第二侧耦合于一参考电压源；以及
一第二开关，其将该取样电容器之该第二侧耦合于该积分器电路之一输入端。
2.如权利要求1所述的斜坡产生器，其中该积分器电路包含：
一缓冲器；
一反馈电容器，其耦合于该缓冲器之一正输出端与一负输入端之间，该缓冲器之该负输入端是该积分器电路之该输入端。
3.如权利要求2所述的斜坡产生器，其中该极性反转开关包含：
一第三开关，其将该DAC之该第一输出端耦合于该取样电容器之该第一侧；
一第四开关，其将该DAC之该第二输出端耦合于该取样电容器之该第一侧。
4.如权利要求3所述的斜坡产生器，更包含：
另一取样电容器，其中该极性反转开关选择性将该DAC之该第一和该第二输出端耦合于该另一取样电容器之一第一侧；
一第五开关，其将该另一取样电容器之一第二侧耦合于该参考电压源；以及
一第六开关，其将该另一取样电容器之该第二侧耦合于该积分器电路之另一输入端。
5.如权利要求4所述的斜坡产生器，其中该积分器电路更包含：
另一反馈电容器，其耦合于该缓冲器之一负输出端与一正输入端之间，该缓冲器之该正输入端是该积分器电路之该另一输入端。
6.如权利要求5所述的斜坡产生器，其中该极性反转开关更包含：
一第七开关，其将该DAC之该第一输出端耦合于该另一取样电容器之该第一侧；以及
一第八开关，其将该DAC之该第二输出端耦合于该另一其它取样电容器之该第一侧。
7.如权利要求6所述的斜坡产生器，其中该DAC具有一第一分辨率，且该斜坡产生器具有一更高的分辨率。
8.一种模拟至数字转换器(ADC，analog-to-digital converter)，包含：
一斜坡产生器，其包含：
一数字至模拟转换器(DAC)；
一第一取样电容器；
一第二取样电容器；
一积分器电路；
一极性反转开关，其选择性将该DAC之第一和第二输出端耦合于该第一和该第二取样电容器之第一侧；
一第一开关，其将该第一取样电容器之一第二侧耦合于一参考电压源；
一第二开关，其将该第一取样电容器之该第二侧耦合于该积分器电路之一负输入端；
一第三开关，其将该第二取样电容器之一第二侧耦合于该参考电压源；以及
一第四开关，其将该第二取样电容器之该第二侧耦合于该积分器电路之一正输入端。
9.如权利要求8所述的ADC，其中该积分器电路包含：
一缓冲器；
一第一反馈电容器和一第一重置开关，其耦合于该缓冲器之一正输出端与一负输入端之间，该缓冲器之该负输入端是该积分器电路之该负输入端；以及
一第二反馈电容器和一第二重置开关，其耦合于该缓冲器之一负输出端与一正输入端之间，该缓冲器之该正输入端是该积分器电路之该正输入端。
10.如权利要求8所述的ADC，其中该极性反转开关包含：
一第五开关，其将该DAC之该第一输出端耦合于该第一取样电容器之该第一侧；
一第六开关，其将该DAC之该第一输出端耦合于该第二取样电容器之该第一侧，该第五和该第六开关是相对极性并以一第一控制信号控制；
一第七开关，其将该DAC之该第二输出端耦合于该第一取样电容器之该第一侧；以及
一第八开关，其将该DAC之该第二输出端耦合于该第二取样电容器之该第一侧，该第七和该第八开关是相对极性并以一第二控制信号控制。
11.如权利要求8所述的ADC，其中该DAC具有一第一分辨率，且该斜坡产生器具有一更高的分辨率。
12.如权利要求8所述的ADC，更包含：
一第三取样电容器，其具有耦合于该斜坡产生器之一负输出端的一第一侧；
一第四取样电容器，其具有耦合于该斜坡产生器之一正输出端的一第一侧；
一比较器，其具有耦合于该第三和该第四取样电容器之第二侧的输入端；
一计数器；
一锁存器，其耦合于该计数器之一输出端和该比较器之一输出端；以及
一内存，其耦合于该锁存器之一输出端。
13.如权利要求12所述的ADC，更包含：
一第五开关，其将该第三取样电容器之该第一侧耦合于一汇流排以检测一像素信号；以及
一第六开关，其将该第四取样电容器之该第一侧耦合于该汇流排以检测一重置信号。
14.一种方法，包含：
选择性将第一和第二输出端之一从一数字至模拟转换器(DAC)耦合于一取样电容器；
递增该DAC之该第一输出端并递减该第二输出端；
以该取样电容器取样该第一和该第二输出端该之一；
以一积分器电路在该取样电容器上积分一数值；
当该第一和该第二输出端达到终端数值时：
从该积分器电路去耦该取样电容器；
将该取样电容器耦合于一参考电压源以重置该取样电容器；
选择性将该第一和该第二输出端之该另一耦合于该取样电容器；
从该参考电压源去耦该取样电容器；以及
将该取样电容器耦合回到该积分器电路；
递减该DAC之该第一输出端并递增该第二输出端；
以该取样电容器取样该第一和该第二输出端之该另一；以及
以该积分器电路在该取样电容器上积分该数值。
15.如权利要求14所述的方法，更包含：
选择性将该第一和该第二输出端之该另一耦合于另一取样电容器；
以该另一取样电容器取样该第一和该第二输出端之该另一；
以该积分器电路在该另一取样电容器上积分一数值；
当该第一和该第二输出端达到该等终端数值时：
从该积分器电路去耦该另一取样电容器；
将该另一取样电容器耦合于该参考电压源以重设该另一取样电容器；
选择性将该第一和该第二输出端该之一耦合于该另一取样电容器；
从该参考电压源去耦该另一取样电容器；以及
将该另一取样电容器耦合回到该积分器电路；
以该另一取样电容器取样该第一和该第二输出端该之一；以及
以该积分器电路在该另一取样电容器上积分该数值。
CN201310346911.5A 2012-08-24 2013-08-09 具有数字至模拟转换器和切换式电容器的积分器斜坡产生器 Active CN103634011B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/593,520 2012-08-24
US13/593,520 US8614639B1 (en) 2012-08-24 2012-08-24 Integrator ramp generator with DAC and switched capacitors
USUS13/593,520 2012-08-24

Publications (2)

Publication Number Publication Date
CN103634011A true CN103634011A (zh) 2014-03-12
CN103634011B CN103634011B (zh) 2016-12-28

Family

ID=49770077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310346911.5A Active CN103634011B (zh) 2012-08-24 2013-08-09 具有数字至模拟转换器和切换式电容器的积分器斜坡产生器

Country Status (3)

Country Link
US (1) US8614639B1 (zh)
CN (1) CN103634011B (zh)
TW (1) TWI528729B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105100649A (zh) * 2014-05-07 2015-11-25 爱思开海力士有限公司 计数器、模数转换器以及图像感测器件

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8830361B2 (en) * 2012-04-12 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of reducing column fixed pattern noise
JP5475047B2 (ja) * 2012-04-17 2014-04-16 株式会社半導体理工学研究センター Ａｄ変換回路
KR101919635B1 (ko) * 2014-02-24 2018-11-19 매그나칩 반도체 유한회사 적분형 아날로그-디지털 변환기
KR20160121189A (ko) 2015-04-10 2016-10-19 삼성전자주식회사 아날로그-디지털 변환기의 선형성을 향상시키는 이미지 센서 및 이를 포함하는 이미지 처리 시스템
WO2016183235A1 (en) * 2015-05-11 2016-11-17 Yang Xu Circuits for switched capacitor receiver front-ends
US9319033B1 (en) * 2015-06-22 2016-04-19 Freescale Semiconductor, Inc. Ramp voltage generator and method for testing an analog-to-digital converter
US9438262B1 (en) * 2015-06-22 2016-09-06 Freescale Semiconductor, Inc. Method for testing differential analog-to-digital converter and system therefor
US9825646B1 (en) * 2016-07-07 2017-11-21 Tech Idea Co., Ltd. Integrator and A/D converter using the same
US9787291B1 (en) 2016-12-20 2017-10-10 Infineon Technologies Ag System and method for a switched capacitor circuit
US10897261B1 (en) * 2020-03-05 2021-01-19 Infineon Technologies Ag Analog-to-digital converter with a supplementary digital-to-analog converter for offset and gain error measurements
CN112929017B (zh) * 2021-02-02 2023-08-18 同源微（北京）半导体技术有限公司 一种提升复位速度的积分器电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8402318A (nl) * 1984-07-23 1986-02-17 Philips Nv Inrichting voor het genereren van een hoekgemoduleerd draaggolfsignaal van constante amplitude in responsie op datasignalen.
US5818377A (en) * 1997-04-15 1998-10-06 National Semiconductor Corporation Bipolar element averaging, digital-to-analog converter
DE19819069A1 (de) * 1998-04-29 1999-11-04 Bosch Gmbh Robert Schaltungsanordnung zur arithmetischen Verknüpfung eines Analogsignals mit einem in digitaler Form vorliegenden Wert sowie Verfahren und Schaltungsanordnung zur Bestimmung eines Winkels
US7102558B2 (en) * 2004-08-20 2006-09-05 Microchip Technology Incorporated Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter
US7656338B2 (en) 2007-05-23 2010-02-02 Seiko Epson Corporation Analog-digital converter and image sensor
TW200943978A (en) * 2008-04-02 2009-10-16 Himax Imaging Inc An efficient wide-range and high-resolution black level and offset calibration system
US8471743B2 (en) * 2010-11-04 2013-06-25 Mediatek Inc. Quantization circuit having VCO-based quantizer compensated in phase domain and related quantization method and continuous-time delta-sigma analog-to-digital converter
CN102522991B (zh) * 2011-12-31 2014-05-21 开曼群岛威睿电通股份有限公司 采用三角积分调制的模拟数字转换器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105100649A (zh) * 2014-05-07 2015-11-25 爱思开海力士有限公司 计数器、模数转换器以及图像感测器件
CN105100649B (zh) * 2014-05-07 2020-01-31 爱思开海力士有限公司 计数器、模数转换器以及图像感测器件

Also Published As

Publication number Publication date
TWI528729B (zh) 2016-04-01
US8614639B1 (en) 2013-12-24
TW201436473A (zh) 2014-09-16
CN103634011B (zh) 2016-12-28

Similar Documents

Publication Publication Date Title
CN103634011A (zh) 具有数字至模拟转换器和切换式电容器的积分器斜坡产生器
US7515086B2 (en) Pipelined analog-to-digital converter and method of analog-to-digital conversion
CN100527632C (zh) 模数转换器
Rombouts et al. A 13.5-b 1.2-V micropower extended counting A/D converter
CN101841335B (zh) 具有偏移补偿的比较器
CN107425852B (zh) 基于二进制权重电荷再分配的逐次逼近型模数转换器
CN103703685A (zh) 分布式自举开关
EP2677661A1 (en) A/d converter, image sensor device, and method of generating digital signal from analog signal
JP4785848B2 (ja) オートズーム式傾斜型ａｄ変換器
CN101939918A (zh) 具有可变增益的模数转换器及其方法
CN106257837B (zh) 用于测试差分模/数转换器的方法及其对应系统
KR20190071536A (ko) 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
KR102656345B1 (ko) 추가적인 능동 회로부가 없는 sar adc에서의 넓은 입력 공통 모드 범위를 인에이블하기 위한 방법 및 장치
CN104868916A (zh) 模数转换器及其控制方法
CN103023499B (zh) 模数转换器及其工作方法
CN109104193A (zh) 一种逐次逼近型模数转换电路及其运行方法
CN112911176B (zh) 一种抑制寄生效应的高级数模拟域tdi电路及实现方法
CN107968656A (zh) 一种逐次逼近型模拟数字转换器及其应用切换方法
US9678166B2 (en) Voltage detection device
TWI492547B (zh) 連續近似式類比至數位轉換器
CN204559546U (zh) 模数转换器
CN100464504C (zh) 一种模拟信号采样装置
CN114374806B (zh) 单斜模数转换器及图像传感器
US9048857B2 (en) Analog-to-digital converter circuit and method of controlling analog-to-digital converter circuit
Yasser et al. A comparative analysis of optimized low-power comparators for biomedical-adcs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant