CN103632817A - 层叠型线圈部件 - Google Patents
层叠型线圈部件 Download PDFInfo
- Publication number
- CN103632817A CN103632817A CN201310378924.0A CN201310378924A CN103632817A CN 103632817 A CN103632817 A CN 103632817A CN 201310378924 A CN201310378924 A CN 201310378924A CN 103632817 A CN103632817 A CN 103632817A
- Authority
- CN
- China
- Prior art keywords
- coil
- conductor
- layer
- coil portion
- portion configuration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
本发明的目的在于提供一种能够获得高Q值的层叠型线圈部件。本发明所涉及的层叠型线圈部件具备通过层叠多层绝缘体层而被形成的素体、通过电连接多个线圈导体(4,5)而被形成于素体内部的线圈部,在线圈导体(4,5)内沿着其长边方向排列而存在有多个空孔(H),表示在垂直于长边方向的平面上的空孔(H)面积相对于线圈导体(4,5)截面积的比例的空孔率,从线圈导体(4,5)的一端到另一端的平均值即平均空孔率为15%以上。
Description
技术领域
本发明涉及层叠型线圈部件。
背景技术
日本专利申请公开2005-167108号公报公开了具有以下所述制造工序的层叠型线圈部件的制造方法,各工序分别为:导电性膏体准备工序,该导电性膏体包含导电性粒子和具有热分解性的树脂粒子并且较构成陶瓷素体的陶瓷材料更具热收缩性;丝网印刷工序,使用该导电性膏体来将导体图形印刷到陶瓷坯料薄片上;层叠体形成工序;通过层叠多层导体图形被印刷的陶瓷坯料薄片并实行压合从而形成层叠体;烧成工序,烧成该层叠体。
如果在脱粘合剂过程中残留碳残留于导电性膏体内,则在接下来的烧成处理中残留碳会发生气化膨胀,并且会有陶瓷坯料薄片被烧结形成的陶瓷素体与导电性粒子被烧结形成的内部导体的界面成为压合状态的现象。然而,如果使用了具有上述热分解性的导电性膏体,则在导电性粒子进行烧结之前树脂粒子被烧掉或者完全消失。因此,陶瓷素体与内部导体的界面成为压合状态的现象受到抑制。因此,因为在陶瓷素体与内部导体的界面上形成空隙并且在该界面上变得难以残留微小的应力,所以能够谋求到电气特性和可靠性的提高。
发明内容
然而,层叠型线圈部件由于其构造和制造方法等理由,与卷绕金属线的绕线型线圈部件相比较其Q值(quality factor)相对较低。然而,近年来特别是伴随着要求能够对应于高频的元件而即使相对于层叠型线圈部件也要求有高Q值。现有的层叠型线圈部件不能够实现满足这样要求的高Q值。
本发明就是为了解决这样的技术问题而悉心研究之结果,其目的在于提供一种能够获得高Q值的层叠型线圈部件。
本发明人发现,在多个空孔沿着线圈导体内长边方向排列存在于线圈导体内的情况下,对应于表示在垂直于长边方向的平面上的空孔面积相对于线圈导体的截面积的比例的空孔率能够获得高Q值,以至于完成了本发明。
即,本发明的一个方面所涉及的层叠型线圈部件,具备通过层叠多层绝缘体层而形成的素体、通过电连接多个线圈导体而形成于素体内部的线圈部,在线圈导体内沿着其长边方向排列而存在多个空孔,表示在垂直于长边方向的平面上的空孔面积相对于线圈导体的截面积的比例的空孔率的、从线圈导体一端到另一端的平均值即平均空孔率为15%以上。
对应于空孔率能够获得高Q值的理由可以如下进行考虑。因为伴随于空孔率变大而空孔以及线圈导体的合计的截面积也变大,所以线圈导体的外形的大小变大。因此,在垂直于长边方向的平面上的线圈导体的周长变长。总之,线圈导体的轮廓对应于空孔的有无或者空孔的大小而发生变化,并且空孔越大则线圈导体的外形变得越大。在高频电流流到导体的情况下,因为由于趋肤效应而使得电流只流到导体表面近旁,所以该周长变长导致电流流过的截面积的增加。因此,线圈导体的电阻变小。Q值因为与线圈导体的电阻大小成反比,所以伴随于线圈导体的低电阻化而能够获得高Q值。特别是通过将平均空孔率控制在15%以上,从而即使是在层叠型线圈部件中也能够获得与绕线型线圈部件同等以上的Q值。
根据本发明,在层叠型线圈部件中能够获得高Q值。
附图说明
图1是表示本实施方式所涉及的层叠型线圈部件的截面图。
图2是表示本实施方式的其它例子所涉及的层叠型线圈部件的截面图。
图3是表示在线圈部配置层的软化点低的情况下具有保形层的情况和没有保形层的情况下的烧成时的素体状态的模式图。
图4是表示素体的状态与线圈导体的表面的平滑性的关系的模式图。
图5是表示层叠型线圈部件的线圈导体的截面的照片。
图6是放大表示导体图形的一部分的截面图。
图7是相对于空孔率表示与绕线型线圈部件的Q值的乖离的大小的关系的示意图。
图8是表示线圈导体的表面的平滑性与表面电阻的关系的模式图。
具体实施方式
以下是参照附图并就本发明的实施方式进行说明,但是以下的实施方式是为了说明本发明的例示,其宗旨并不是将本发明限定于以下所述内容。在说明过程中将相同符号标注于具有相同要素或者具有相同功能的要素上从而省略重复的说明。
如图1以及图2所示,层叠型线圈部件1具备通过层叠多层绝缘体层而形成的素体2、由多个线圈导体4,5而形成于素体2内部的线圈部3、形成于素体2的两端面的一对外部电极6。
素体2是由层叠了多层陶瓷坯料薄片的烧结体结构的长方体状或者立方体状的层叠体。素体2如图2所示可以具备线圈部3被配置于内部的线圈部配置层2A、以夹持线圈部配置层2A的形式设置的一对保形层2B,如图1所示也可不配备保形层2B而就具备线圈部配置层2A。
线圈部配置层2A如果是能够将线圈导体4的粒径控制在规定的范围内的导体,则没有特别的限定,例如优选由玻璃陶瓷进行构成。素体2的介电常数如果变小,则能够提高Q值。线圈部配置层2A优选由非晶质的陶瓷构成。因此,就能够提高线圈导体4,5的平滑性。线圈部配置层2A优选含有SiO2。由此,就能够减小线圈部配置层2A的介电常数。线圈部配置层2A优选含有AL2O3。由此,就能够防止在线圈部配置层2A上的晶相转变。线圈部配置层2A为了形成覆盖线圈导体4,5的覆盖层7而优选含有K2O。
线圈部配置层2A作为主成分而含有35~60重量%的硼硅酸盐玻璃成分,含有15~35重量%的石英成分,剩下的是含有无定形二氧化硅成分;作为副成分而含有氧化铝,氧化铝的含量为相对于所述主成分100重量%含有0.5~2.5重量%。线圈部配置层2A在烧成后可以有以下所述的组成,即,SiO2为86.7~92.5重量%,B2O3为6.2~10.7重量%,K2O为0.7~1.2重量%,Al2O3为0.5~2.4重量%。玻璃陶瓷通过含有86.7~92.5重量%的SiO2和0.5~2.4重量%的Al2O3,从而就能够进一步提高线圈导体4,5的表面平滑性。线圈部配置层2A也可以含有1.0重量%以下的MgO和CaO。线圈部配置层2A通过含有86.7~92.5重量%的SiO2,从而就能够减小线圈部配置层2A的介电常数。线圈部配置层2A通过含有0.5~2.4重量%的Al2O3,从而就能够防止在线圈部配置层2A上的晶相转变。线圈部配置层2A也可以含有1.0重量%以下的MgO和CaO。
或者,线圈部配置层2A作为主成分也可以含有35~75重量%的硼硅酸盐玻璃成分,含有5~40重量%的石英成分,含有5~60重量%的硅酸锌成分。硼硅酸盐玻璃作为主成分可含有SiO2=70~90重量%,B2O3=10~30重量%,作为副成分可含有合计为5重量%以下的选自K2O、Na2O、BaO、SrO、Al2O3以及CaO中的至少一种以上。线圈部配置层2A在烧成后可以有以下所述组成,即,SiO2=53.7~89.5重量%,B2O3=3.5~22.5重量%,ZnO=3.0~35.8重量%,合计为3.8重量%以下的选自K2O、Na2O、BaO、SrO、Al2O3以及CaO中的至少一种以上。
如图2所示,在素体2为具有保形层2B的构成的情况下,优选将素体2做成以下所述那样的结构。即,保形层2B是以覆盖线圈部配置层2A的端面中的、在层叠方向上进行相对的端面2a以及端面2b的整个面的形式进行形成的。保形层2B具有保持线圈部配置层2A的烧结时的形状的功能。在层叠方向上的线圈部配置层2A的厚度例如为0.1mm以上,在层叠方向上的保形层2B的厚度为5μm以上。
保形层2B作为主成分而可以含有50~70重量%的玻璃成分,含有30~50重量%的氧化铝成分。保形层2B在烧成后具有以下所述组成,即,SiO2为23~42重量%,B2O3为0.25~3.5重量%,Al2O3为34.2~58.8重量%,碱土类金属氧化物为12.5~31.5重量%,该碱土类金属氧化物中的60重量%以上(即,保形层2B整体的7.5~31.5重量%)可以是SrO。
在将素体2做成如图2那样的构成的情况下,线圈部配置层2A的软化点可以被设定成低于保形层2B的软化点或者熔点。具体是线圈部配置层2A的软化点为800~1050℃,保形层2B的软化点或者熔点为1200℃以上。通过降低线圈部配置层2A的软化点,从而就能够使线圈部配置层2A成为非晶质。通过提高保形层2B的软化点或者熔点,从而就能够以在烧成时软化点低的线圈部配置层2A不发生变形的形式保持形状。
因为如果含有了SrO,则不能够降低软化点,所以在线圈部配置层2A中优选不含有SrO。在此,因为SrO难以扩散,所以会抑制在烧成时保形层2B中的SrO扩散到线圈部配置层2A。如果在线圈部配置层2A中不含有SrO,则能够在线圈部配置层2A中相对增多显示低介电常数的SiO2的含量,由此,就能够降低介电常数。因此,能够提高线圈的Q(quality factor)值。另外,在保形层2B中含有SrO的量和SiO2的含量与线圈部配置层2A相比因为变少了,所以保形层2B的介电常数变高。但是,线圈导体4,5不内包于保形层2B,就不会影响到线圈的Q值。线圈部配置层2A其SiO2的含量升高则强度降低,但是保形层2B其SiO2的含量降低则强度升高。即,保形层2B在烧成后即使作为线圈部配置层2A的补强层也能够起作用。
在此,如图3(a)所示,如果素体为结晶质,则由于该素体的表面的凹凸的影响,而接触于该表面的线圈导体的表面也会有凹凸变大的可能性,相对于此如图3(b)所示素体如果是非晶质,则由于该素体的光滑表面的影响而接触于该表面的线圈导体表面也会变得光滑,因而后种情况更优选。即,素体更加优选为非晶质。在素体2为图2所表示的构成的情况下,素体2不是完全的非晶质而只有包含少量(0.5~2.4重量%)的氧化铝成分的量,并包含一部分结晶质,但因为是极其少量所以能够获得如图3(b)所示那样的光滑表面。
在为了将素体做成非晶质而降低软化点的情况下,如图4(b)所示通过素体整体发生软化而使得素体的形状变蜷曲并且会有形状不能够被保持的情况。但是,在作为素体2而采用了具有如图2所示那样的保形层2B的构成的情况下,如图4(a)所示因为能够保持素体2的形状,所以被优选。在作为素体2而采用图2的构成的情况下,为了将线圈部配置层2A做成非晶质,而软化点即使被设定成低于保形层2B,软化点被降低的线圈部配置层2A也因为被保形层2B夹持,所以在烧成时不会发生蜷曲并且能够保持形状。在即使没有保形层2B也能够是非晶质的情况下,可以做成如图1那样的结构。素体并不限定于是非晶质,只要能够获得所希望的线圈导体的粒径,则也可以是结晶质。
线圈部3具有绕线部所涉及的线圈导体4、与外部电极6相连接的抽出部所涉及的线圈导体5。线圈导体4,5例如是由将银、铜以及镍中的任意一个作为主成分的导体膏所形成,在素体2为图2所表示的结构的情况下,线圈部3只被配置于线圈部配置层2A的内部并且没有被配置于保形层2B之中。线圈部3的任一个线圈导体4,5都不与保形层2B相接触。在层叠方向上的线圈部3的两端部从保形层2B分开,线圈部配置层2A的陶瓷被配置于该线圈部3与保形层2B之间。绕线部所涉及的线圈导体4是通过用导体膏来将规定的绕线的导体图形形成于形成有线圈部配置层2A的陶瓷坯料薄片上来进行构成的。各层导体图形由通孔导体而在层叠方向上被电连接。抽出部所涉及的线圈导体5是由将绕线图形的端部抽出至外部电极6那样的导体图形进行构成的。绕线部的线圈图形和绕线圈数以及抽出部的抽出位置等并没有特别的限定。
在线圈部3的线圈导体4,5的周围形成有覆盖该线圈导体4,5的K(钾)覆盖层7。该覆盖层7是通过使钾包含于形成线圈部配置层2A的烧成前的陶瓷坯料薄片中并且通过在烧成时钾聚集于线圈导体4,5的周围来进行形成的。
线圈导体4,5烧成后的粒径优选为10μm~22μm,更加优选为11μm~18μm。通过将线圈导体4,5的粒径控制在22μm以下,从而就能够抑制由于构成线圈导体4,5的金属(例如银)的融解而发生断线和抽出部的引入等。
为了降低表面电阻而优选减小线圈导体4,5的表面粗糙度。通过将线圈导体4,5的粒径控制在10μm以上,从而就能够减小表面粗糙度并且能够在高频条件下提高Q值。在表面粗糙度为1%、5%、8%以及18%的情况下的线圈导体截面的SIM(Scanning Ion Microscopy)图像的例子被表示于图5。在本实施方式中关于导体截面中线圈导体与素体的边界部分,测定线圈导体的凹凸的高度和凹凸宽度并取得凹凸高度相对于凹凸宽度的百分率,对100个位置以上像这样的凹凸实施取样并进行统计学处理,将该百分率的平均值作为表面粗糙度。
在线圈导体4,5内沿着其长边方向排列并存在有多个空孔H(参照图6)。这些空孔H只存在于线圈导体4,5的内部,与线圈导体4,5的表面不相连通。与线圈导体4,5的表面相连通的孔(没有图示)也能够极少量地存在于线圈导体4,5内,本发明中的所谓“空孔”是指只存在于线圈导体4,5的内部并且是与线圈导体4,5的表面不相连通的空孔H。线圈导体4,5的表面基本上与素体2(线圈部配置层2A)相紧密附着。
在本实施方式中,表示在垂直于长边方向的平面上的空孔H的面积(没有作为线圈导体4,5的实体的区域的面积)相对于线圈导体4,5的截面积(有作为线圈导体4,5的实体的区域的面积)的比例的空孔率的,从线圈导体4,5的一端到另一端的平均值即平均空孔率为15%以上。图7以及表1是表示相对于空孔率与绕线型线圈部件的Q值的乖离的大小的关系。平均空孔率为3.63%的时候的该乖离的大小为-10.5%,平均空孔率为6.26%的时候的该乖离的大小为-6.81%,平均空孔率为7.26%的时候的该乖离的大小为-4.51%,平均空孔率为15.3%的时候的该乖离的大小为0.76%,平均空孔率为17.8%的时候的该乖离的大小为2.31%。如图7所示,在平均空孔率为15%以上的情况下即使是层叠型线圈部件1也能够获得与绕线型线圈部件相同等以上的Q值。平均空孔率如果是在17%以上的话,则因为能够获得进一步提高绕线型线圈部件的Q值所以被优选。
[表1]
在垂直于长边方向的平面上的线圈导体4,5的周长在层叠型线圈部件1为0402形状的情况下能够设定为60μm~80μm左右;在层叠型线圈部件1为0603形状的情况下能够设定为70μm~90μm左右;在层叠型线圈部件1为1005形状的情况下能够设定为190μm~240μm左右。在垂直于长边方向的平面上的线圈导体4,5的高度相对于宽度(长宽比)能够设定为0.3~1.0的程度。
一对外部电极6是以覆盖在素体2的端面中的与层叠方向相垂直的方向上进行相对的两端面的形式进行形成的。各个外部电极6也可以以覆盖该两端面整体的形式形成,并且一部分从该两端面绕到其他四面。各个外部电极6例如可以使用将银、铜以及镍任意一种作为主成分的导体膏进行丝网印刷或者使用印刷和浸涂的方式来进行形成。
接着,就以上所述的构成的层叠型线圈部件1的制造方法作如下说明。
首先,准备形成线圈部配置层2A的陶瓷坯料薄片。通过以成为以上所述那样的组成的形式调整陶瓷膏体,并由刮刀法等使薄片成型,从而准备各个陶瓷坯料薄片。在做成如图2那样的构成的情况下还要准备形成保形层2B的陶瓷坯料薄片。
准备形成线圈导体4,5的导电性膏体。在该导电性膏体中包含将具有规定粒度特性的银、镍或者铜作为主成分的导体粉末。具体地,作为导体粉末是使用平均粒径为1μm~3μm且标准偏差为0.7μm~1.0μm的导体粉末。还有,为了获得像这样的粒度特性的导体粉末而可以实行分级。
接着,在成为线圈部配置层2A的各个陶瓷坯料薄片的规定位置,即在通孔电极被形成的预定位置由激光加工等分别形成通孔。接着,在成为线圈部配置层2A的各个陶瓷坯料薄片的上分别形成各个导体图形。各个导体图形以及各个通孔电极是使用包含银或者镍等的导电性膏体并由丝网印刷法来进行形成的。接着,通过在规定温度(例如100~150℃的程度)条件下以规定时间(例如1~2小时左右)对导电性膏体实施热处理,从而实行脱粘合剂的处理。此时,粘合剂的一部分作为残留碳而残留在了导电性膏体内。
接着,层叠各个陶瓷坯料薄片。在做成如图2那样的构成的情况下,在成为保形层2B的陶瓷坯料薄片的上叠加成为线圈部配置层2A的陶瓷坯料薄片,并从其上面重叠成为保形层2B的陶瓷坯料薄片。还有,被形成于底部和上部的保形层2B既可以分别由一枚陶瓷坯料薄片来进行形成,又可以由多枚陶瓷坯料薄片来进行形成。接着,在层叠方向上施加压力来压合各个陶瓷坯料薄片。
接着,在例如900~940℃下对该被层叠了的层叠体实施10~60分钟的烧成,从而形成素体2。将线圈导体的粒径的目标粒径控制在10μm~22μm,从而以此来调整烧成条件。此时,残留于导电性膏体内的残留碳发生气化而膨胀,包含于导电性膏体中的金属粉末先被烧结,从而变得气体容易留在线圈导体4,5内。成为线圈部配置层2A的陶瓷坯料薄片因为是玻璃类的材料,所以伴随于气体的膨胀而线圈部配置层2A也变得容易变形。就这样,由于停留在线圈导体4,5内的气体而在线圈导体4,5内形成比较大的空孔H,并且在线圈导体4,5中平均空孔率成为15%以上。在做成如图2那样的构成的情况下,所设定的烧成温度为线圈部配置层2A的软化点以上,并且可以被设定为小于保形层2B的软化点或者熔点。此时,保形层2B保持线圈部配置层2A的形状。
接着,将外部电极6形成于该素体2。由此,层叠型线圈部件1被形成。外部电极6是通过将分别以银、镍或者铜为主成分的电极膏体涂布于素体2的长边方向的两端面,以规定温度(例如600~700℃左右)实行烧成并进一步实施电镀来形成的。作为该电镀可以使用Cu、Ni以及Sn等来进行电镀。
关于以上所述那样的实施方式所涉及的层叠型线圈部件,对应于空孔率获得高Q值的理由能够以如下进行考虑。因为伴随着空孔率变大而空孔H以及线圈导体4,5的总计截面积变大,所以线圈导体4,5的外形尺寸变大。因此,在垂直于长边方向的平面上的线圈导体4,5的周长变长。总之,线圈导体4,5的轮廓对应于空孔H的有无或者空孔H的大小而发生变化,空孔H越大则线圈导体4,5的外形变大。在高频电流流到导体的情况下,因为由于趋肤效应而使得电流只流到导体表面近旁,所以该周长变长牵涉到电流流过的截面积的增加。因此,线圈导体4,5的电阻变小。Q值因为与线圈导体4,5的电阻大小成反比,所以伴随于线圈导体4,5的低电阻化而能够获得高Q值。特别是通过将平均空孔率控制在15%以上,从而即使是在能够较绕线型线圈部件更廉价地进行制造的层叠型线圈部件1中,也能够获得与绕线型线圈部件相同等以上的Q值。
可是,为了增长线圈导体4,5的周长而也可以考虑较厚地将导体膏涂布于陶瓷坯料薄片上。然而,如果较厚地将导体膏涂布于陶瓷坯料薄片上,则在层叠多层涂布了导体膏的陶瓷坯料薄片并进行压合的时候所邻接的陶瓷坯料薄片的高低差变大,并且恐怕会产生陶瓷坯料薄片彼此的压合不良。由于较厚地将导体膏涂布于陶瓷坯料薄片上,从而所使用的导体膏量增加并且随之成本变高。然而,在本实施方式中因为是以线圈导体4,5的平均空孔率变高的形式制造层叠型线圈部件1,所以不用较厚地将导体膏涂布于陶瓷坯料薄片上而就能够增长线圈导体4,5的周长。因此,本实施方式所涉及的层叠型线圈部件1变得难以产生陶瓷坯料薄片彼此的压合不良,并且能够抑制制造成本的升高。
为了提高线圈的Q值而优选线圈导体的表面的平滑性。如以上所述在高频电流流到导体的情况下,因为由于趋肤效应而使得电流只流到导体表面近旁(频率变得越高则趋肤深度变得越浅),所以这也就是在频率为高频的情况下线圈导体的表面平滑性会影响到Q值的原因所在。例如,如图8(b)所示在线圈导体的表面的平滑性低且形成有凹凸的情况下,线圈导体的表面电阻升高且线圈的Q值下降。另外,如图8(a)所示如果线圈导体的表面的平滑性高,则线圈导体的表面电阻降低,并且能够提高线圈的Q值。因此,在本实施方式中通过将烧成后的线圈导体4,5的粒径控制在10μm以上从而就能够减小线圈导体4,5的表面粗糙度。
在此,用式(1)来表示趋肤深度d与频率f的关系。在式(1)中,ρ为导体的电阻率,σ为导电率(σ=1/ρ),ω为电流的角速度(ω=2πf),μ为导体的导磁率,π为圆周率。
[数1]
在导体为银的情况下,根据式(1),则在频率f=0.1GHz的时候趋肤深度成为d=6.44μm,在频率f=0.5GHz的时候趋肤深度成为d=2.88μm,在频率f=1.0GHz的时候趋肤深度成为d=2.04μm,,在频率f=3.0GHz的时候趋肤深度成为d=1.18μm。因此,在线圈导体4,5将银作为主成分的情况下,在1GHz以上的高频区域空孔H优选存在于比离线圈导体4,5表面为2.04μm的位置更靠近中心侧的范围内。
在本实施方式中,在层叠型线圈部件1中形成有覆盖线圈导体4,5的钾覆盖层7。在钾存在于线圈导体4,5的周围的情况下,能够降低该线圈导体4,5周围的素体2的软化点,并且在烧成时该区域的素体2发生软化而容易变得平滑。伴随于此,与其接触的线圈导体4,5的表面也能够做到平滑。另外,通过用钾覆盖层7来覆盖保护线圈导体4,5,从而就能够防止在线圈导体4,5与玻璃陶瓷的边界附近产生龟裂。
以上已就本发明的实施方式作了详细说明,但是本发明并不限定于以上所述的实施方式。在以上所述的实施方式中已例示了具有一个线圈部的层叠型线圈部件,但是例如也可以是一种以阵列状具有多个线圈部的层叠型线圈部件。
Claims (1)
1.一种层叠型线圈部件,其特征在于:
具备:
通过层叠多层绝缘体层而形成的素体;以及
通过电连接多个线圈导体而形成于所述素体的内部的线圈部,
在所述线圈导体内沿着其长边方向排列而存在有多个空孔,
表示在垂直于所述长边方向的平面上的空孔的面积相对于所述线圈导体的截面积的比例的空孔率的、作为从所述线圈导体的一端到另一端的平均值的平均空孔率为15%以上。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012-186699 | 2012-08-27 | ||
JP2012186699A JP6036007B2 (ja) | 2012-08-27 | 2012-08-27 | 積層型コイル部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103632817A true CN103632817A (zh) | 2014-03-12 |
CN103632817B CN103632817B (zh) | 2016-08-17 |
Family
ID=50213755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310378924.0A Active CN103632817B (zh) | 2012-08-27 | 2013-08-27 | 层叠型线圈部件 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6036007B2 (zh) |
CN (1) | CN103632817B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105097185A (zh) * | 2014-05-07 | 2015-11-25 | 三星电机株式会社 | 多层电子元件及其制造方法 |
CN105859142A (zh) * | 2015-02-10 | 2016-08-17 | Tdk株式会社 | 玻璃陶瓷组合物以及线圈电子部件 |
CN108630380A (zh) * | 2017-03-16 | 2018-10-09 | Tdk株式会社 | 层叠线圈部件 |
CN109961934A (zh) * | 2017-12-26 | 2019-07-02 | Tdk株式会社 | 层叠线圈部件 |
CN115483028A (zh) * | 2021-06-16 | 2022-12-16 | 株式会社村田制作所 | 层叠陶瓷电子部件 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6828673B2 (ja) | 2017-12-15 | 2021-02-10 | 株式会社村田製作所 | 積層型インダクタ部品及び積層型インダクタ部品の製造方法 |
JP7251243B2 (ja) | 2019-03-22 | 2023-04-04 | Tdk株式会社 | 積層コイル部品 |
JP7229056B2 (ja) * | 2019-03-22 | 2023-02-27 | Tdk株式会社 | 積層コイル部品 |
JP7326871B2 (ja) * | 2019-05-24 | 2023-08-16 | 株式会社村田製作所 | 積層型コイル部品 |
JP7081697B2 (ja) * | 2021-01-13 | 2022-06-07 | 株式会社村田製作所 | 積層型インダクタ部品 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04364710A (ja) * | 1991-06-12 | 1992-12-17 | Murata Mfg Co Ltd | チップトランス |
JP2002043129A (ja) * | 2000-07-24 | 2002-02-08 | Fdk Corp | 積層インダクタンス素子 |
JP2006066763A (ja) * | 2004-08-30 | 2006-03-09 | Tdk Corp | 積層型インダクタの製造方法 |
CN101038813A (zh) * | 2006-02-09 | 2007-09-19 | 太阳诱电株式会社 | 层叠电感器 |
CN101473388A (zh) * | 2006-06-20 | 2009-07-01 | 株式会社村田制作所 | 层叠线圈器件 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2987176B2 (ja) * | 1990-07-06 | 1999-12-06 | ティーディーケイ株式会社 | 積層型インダクタおよび積層型インダクタの製造方法 |
JP3744469B2 (ja) * | 2002-06-07 | 2006-02-08 | 株式会社村田製作所 | 導電性ペースト |
JP4020131B2 (ja) * | 2002-06-19 | 2007-12-12 | 株式会社村田製作所 | 積層型電子部品 |
JP3956136B2 (ja) * | 2002-06-19 | 2007-08-08 | 株式会社村田製作所 | 積層型インダクタの製造方法 |
JP4747533B2 (ja) * | 2003-10-31 | 2011-08-17 | 株式会社村田製作所 | セラミック電子部品の製造方法 |
JP4375402B2 (ja) * | 2004-10-18 | 2009-12-02 | 株式会社村田製作所 | 積層型セラミック電子部品の製造方法および複合積層体 |
JP2013254811A (ja) * | 2012-06-06 | 2013-12-19 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
-
2012
- 2012-08-27 JP JP2012186699A patent/JP6036007B2/ja active Active
-
2013
- 2013-08-27 CN CN201310378924.0A patent/CN103632817B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04364710A (ja) * | 1991-06-12 | 1992-12-17 | Murata Mfg Co Ltd | チップトランス |
JP2002043129A (ja) * | 2000-07-24 | 2002-02-08 | Fdk Corp | 積層インダクタンス素子 |
JP2006066763A (ja) * | 2004-08-30 | 2006-03-09 | Tdk Corp | 積層型インダクタの製造方法 |
CN101038813A (zh) * | 2006-02-09 | 2007-09-19 | 太阳诱电株式会社 | 层叠电感器 |
CN101473388A (zh) * | 2006-06-20 | 2009-07-01 | 株式会社村田制作所 | 层叠线圈器件 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105097185A (zh) * | 2014-05-07 | 2015-11-25 | 三星电机株式会社 | 多层电子元件及其制造方法 |
CN105859142A (zh) * | 2015-02-10 | 2016-08-17 | Tdk株式会社 | 玻璃陶瓷组合物以及线圈电子部件 |
CN105859142B (zh) * | 2015-02-10 | 2018-09-25 | Tdk株式会社 | 玻璃陶瓷组合物以及线圈电子部件 |
CN108630380A (zh) * | 2017-03-16 | 2018-10-09 | Tdk株式会社 | 层叠线圈部件 |
CN108630380B (zh) * | 2017-03-16 | 2021-08-20 | Tdk株式会社 | 层叠线圈部件 |
CN109961934A (zh) * | 2017-12-26 | 2019-07-02 | Tdk株式会社 | 层叠线圈部件 |
CN109961934B (zh) * | 2017-12-26 | 2022-02-25 | Tdk株式会社 | 层叠线圈部件 |
CN115483028A (zh) * | 2021-06-16 | 2022-12-16 | 株式会社村田制作所 | 层叠陶瓷电子部件 |
CN115483028B (zh) * | 2021-06-16 | 2023-11-14 | 株式会社村田制作所 | 层叠陶瓷电子部件 |
Also Published As
Publication number | Publication date |
---|---|
JP6036007B2 (ja) | 2016-11-30 |
CN103632817B (zh) | 2016-08-17 |
JP2014045081A (ja) | 2014-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103632817A (zh) | 层叠型线圈部件 | |
US10600540B2 (en) | Laminated coil component | |
CN103827992B (zh) | 层叠型线圈部件 | |
US8558652B2 (en) | Laminated inductor and manufacturing method thereof | |
JP7020455B2 (ja) | 積層型コイル部品 | |
JP2022064955A (ja) | 積層型コイル部品及びバイアスティー回路 | |
JPH053131A (ja) | 積層セラミツクコンデンサとその製造方法 | |
JP2020194807A (ja) | 積層型コイル部品 | |
JPWO2005098879A1 (ja) | セラミック電子部品、及びセラミック電子部品の製造方法 | |
JP2004096010A (ja) | 積層型セラミック電子部品の製造方法 | |
JPWO2010026825A1 (ja) | 積層コイル部品およびその製造方法 | |
JP2020194811A (ja) | 積層型コイル部品 | |
JP2020194808A (ja) | 積層型コイル部品 | |
WO2013021885A1 (ja) | セラミック電子部品の製造方法 | |
JP2007027077A (ja) | チップ型ヒューズ素子及びその製造方法 | |
WO2017038189A1 (ja) | Ntcサーミスタの製造方法 | |
JP2005203641A (ja) | 積層構造部品及びその製造方法 | |
JP2001291604A (ja) | チップ形積層サーミスタ及びその製造方法 | |
JPH04317302A (ja) | 正特性サーミスタ及びその製造方法 | |
KR20180051218A (ko) | 면상 발열체 | |
JP2006093485A (ja) | ガラスセラミック基板 | |
JP4428001B2 (ja) | セラミックコンデンサの製造方法 | |
JP5929322B2 (ja) | 積層型コイル部品 | |
WO2017187848A1 (ja) | セラミック電子部品及びセラミック電子部品の製造方法 | |
JPH09260162A (ja) | コイル部品およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |