CN103620784B - 发光纳米线的串联电连接 - Google Patents

发光纳米线的串联电连接 Download PDF

Info

Publication number
CN103620784B
CN103620784B CN201280020829.7A CN201280020829A CN103620784B CN 103620784 B CN103620784 B CN 103620784B CN 201280020829 A CN201280020829 A CN 201280020829A CN 103620784 B CN103620784 B CN 103620784B
Authority
CN
China
Prior art keywords
nano wire
illuminant nanometer
connection
nanometer line
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280020829.7A
Other languages
English (en)
Other versions
CN103620784A (zh
Inventor
安妮-劳伦·巴维恩科吾
菲利普·吉勒特
皮埃尔·莫勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN103620784A publication Critical patent/CN103620784A/zh
Application granted granted Critical
Publication of CN103620784B publication Critical patent/CN103620784B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一种光电装置，至少包括：形成在支撑体（58）上的第一和第二发光纳米线(60,62)，均包括空穴注入区(68,70)和电子注入区(72,74)；串联电连接包括：形成在支撑体（58）上的连接纳米线(82)，包括：与第一纳米线（60）的空穴注入区（68）一起形成电路径的第一域（84）；与第二纳米线（62）的电子注入区（74）一起形成电路径的第二域（90）；与第一和第二域（84，90）接触且能够使电流在第一和第二域之间流过的第三域（92）；连接第一纳米线（60）的空穴注入区（68）和连接纳米线(82)的第一域（84）的第一导电区（86），其与第二纳米线(62)电绝缘；连接连接纳米线(82)的第二域（90）和第二纳米线（62）的电子注入区（74）的第二导电区（88），其与第一纳米线(60)电绝缘。

Description

发光纳米线的串联电连接
技术领域
本发明涉及基于发光纳米线（nanowires）的光电装置，尤其涉及LEDs（发光二极管）。
背景技术
按照图示，LED包括电子注入半导体区，空穴注入半导体区，以及所谓的“有源（active）”半导体区，注入的电子和注入的空穴在有源半导体区辐射复合（radiatively recombine）。
用于制备LEDs的第一代技术称为“平面技术（planar technology）”。因为平面技术引起了一系列问题，尤其是量子效率方面和/或所用的不同材料之间网格匹配（mesh matching）方面和/或对发射波长的限制方面的问题，已经开发出了基于纳米线的具有多量子阱限制结构（multiple quantum wellconfinement structures）的LEDs。该纳米线，尤其是该纳米线的制备方法具有许多优点，尤其是：
当纳米线在基片（substrate）上生长时，有可能不同纳米线是用网格参数相互不匹配的不同材料制备的。由于硅是一种低成本基片，能够被制成大尺寸，具有传导性，因此硅被设想用于III-N材料制备的纳米线的生长，这在平面技术中是不可能实现的。这种改进既有产品方面的优势，也有简化生产工艺方面的优势，尤其是电注入水平方面（electrical injection level）的优势；
由于自由表面（free surfaces）压力的放松，从而具有良好的晶体质量。因此，相对于平面结构，可以观察到非辐射复合中心数目下降了，尤其是观察不到位错（dislocations），位错对LEDs的量子效率有不利的影响；以及
更好的光提取，而没有使制备工艺变得复杂。
可以区分现有技术中用于形成LEDs的两种类型纳米线：
一种纳米线的有源区包括具有轴向外延（axial-epitaxy）多量子阱的限制结构（confinement structures），也就是沿着纳米线生长轴生长的限制结构；
一种纳米线的有源区包括具有径向外延（radial-epitaxy）多量子阱的限制结构，也就是在纳米线生长轴周围的区域（volume）内的限制结构。
图1是形成具有径向多量子阱的纳米LED10的纳米线实施例横截面示意图。纳米LED10是由硅n型掺杂的GaN层14（GaN layer14n-doped withsilicon）制备的，形成在n+型掺杂的硅基片12上，具有由轴向多量子阱构成的有源区16，轴向多量子阱16由非故意掺杂GaN区18和位于非故意掺杂GaN区18上面的InGaN区20两者相互交替形成。镁p型掺杂的GaN区22进一步被放置在p型掺杂的AlGaN电子阻挡区24上面，电子阻挡区通常称为EBL（Electron Blocking Layer），电子阻挡区24本身被放置在有源区16的上面。
根据这种轴向几何结构，借助于基片12，通过区14和区22，电子和空穴被分别注入到有源区16，在有源区16的InGaN量子阱20内至少部分辐射复合。
图2是形成具有多量子阱、围绕芯层（core）34径向外延生长的纳米LED30的纳米线实施例横截面示意图，芯层34位于n+型掺杂的基片32上。纳米LED30包括由硅n型掺杂的GaN形成的芯层（core）34和包层（shell），包层包括具有径向多量子阱的有源区36，所述径向多量子阱由非故意掺杂的GaN区38和InGaN区40两者相互交替形成，EBL区域（volumm）44包围有源区36，EBL区域本身被镁p型掺杂的GaN区域42包围。
区36、44、42进一步形成在电子绝缘层（insulation layer）46上，芯层34直接与基片32接触。
根据这种径向几何结构，借助于基片32，经过芯层34和区42，电子和空穴分别注入有源区36，在有源区36的InGaN量子阱40内至少部分辐射复合。如果一种纳米线结构中空穴和电子注入区中的一个形成至少部分包围包含了有源复合区的芯层的包层，这种纳米线结构通常被称为“芯层/包层（core/shell）”。
无论纳米线是轴向还是径向构造，纳米线阵列的电力供应（electricpower supply）通常是并联的。图3和图4描述了一种并联连接实施例，图3是包含纳米线10、30的阵列50的LED简化俯视图，在这种实施例中，阵列是3纳米线×3纳米线，图4是图3中的A-A平面的简化剖面图。
如图所示，纳米线10、30被嵌入到由电绝缘材料组成的平面化层（planarizing layer）52，且在上电极54和下电极56之间并联连接，上电极54位于平面化层52的上面，下电极56位于基片12、32的下面，纳米级10、30在基片12、32上面形成。已经设计了许多种并联连接方案，其实施例如US2005/0253138,US2007/0057248,US2008/0157057,WO2008/048704,WO2008/140611和WO2010/071594中所记载。
为了使电流在纳米线中流动，所述纳米线不得不服从于（submitted）最低的电源供应电压，称为“阈值电压（threshold voltage）”，其值依赖于形态特征（高度、直径等）、纳米线的结构特征（所涉及的半导体材料的掺杂水平、晶体质量、阱和势垒（barriers）的组分）以及具有纳米线的接触体（contact）的“局部”（local）质量。现在，由于形态和结构特征的分散（dispersion），纳米线具有不同的阈值电压，从而不可能生产出完全一样的纳米线。
无论如何，纳米线的并联连接强加给所有的纳米线一个相同的势差（potential difference）。因此，在纳米线的阈值电压有显著波动的情况下，很难甚至不可能同时使所有的纳米线转换到导电状态。而且，并联连接可能会引起纳米线短路。事实上，有缺陷的纳米线导致主要导电路径的产生，因此导致强泄漏电流的产生。由于纳米线尺寸很小，其直径通常为几纳米到几微米，高度通常为几百纳米到几十微米，因此这些缺陷更加关键，使得它们的性能对这些缺陷更加敏感。
而且，LED的光强度主要是它引导的电流强度的函数（function），不是用于产生电极（electrode）的电源电压值的函数。如果一个几乎相等的势差被强加到所有的纳米线上，由于这些纳米线的性能差异，穿过这些纳米线的电流也可能不同，因此不同纳米线间有可能产生显著不同的发光能力。
同时，发光装置的串联连接是已知的，其实施例如US7535028和WO2011/020959中所记载。但是，这些串联连接涉及到大横向尺寸的装置。因此，US7535028涉及到平面LEDs的串联连接，而WO2011/020959涉及到插入到两个电极之间的聚集纳米线的LED装置的连接。
由于纳米线的直径小，最先进的串联连接技术无法应用。尤其考虑到所涉及的尺寸和所用的生长方法，目前存在不可逾越的技术障碍。例如，很容易理解通过WO2011/020959文献中的金线进行的串联连接不可能用于串联连接两根相邻的纳米线。类似地，很容易理解US7535028文献中记载的串联连接要求斜面（inclined sides）提供位于沟槽（trench）上面的金属接触位点，其不可能用于串联连接两根基本垂直的纳米线。
发明内容
本发明旨在提供一种电连接（electric connection），所述电连接能够串联发光纳米线。
为了实现上述目的，本发明旨在提供一种光电装置，所述光电装置至少包括：
形成在基片上的第一和第二发光纳米线，所述第一和第二发光纳米线均包括用于空穴注入的第一型半导体区和用于电子注入的第二型半导体区；
第一和第二发光纳米线的串联电连接包括：
o形成在支撑体（support）上的连接纳米线以及包括：
（a）第一域（region），所述第一域能够与所述第一纳米线的所述空穴注入区一起形成使电流流过的电路径（electric path）；
（b）第二域，所述第二域能够与所述第二纳米线的所述电子注入区一起形成使得电流流过的电路径道；以及
（c）第三域，所述第三域与所述第一域和所述第二域接触，使得电流从所述第一域和所述第二域之间流过；
o连接第一纳米线的空穴注入区和连接纳米线的第一域的第一导电区，所述第一导电区与第二纳米线电绝缘；以及
o连接第二纳米线的电子注入区和连接纳米线的第二域的第二导电区，所述第二导电区与第一纳米线电绝缘。
串联连接纳米线的主要困难在于空穴注入区和电子注入区被设置在相反的两端。两根纳米线的串联连接包括将一根纳米线的空穴注入区连接到另一根纳米线的电子注入区，因此需要穿过一个沟槽。本发明通过使用一种纳米线，可以很容易地穿过这个沟槽。因此，这个沟槽被穿过后，在串联连接其他元件的生产中没有进一步的技术障碍，也就是说，导电区例如但并非唯一地可以通过平面生产技术制备。而且，连接纳米线可能与需要连接的纳米线是同一种类型，因此能够与发光纳米线同时生产。
根据本发明的一个实施例，第一和第二发光纳米线均包括半导体芯层（半导体芯层的末端位于支撑体上，形成空穴注入区或电子注入区）以及半导体包层，所述半导体包层至少包围所述芯层的上端部分，且所述包层在所述空穴注入区和所述电子注入区中间形成其他区。换句话说，发光纳米线出现在所谓的“芯层/包层”结构中。
更具体地：
第一和第二纳米线的芯层是由第一导电型半导体材料制备的；
第一和第二纳米线的包层是由第二导电型半导体材料制备的；以及
连接纳米线至少包含一个由第一导电型材料制备的芯层。
根据这种改进，因此纳米线具有芯层/包层结构，包括：
用于产生的电子/空穴对辐射复合的有源半导体区，也就是纳米线的芯层；
用于空穴径向注入所述纳米线或每一条纳米线的半导体区，也就是包层；以及
用于电子径向注入所述纳米线或每一条纳米线的半导体区，也就是，与支撑体相接触的芯层末端。
在此，“轴向注入”意味着电子主要沿着纳米线生长方向注入到有源区。例如，电子从纳米线的底端（base）注入。在此，“径向注入”意味着空穴主要经过纳米线的侧面（lateral surface）注入到有源区。例如，空穴注入区沿着有源区的高度至少部分包围有源区。
换句话说，提供电子轴向注入能够释放纳米线芯层用于有源区，从而使得有源区占据大部分的纳米线容量（bulk）。事实上，由于电子具有非常高的流动性，尽管注入表面面积很小，电子会占据有源区的全部空间。
然后，由于该装置是基于纳米线的，通过选择适当的纳米线高度，有可能获得良好的电荷载流子（charge carrier）限制，而同时限制电荷载流子的浓度，电荷载流子会引起“量子效率下降（efficiency droop）”，下面将会进一步详细解释。
然后，由于纳米线对网格匹配不敏感，纳米线高度的选择与形成有源区的半导体的组分选择相关，例如，基于GaN装置情况下的铟组分，尤其是想要获得适当的电流密度而量子效率不下降时。因此，发射波长具有更广泛的选择。因此，有可能制备基于在可视范围内发射的纳米线的LEDs，尤其是制备基于GaN LED情况下从蓝光到红光范围内发射的纳米线的LEDs，或者甚至是在纳米线芯层外延过程中，通过改变铟组分而形成发白光的LED。
而且，因为有源区占据了大部分纳米线容量，所以即使具有强注入电流密度，依据本发明的装置依然具有改良的内量子效率。
根据本实施例，连接纳米线包括第一型半导体芯层，所述芯层至少在分别形成连接纳米线第一域和第二域的第一部分和第二部分没有包层。尤其是，没有包层的连接纳米线芯层的第一部分包括与支撑体相反的纳米线末端。
换句话说，根据芯层/包层结构，连接纳米线本来是发光纳米线，其在与支撑体相反的末端被剥去了包层。因此，在由第一型半导体和第二型半导体相互交替，例如n-p-n-p交替形成的不同纳米线之间获得了电路径（electric path）。因此，能够在确定电流在纳米线间良好流动的同时制备纳米线。
根据一个实施例，连接纳米线是由导电材料制备的，因此提供低电阻率的电连接。
根据一个实施例，支撑体（support）包括电绝缘的平面化层（electrically-insulating planar layer），所述平面化层具有形成第二导电区的平面导电接触体（contact），所述接触体具有连接纳米线和形成在连接纳米线上的第二纳米线。
根据一个实施例，纳米线被嵌入到平面化电绝缘层，与支撑体相反的纳米线末端从所述平面化电绝缘层稍微突出，所述平面化电绝缘层具有形成第一导电区的导电接触体，所述导电接触体包围住第一纳米线和形成在第一纳米线上面的连接纳米线的突出末端。因此能够采用平面生产工艺。
根据一个实施例，该装置包括通过串联电连接而形成的发光纳米线串联网络。
根据一个实施例，该装置包括由至少两组(140,142)并联电连接的发光纳米线组成的发光纳米线网络，至少一组纳米线与其他组的纳米线通过串联电连接串联。
本发明的目的还在于提供一种光电装置的制备方法，该光电装置至少包括形成在支撑体上的第一和第二发光纳米线，还包括其末端形成在支撑体（形成空穴注入区或电子注入区）上面的半导体芯层，以及至少包围住所述芯层上端部分的半导体包层，且所述半导体包层形成空穴注入区和电子注入区之间的其他区，所述方法包括以下步骤：
1.形成包含电绝缘层的支撑体，所述电绝缘层上面具有下端导电层；
2.在支撑体上形成三个相同的发光纳米线，每一个发光纳米线均包含第一型半导体芯层和第二型半导体包层，所述包层至少包围住所述芯层的上端部分，其中两个纳米线在电接触体上形成；
3.在支撑体上放置平面化电绝缘层，以包围纳米线，同时让纳米线的自由末端从所述平面化电绝缘层稍微突出；
4.去掉在下端导电层上面形成的两个纳米线之一的自由末端的部分包层，以露出它的芯层；以及
5.在所述平面化绝缘层上放置上部电接触体，以包围住不是在下端导电层上形成的纳米线的自由末端，且所述纳米线的自由末端已经被去掉了部分包层。
附图说明
通过以下与附图相关的实施例的详细描述能够更好地理解本发明，在附图中相同的附图标记代表相同或相近的元件，其中：
图1是现有技术中具有轴向多量子阱的纳米LED的简化横截面图，如背景技术部分所述；
图2是现有技术中具有径向多量子阱的纳米LED的简化横截面图，如背景技术部分所述；
图3是并联电连接的形成LED的纳米线阵列的简化俯视图，如背景技术部分所述；
图4是图3中的阵列沿平面A-A的剖面图，如背景技术部分所述；
图5是两个芯层/包层型纳米LEDs(发光纳米线)串联电连接的简化横截面图；
图6a、6b、6c是由图2所示的纳米LED形成的连接纳米线的简化横截面图；
图7是具有有源芯层的纳米LED的简化横截面图，图8是从图7的纳米LED中获得的连接纳米线的简化横截面图；
图9是图7中的LED没有溢出（overflow）时最大电流密度表；
图10是一个实施例的简化横截面图，其中电力供应接触是在纳米LED装置的相同表面形成的；
图11是一个实施例的简化横截面图，其中纳米线形成在支撑体上，该支撑体包括常规的导电层；
图12是一个实施例的简化横截面图，其中纳米线形成在支撑体上，该支撑体包括常规的导电层，纳米线直接形成在该导电层上；
图13是一个实施例的简化横截面图，其中串联连接的上端接触体在纳米线很大一部分高度上形成；
图14是一个实施例的简化横截面图，其中串联连接的上端接触体没有覆盖纳米线的上端水平部分（upper horizontal portion）；
图15是一个实施例的简化横截面图，其中串联连接的上端接触体没有覆盖纳米线的上端水平部分，且芯层/包层型纳米LEDs的包层的水平部分(horizontal portion)被去掉了；
图16-22是根据本发明用于制备串联连接的第一种方法的简化横截面图；
图23是图1所示的纳米LEDs之间的串联连接简化横截面图；
图24和图25分别是一个串联连接纳米LEDs阵列的下端和上端接触体的简化俯视图；以及
图26和图27分别是两个串联连接纳米LEDs阵列的下端和上端接触体的简化俯视图。
具体实施方式
图5描述了用于电连接第一和第二纳米线的本发明电串联连接，所述第一和第二纳米线形成芯层/包层型纳米LEDs60、62，所述纳LEDs60、62在支撑体58上面串联。
如图所示，纳米LEDs60、62均包括：
芯层64、66，空穴和电子至少部分辐射复合的有源区位于芯层中；
第一型电荷载流子注入到有源复合区，例如空穴注入区的区68、70，所述区68、70形成至少沿着芯层64、66的部分高度包围住芯层64、66的包层；
第二型电荷载流子注入到有源复合区，例如电子注入区的区72、74，所述区72、74至少包括纳米LED的底部（foot），也就是纳米LED靠在支撑体58上的末端；
在该描述的实施例中，电绝缘平面化层76形成在支撑体58上，纳米LEDs被嵌入到该电绝缘平面化层76中，但是它们与支撑体58相反的末端78、80（以下称为“头部”）从层76中突出。
纳米LEDs60、62之间的串联电连接具有在第一纳米LED60的空穴注入区68和第二纳米LED62的电子注入区74之间建立电路径的功能，为了实现该功能，包括：
连接纳米线82，连接纳米线82形成在支撑体58上面，且除了头部84之外均嵌入层76；
形成在层76上的第一接触体86，电连接第一纳米LED60的头部78到连接纳米线82的头部84，且与第二纳米LED62电绝缘；以及
形成在支撑体58上的第二接触体88，电连接连接纳米线82的底部90到第二纳米LED62的底部74，且与第一纳米LED60电绝缘。
纳米LEDs60、62的性能可能改变很大，尤其当涉及到材料的性能以及空穴注入区68、70和电子注入区72、74的结构时。因此，按照功能来分，连接纳米线82至少可以被分成3个区：
包含纳米线82的头部84的第一区，其和第一纳米LED60的空穴注入区68“电兼容”（electrically compatible）；
包含纳米线82的底部84的第二区，其和第二纳米LED62的电子注入区74“电兼容”；
位于连接纳米线82的头部84和底部90之间的第三中间区，使得电流从第一区84和第二区90中间流过。
在本发明中，电兼容性尤其意味着所涉及的不同区之间的电串联连接对电流的流动没有阻碍。尤其是，纳米LEDs60、62包括能够形成PN结的不同型半导体区。类似的，连接纳米线82也包括一种或多种半导体材料，下面将会有详细说明。因此，例如，纳米LEDs的电串联连接包括非串联连接的PN结和NP结，在这种情况下，存在与电流流动方向相反的串联连接首-尾（head-to-tail）二极管。
之前对连接纳米线82进行了简单和功能性的描述。尤其是，其纳米线区可能是由不同的材料制备的，或者两个区甚至三个区是由相同的材料制备的。类似的，连接纳米线的3个区的轴向分布已经被描述过了。但是，一个或几个区在结构上可能至少部分径向分布。
图5也显示了下端和上端接触体94和96，接触体94和96分别与用于纳米LEDs的电力供应的第一纳米LED60的底部72和第二纳米LED62的头部80接触。如图所示，下端接触体94的一部分是自由的，使得它能够与电力供应连接。因为仅仅只显示了两个纳米LEDs60、62，该纳米LEDs在该实施例中也作为电串联连接的输入和输出终端。当然，根据上述方案，可以有多于两个的纳米LEDs进行串联连接。那么下端和上端接触体94和96分别与该串联连接最末端的两个纳米LEDs相连。下端接触体94优选但不是必须与第二接触体88具有相同的性能，第二接触体88将第二纳米LED62连接到连接纳米线82。类似的，上端接触体96优选但不是必须与第一接触体86具有相同的性能，第一接触体86将第一纳米LED60连接到连接纳米线82。
层76具有提供绝缘表面的功能，纳米线头部之间的电连接接触体形成在绝缘表面上。当然，任何能够具有该功能的装置均适用本发明。
现在详细描述本发明的几个实施例，需要理解的是，在某一个实施例中描述的连接纳米线相关的特征可能与另一个实施例中支撑体的特征相结合。类似的，在某一个实施例中描述的电力供应接触体的特征可能替换另一个实施例中电力供应接触体的特征。
依据第一个实施例，连接纳米线82是由导电材料制备的。例如，连接纳米线82是金属，其既能够获得高质量的连接，也能够与任一类型的纳米LED完美兼容，不管空穴注入区和电子注入区的结构和材料是什么样的。
但是该实施例具有使纳米LEDs阵列的制备工艺变得复杂的缺陷，因为必须提供两种类型的制备工艺，一种用于制备纳米LEDs，另一种用于制备连接纳米线。
根据第二个实施例，连接纳米线即是纳米LED，纳米LED已被改装成能够用作连接纳米线。这使得能够在一个相同的生长过程中制备所有的纳米线、纳米LEDs以及连接纳米线。
图6a、6b和6c描述了将第二个实施例应用于图2所示的芯层/包层型纳米LEDs。
因此，纳米LED30经过了以下改装：从包层42的头部84去掉一部分包层42，尤其是至少去掉覆盖了纳米LED的芯层34的上表面100的包层42。因此露出芯层34，芯层34和形成纳米LEDs60、62的空穴注入区的包层42电兼容，芯层34被串联连接的第一区86，例如金属接触体86覆盖。
在图6a所示的实施例中，纳米LED30的顶部被去掉了以露出芯层34，而同时留下有源区36以及区域42、44与导电区86接触。
在图6b所示的实施例中，纳米LED30、区域42、区域44的顶部被沿着纳米LED30的部分高度去掉了，而留下有源区36与导电区86接触。
在图6c所示的实施例中，纳米LED30、有源区36以及区域42、区域44的顶部被沿着纳米LED30的部分高度去掉了，而避免有源区36与导电区86接触。
例如，支撑体58包括常见的绝缘基片102，串联连接的第二接触体88由导电层，尤其是金属层或与芯层34同样类型的重掺杂半导体层组成，第二接触体88位于绝缘基片102上面。
作为一种改进，第二接触体88包括了位于绝缘基片102上面的第一导电金属层或重掺杂半导体层104以及第二半导体层32，例如，类似于现有技术中使得纳米LEDs在其上形成的半导体层。最后，绝缘平面化层76，例如，是采用和绝缘层46相同的材料制备的。
优选地，所有的纳米LEDs是在这种类型的支撑体58上形成的。
为了提高发光率和降低基片102的吸收率，形成第二接触体88的金属层优选为由反射发射波长的金属制备，例如铝或者银。类似地，接触体88的金属层优选为基本覆盖常用基片102的整个表面，例如，金属层被整体放置在基片102上面，然后被蚀刻以分离第一纳米LED60的连接纳米线82。反过来，例如，如果为了满足应用的需要或者由于生产限制，而选择由能够吸收纳米LEDs发射的波长的金属来制备金属层，那么第二接触体88的表面应该选择尽可能的低。
图8描述了将第二个实施例应用于图7所示的芯层/包层型纳米LEDs。需要注意的是，图7所示的纳米LEDs可以并联，例如按照图3和图4所示的方式连接。
关于图7，纳米LED110形成在支撑体58上，支撑体58包括通用的绝缘基片102，绝缘基片102上面有导电层111，例如金属或掺杂半导体层。作为改进，层111包括位于基片102上的第一导电层112，第一导电层112上面具有n型GaN层114。支撑体58的一部分，例如，是由上图6描述的金属或掺杂半导体制备的。
纳米LED110包括由III-V或II-VI家族，优选为III-N家族半导体材料制备的芯层116。至少芯层116的上部被包层118包围住，包层118由与芯层116相同材料家族的p掺杂半导体材料制备而成，但是具有更大的能隙（energy gap）以使得空穴从包层118注入到芯层116。包层118优选为与支撑体58相隔离，以避免上端电子接触体120和底部导电层111之间的任何短路。例如，包层118在支撑体58上方就截止了。最后，纳米LED110除了头部之外被嵌入到绝缘平面化层76以及形成在层76上面的电接触体120，例如电连接的区域86。
纳米LED110按照以下方式操作。电子通过支撑体58上面的导电层111注入芯层116，空穴通过接触体120注入包层118。然后，注入的电子-空穴对在形成有源层的芯层116内至少部分辐射复合。
需要注意的是，电子注入是轴向的，在该实施例中，电子是通过纳米线底部注入，由于电子的流动性高，在电注入方面，电子注入没有限制。进一步，芯层116的任何一点，也就是有源区的任何一点在短于或等于芯层半径的距离上。因此，空穴注入表面面积非常大且非常靠近有源区的每一点。
在层111包括半导体层的情况下，该层优选为具有低电阻率，尤其是近似于0.001ohm/cm的电阻率，以减缓电子注入到芯层116，例如，该层是由厚度为400纳米的n+掺杂的GaN制备的。这样的层在另一方面可以支撑GaN纳米线外延。
进一步，任何能够进行能量调节（energy-modulated）和能够通过纳米线形式外延生长的半导体材料都可以形成芯层116和包层118。例如，纳米LED110是由GaN制备的，芯层116是由非故意掺杂的InGaN制备的，包括低于1016电子/cm3的低n型掺杂（residual n doping），其具有根据纳米LED110发射的波长选择的铟组分。包层118是由铟组分低于芯层116的镁p型掺杂的GaN或者镁p型掺杂的InGaN组成的，包层118的材料的p型载流子（p carrier）的浓度近似于1018空穴/cm3。
作为一种改进，纳米LED110是基于ZnO，芯层116是由ZnO制备的，P型掺杂包层118是由ZnMgO制备的，或者芯层116是由ZnCdO制备的，而包层118是ZnO制备的。
作为一种改进，纳米LED110是基于GaAlAs，芯层116是由GaAs制备的，P型掺杂包层118是由GaAlAs制备的，或者芯层116是由InGaAs制备的，而包层118是GaAs制备的。
根据另外一种改进，纳米LED110是基于AlInGaP，芯层116是由AlGaInP制备的，包层118是由同样的材料制备的，但是具有更高的铝浓度。
上端接触体120对于纳米LED的发射波长是半透明的，可以由不同的层（stacks）形成，比如由Ni薄层和Au薄层形成或者由铟锡氧化物(indium-tinoxide，ITO)薄层形成。上端接触体120可能局部被厚堆层（comb）覆盖，例如厚一些的Ni层和Au层，以降低它的串联电阻。
由于上端接触体120对网格参数几乎没有影响，因此选择任何一种半导体材料均可以实现它的纳米线结构，在LED发射的波长方面有广泛的选择。
需要注意的是，纳米LED110具有双异质结构型（double heterostructuretype）结构，因为它包括了由芯层116以及支撑体58的导电或半导体表面形成的第一异质结构，以及由芯层116和包层118形成的第二异质结构。
通过使用可以作为连接纳米线82的改装纳米LED110，纳米LEDs110可以串联电连接，如图8所示。纳米LEDs110经过以下改装：从包层118的头部84去掉一部分包层118，尤其是至少去掉包层118覆盖住了纳米LED芯层116的上部表面121的部分。因此，露出芯层116，芯层116和形成纳米LEDs110的空穴注入的包层118电兼容。串联连接的第一和第二域86、88分别是图7所示的域120和110。
与常规的纳米LEDs，例如图1和图2所示的纳米LEDs相比，纳米LEDs110不需要EBL区。该区通常是必须的，以限制载流子与如图1和图2所示的多量子阱的结构一致（in structures with）。目前在形态、组分、厚度方面以及EBL区(AlGaN)的三元III-N半导体掺杂（ternary III-Nsemiconductors）方面进行完美地控制是必不可少的，以避免阻塞注入的空穴，从而制备出高效的纳米LED。进一步，与具有多量子阱的纳米LEDs相比，纳米LED110相对于纳米线的总容量（bulk）具有更大的有源复合区，这意味着内量子效率的提高。然后，因为纳米LED110没有量子阱，在纳米LED的效率大幅下降（量子效率下降现象）之前，可应用于纳米LED的电流密度更高。
例如，在串联连接的纳米LEDs110阵列的情况下，且假设纳米LEDs是圆柱形的，填充系数（filling factor）F等于纳米LEDs110底部总面积与支撑体面积的比率，可以依据以下关系式计算：
F = π 4 . d 2 . d n
其中
d是纳米LEDs110的直径；以及
dn是纳米LEDs110的表面密度，以每cm2纳米线的数目表示。
设定纳米线的直径为100nm，密度为4.109cm-2，那么填充系数F等于0.314。填充系数F能够衡量宏观电流密度（macroscopic current density），以将设备面积和纳米线底部总面积的不同考虑在内。
由于对于网格参数几乎没有影响，有可能证实根据所期望的电流密度Joverflow，纳米LEDs110的有源区116的高度足以避免任何溢出现象（overflow phenomenon）。
尤其是，假定由半导体材料制备的纳米LEDs110的芯层116衰减到，例如也就是在强电注入之下，具有高度WDH（例如有源区116的高度），在有源区获得饱和状态（或者“溢出”电流，在有源区任何额外的电流不产生辐射复合）之前，电流密度的最小值Joverflow可以根据以下关系式获得：
F . J overflow = ( 4 . N C 3 . π ) 2 ( E F - E C k . T ) 3 . e . B . W DH
其中：
F是纳米LEDs110的填充系数；
NC是纳米LEDs110的芯层116的材料的导电带内的有效导电状态密度；
EF和EC分别是纳米LEDs110的芯层116的材料的费米能级（Fermilevel）和导电能级（conduction levels）；
k是波耳兹曼常数；
T是纳米LEDs110的芯层116的结点温度(有源区的温度)；
e是元电荷；以及
B是纳米LEDs110的芯层116的材料的双分子复合系数（bimolecularrecombination coefficient）。
在这种方式中，选择的纳米LEDs110的芯层116的最小高度WDH导致当电流密度Joverflow被注入到纳米LEDs110时，双异质结构的费米能级达到最高能量位垒（energy barrier），能量位垒分离能级EF和EC。然后，芯层116中的电荷载流子密度达到最大值，电流密度任何额外的上升不会引起电荷载流子密度的上升，因为后者从芯层116中逃逸（escape）而没有复合。换句话说，对于任何小于或等于Joverflow的电流密度值来说，载流子不会从芯层116逃逸，从而减少了效率下降现象（efficiency droop phenomenon）。
图9是针对由15%的铟组分的InGaN制备的纳米LEDs110，根据比值得到的Joverflow值图表，其中
Nc=1018cm-3；
EF-EC=150meV；
B=10-11cm3.s-1；
以及T是接点温度。
需要特别注意的是，Joverflow值与的比值成正比，因此与有源区的厚度成正比，在给定填充系数F的情况下，也就是与芯层116的高度WDH成正比。在非量子限定，也就是的比值大于5nm的情况下，确实是这样的。在量子阱的情况下，能级的量子化使得电流密度上升对于载流子逃逸更加关键。
给定合适的LEDs操作电流密度，典型的电流密度大于或等于200A/cm2，的最小比值能够被设定成15nm，而不会使得纳米LEDs110的内量子效率显著下降。
而且，主要使得它能够有效地发挥作为限制结构的作用，选择芯层116的最大高度小于载流子的扩散长度。几微米的芯层116最大高度提供了有效的限制。
纳米LEDs110的芯层116的最小高度为40nm，最大高度不会超过几微米，因此提供了良好的电荷载流子限制，而避免由于载流子从有源区逃逸引起的损耗造成的内量子效率下降。
更特别的是，对于之前所描述的InGaN纳米线，在效率下降之前能够获得了大于或等于200A/cm2的电流密度。
通常地，由InGaN制备的纳米LED芯层能够获得这种特征，其比值大于5nm，或者：
表面密度dn的范围为106～1010，例如，密度为4.109-cm-2；
芯层116的直径d的范围为50nm到几微米，例如直径为100nm；以及
纳米线有源区的高度范围为40nm到几十微米。
如前面所提到的，纳米LEDs110结构的有源区比如图1和图2所示的常规纳米LEDs的有源区更高。这种特性既因为活性材料的量更多而增加了内量子效率，也减少了效率下降现象。事实上，这种现象一部分原因是俄歇效应（Auger effect），因为载流子密度与有源区的容量成反比，俄歇效应变化类似于相同密度的立方，那么更大的有源区体积意味着相关的非辐射复合的强烈下降，因此使得辐射效率增加。
例如，通过比较纳米LEDs110和图1所示的基于具有轴向多量子阱的纳米线的纳米LEDs10阵列，并且设定这些纳米LEDs具有相同的纳米线直径、相同的表面密度和相同的连接图（例如，纳米LEDs为串联），LED110的有源区体积V1与LED10的有源区体积V2的比率等于：
V 1 V 2 = W DH n W QW
其中：
n是纳米LED10中量子阱的数量；以及
WQW是有源区16内多量子阱的轴向尺寸。
下表1详细描述了不同结构中V1/V2的比值：
LED110具有高度WDH为1μm或100nm的有源区；以及
LED10包括厚度WQW等于2.5nm的5个量子阱。
表1也详细描述了根据对于具有多量子阱的纳米LED10的真实操作的几种假设的几种V1/V2值，即：
假设1：在纳米线有源区16的全部体积内发生电子-空穴对辐射复合；
假设2：辐射复合发生区的厚度不超过1nm，有源区的实际厚度为2.5nm。这种假设是基于N.F.Gardner等人发表的结果"Blue-emittingInGaN-GaN double-heterostructure light-emitting diodes reaching maximumquantum efficiency above200A/cm2",Applied Physics Letters91,243506(2007)，这篇文献证实了由于强内压电区（intense internal piezoelectric fields）的存在而导致有源区有效厚度的减少；以及
假设3：仅仅在最接近空穴注入区22的量子阱内发生辐射复合，如具有多量子阱的平面InGaN/GaN LED结构的情况。
表1
因此根据上述假设，表1清楚地显示纳米LED110中有源区的体积广泛增加了8～1000倍。相应地，与基于具有轴向多量子阱10的纳米线的LED相比，基于纳米LEDs110的LED的内量子效率显著上升了。
类似地，比较纳米LEDs110阵列与基于具有图2所示的径向多量子阱的纳米线的纳米LEDs30阵列，设定这两种纳米LEDs具有相同的空穴注入区外直径、相同的纳米线表面密度以及连接图，纳米LEDs110阵列的有源区体积V1与纳米LEDs30阵列的有源区体积V3的比值等于：
V 1 V 3 = π R 1 2 . L 1 2 . π . R 3 . L 3 . n . W QW
其中：
R1是半径；
L1=WDH是纳米LEDs110的芯层116的高度；
R3是纳米LEDs30不包括区域42和区域44的半径；
L3是纳米LEDs30的高度；
WQW是纳米LEDs30的多量子阱厚度，也就是纳米LEDs30有源区36的InGaN层40形成的圆柱体的厚度；以及
N是纳米LEDs30的量子阱数目。
表2详细描述了对于纳米LED30进行之前描述的几种假设的条件下，R1=R3=R=50nm,L1=L3,n=5,WQW=2.5nm时V1/V3的不同比值。
假设1 假设2 假设3
R＝50nm 2 5 25
表2
从表2也可以看出，与基于纳米LEDs30的LED相比，基于纳米LEDs110的LED获得的有源区体积以及获得的内量子效率显著上升了。
应当注意的是，纳米LED110结构所获得的有源区体积（active volume）甚至使得串联连接的纳米LEDs110阵列具有大于或者等于并联连接的纳米LEDs10或30阵列的有源区体积。因此，例如，在最糟糕的情况下，串联连接的纳米LEDs110阵列的有源区体积等于并联连接的纳米LEDs10或30阵列的有源区体积，由于相对于并联连接，在串联连接中一个纳米LED110代表二分之一个纳米线，表1和表2所示的比例需要除以2。
类似地，需要注意的是，由于连接纳米线82的存在，有可能补偿纳米LED的密度损耗（density loss）。例如，通过假设串联连接的纳米LEDs30阵列的密度D，芯层高度L3，半径R，包含由厚度为WQW的N型量子阱组成的径向有源区。同时，考虑到平面LED以及没有表面密度损耗，由相等的有源区组成的情况，也就是说，n型量子阱的厚度e=WQW，纳米LEDs30阵列中的有源区体积与用于支撑体58的固定表面S的平面结构中的有源区体积的比例由以下公式得到：
2 π × R × L 3 × n × W QW × D × S n × e × S = 2 π × R × L 3 × D
因此，使纳米LEDs30阵列中的有源区体积大于平面结构中有源区体积的条件如下：
L 3 > 1 2 × π × D × R
例如，纳米线（纳米LEDs30和连接纳米线82）的可能密度近似于1.107wires/cm2，这意味着纳米LEDs30的有效密度D=5.106wires/cm2，因为只有二分之一根线会参与发光。假设纳米LED30的平均半径为1μm，芯层高度L3大于3μm足以实现前面的条件，这是显而易见的，而且当前有可能制备平均芯层高度为10μm的纳米LEDs。
图10～15详细描述了本发明的其他实施例。尽管这些实施例的描述与纳米LEDs110相关，应当注意的是，这些实施例也同样适用于其他类型的纳米LEDs，例如图1和图2所示的纳米LEDs。
图10描述了一个实施例，其中电力供应接触体被设置在装置的相同表面。该实施例不同于图5所示的实施例，图10中包括了额外的，例如与连接纳米线82相同的连接纳米线130，连接纳米线130被设置在，例如与下端接触体88相同的下端接触体94的上面，连接纳米线130的头部132与第二上端接触体134相连。这种组装因此通过两个上端接触体96和134电驱动（electrically powered）。
图11描述了一种实施例，其中支撑体58包括，例如由硅制备的第一导电层，被例如由AlN、SiNx或SiO2制备的绝缘层142覆盖，接触体88、94位于绝缘层142的上面。因此，相对于前面实施例所用的绝缘基片，尤其是蓝宝石（sapphire）制备的基片，该实施例能够使用硅基片或金属基片，也就是成本低且表面面积大的基片。需要注意的是，该实施例没有使用导电基片。
图12描述了一种实施例，其中电力供应接触体位于结构的某一侧。例如，图12的导电层140的表面露出来了，纳米线144作为图示实施例中的连接纳米线，位于层140的上面且它的头部与上端接触体134接触。下端电力供应接触体146进一步位于层140的下表面。首先，该实施例同样具有使用导电基片的优势，例如成本低且表面面积大的硅或金属基片。而且，改实施例使用了导电基片，因为：
通过在导电基片140上外延，连接纳米线144可以直接生长；
接触体146位于基片140的后表面。
因此，电力供应接触体被设置在结构82、146的某一侧。这样具有不必如图11中所示在纳米线水平部分（at the nanowire level）清除到下端接触体94的路径（clear the way to a lower contact94）的优势。
以下实施例能够改善光提取。
在图13中，绝缘平面化层76只在纳米LEDs60,62和连接纳米线82高度的小部分形成。因此，这种通用结构的平均有效折射率下降了，因为纳米线现在被空气包围，空气的折射率比平面化层76低，因此具有更好的光提取。该实施例的第二个优势是纳米LEDs60,62的包层与上端接触体86,96之间的接触表面面积的增加，改善了空穴注入效率。应当注意的是，形成在纳米LEDs高度的大部分上的这种类型接触体也同样可以用于并联连接中。
在图14中，覆盖住纳米LEDs60、62顶部的上端接触体86、96的水平部分被去掉，以避免吸收所述纳米LEDs60、62顶部引导（guide）的光。类似地或可选择地，接触体86的水平部分被从连接纳米线82去掉了。
如图15所示，同样也可以去掉纳米LEDs60、62的包层118的上部，只要其芯层116不与接触体86、96直接接触。
进一步，关于具有多量子阱的芯层/包层型纳米LEDs，既在纳米线的侧面有径向阱（垂直的），也在纳米线的顶部有轴向阱（水平的），因此这样的量子阱有不同的生长方向，这对它们的光学性能有巨大影响（组分不同，例如不同的厚度）。特别是，仅在轴向阱内的压电区极大限制了它们的效率。通过去掉上端接触体86的水平部分，轴向阱与电流没有交联。因此，仅仅只有径向阱被有效地激活，这将能够改善发射效率和装置的均一性（homogeneity）。
图16～22详细描述了通过连接纳米线82制备芯层/包层型纳米LEDs60、62的方法。
该方法首先形成具有电力供应接触体94的支撑体58和串联连接的接触体88（图16）。例如，导电金属或掺杂半导体区88、94被设置在电绝缘基片102上，例如2英寸的蓝宝石基片。例如，厚度为400nm的n型掺杂的GaN层通过在基片102的全部表面外延而生长，之后进行光刻（lithography）步骤（光学或电学）以局部蚀刻该层，以形成交替的局部绝缘和导电区。因此需要采用平面技术。
该方法随着纳米LED芯层的生长而进行。
例如，针对图2所示的纳米LEDs30，该步骤首先是N型掺杂GaN纳米线的局部生长，该纳米线形成纳米LEDs30的芯层34，之后，在第二个操作步骤中，通过交替形成非故意掺杂GaN势垒（barrier）薄层和InGaN阱进行有源区36的径向设置。该势垒和阱的厚度均为10nm到3nm之间。例如，根据文献WO-A-2007/141333所记载的所谓的自发模式（spontaneousmode），通过GaN在接触体88、94上异质外延的方式，尤其是通过MOVPE(金属有机气相外延，Metal Organic Vapor Phase Epitaxy)、MBE(分子束外延，Molecular Beam Epitaxy)或HVPE(氢化物气相外延，Hydride Vapor PhaseEpitaxy)的方式或通过选择生长掩模（growth mask）200的方式形成芯层34。
芯层34要么直接与支撑体58接触，要么通过插入到支撑体58和芯层34之间的几纳米厚的AlN或SiNx薄层与支撑体58间接接触。该薄层非常薄，电力连续性（electric continuity）已被证实。但是，该层减缓了纳米线的生长，改善了纳米线的垂直性。
图17描述了纳米LEDs110的制备，在接触体88、94上进行异质外延，例如厚InGaN，以获得芯层116。例如，根据自发模式，芯层116的生长是通过MOCVD、MBE或HVPE方式或通过选择生长掩模200的方式进行的。在InGaN的生长过程中，没有使用掺杂物，因此其残余掺杂（residual doping）低于1016电子/cm3。
因此，A包层围绕每个芯层形成，例如p型掺杂GaN或InGaN（图18）。
在纳米LEDs110情况下，选择包层掺杂，例如镁掺杂接近于1018空穴/cm3，铟组分要么是零(GaN-p)，或者如果不是零的话，其含量低于芯层116的厚InGaN中的铟组分，以保证载流子限制，因为有源区铟的添加会降低材料的间隙，这会产生潜在的载流子阱（well for carrier）。
例如，包层通过之前描述的径向设置的方式形成。通过使用由SiNx或SiO2制备的电绝缘选择生长掩体200，纳米LEDs的包层与支撑体58隔绝，例如，如果芯层是通过选择生长的方式形成的或者为了该目的使用了特别提供的掩体。在纳米线生长步骤后，掩体被选择性去掉，例如通过化学蚀刻。
然后，该方法进行纳米LEDs和平面化电绝缘材料76（例如绝缘体，比如聚合物或SiO2）之间的空间填充，例如根据专利WO-A-2009/87319A1记载的实施例（图19）。设置平面化层76是为了让纳米LEDs头部突出的高度高于所设定的最终高度
如果需要下端电力供应接触体94，那么需要进行额外的平面材料76蚀刻步骤，以露出用于电流注入的下端接触区域（图19）。
然后，连接纳米线82形成于纳米LEDs。尤其是，将会形成连接纳米线的纳米LEDs60、62的包层的自由部分被去掉了。尤其是，通过在纳米LEDs上放置绝缘材料，例如SiO2，进行光刻以保护将要发光的纳米LEDs，然后进行化学或物理蚀刻，露出连接纳米线的芯层（图20）。
然后去掉纳米LEDs60、62的保护掩体，之后，绝缘和平面材料被再次放置以使层76完整（图21）。
该方法的最后一步是设置导电接触体86、96，例如金属（图22）。这些接触体至少在纳米LEDs60、62的上方，由半导体材料制备以允许从纳米LEDs顶部提取光，薄金属层(Ni/Au,Pd/Au,Pt/Au)或ITO(Indium TinOxide)层能够作为一个实施例。因此，采用了平面技术。
芯层/包层型纳米LEDs的描述到此为止。当然，本发明能够应用于任何类型的纳米线形式的LED，例如图1所示的纳米LEDs。如图23所示，它包括两个纳米LEDs60,62之间基本相同的串联连接元件、连接纳米线82（例如，通过去掉纳米LED的上部形成）以露出区域14，通过与接触体86接触的导电纳米线例如金属使区14完整。
如之前特别说明的，可以在纳米LED和纳米LED之间或者在并联连接的一组纳米LEDs与并联连接的另一组纳米LEDs之间形成串联连接。
图24和25描述了通过三个串联连接的纳米LEDs60、62形成的纳米LEDs60、62阵列实施例。图24俯视图，描述了支撑体的接触体88，图25是俯视图，描述了平面化层76上面的接触体86。
图26和27描述了2个串联连接的阵列140、142实施例，每个阵列由3个并联连接的纳米LEDs形成，阵列140、142通过连接纳米线82的柱（column）144串联连接。图26是俯视图，描述了支撑体（该支撑体具有阵列140的纳米LEDs和形成在支撑体上面的连接纳米线82）的接触体146和支撑体58的接触体148（该支撑体与接触体146电绝缘，其上具有阵列142的纳米LEDs）。图27是俯视图，描述了形成在平面化层76上面且与阵列140的纳米LEDs相接触的接触体150和形成在平面层76上面且与接触体50电绝缘且与阵列142的纳米LEDs相接触的接触体152。
这种连接图使得即使在某些纳米LEDs有缺陷的情况下，该装置的运行依然可靠。而且，应当注意的是，在所描述的这种连接图中，连接纳米线82的数量比纳米LEDs60、62的数目除以2要小。但是，连接纳米线82的数量也可以更大，取决于所涉及的电流密度。
考虑到发光装置由一个约240伏特的主电压提供电力，因此可以设想，例如68纳米二极管或纳米二极管组（本身为并联连接）的连接由平均3.5伏特的电压提供动力。
每次电流流过纳米LED60、62时，出现平均3.5伏特电压降（volt drop）。因此，有可能直接将68串联连接的纳米LEDs组分支到240伏特的内电源插头（domestic power plug），可以通过增加一个A.C./D.C.转化器以避免由于内电源的交流特性引起的间歇光发射。因此，不再需要使用变压器去降低电力供应电压。
而且，通过并联连接至少2个具有相反操作方向（也就是连接图相当于两个二极管首尾并联）的68纳米LEDs分支，有可能去掉A.C./D.C.转化器，因为每个分支轮流导电，可以持续发光。
这种连接图能够去掉LED装置的控制电子装置，控制电子装置是易损零件，限制了LED装置的使用寿命，且极大地增加了LED装置的成本。
已经描述了由GaN材料家族的材料制备的纳米LEDs。直接带隙（Directgap）材料也能用于发光，尤其是产生UV-蓝色光谱范围（ZnO）光的宽带隙的材料，或者产生红色和红外线光谱范围光的小带隙材料（GaAs,GaP,InP）。
可以采用不同类型的基片，尤其是良好导热体可以更好散热的基片。
由于前述装置封装在含有磷的材料里，也可以设计发白光的装置。
由于不同类型的纳米LEDs（发蓝光型，发绿光的第二类型，发红光的第三类型）的串联连接，同样也可以设计发白光的装置。例如，对于每一种类型的纳米LEDs（如芯层/包层型）并联连接。通过调整线的直径，可以方便地调整发光波长，这通过选择的生长方法，也就是局部生长可以很容易地实现。
由于本发明，因此有可能进行纳米LEDs的串联电连接，这种连接
尤其具有以下优势：
没有长度限制的交互连接；
为纳米LEDs提供动力的注入电流密度均匀，因此光强度稳定，且限制了热点的发生，热点有可能损坏材料（尤其是接触体）；
非常通用的电力供应，凭借该电力供应，电流引线引导更低的电流，这使得装置运行更加可靠，且同时维持了恒定的注入电功率（injected electricpower）；
可能的A.C.或D.C.电力供应控制，因为尤其可能通过内系统而不需要使用A.C./D.C.转换器或变压器为纳米LEDs提供动力。

Claims (29)

1.一种光电装置，至少包括：
形成在支撑体(58)上的第一和第二发光纳米线(60,62)，所述第一和第二发光纳米线(60,62)中的每个均包括用于空穴注入的第一型半导体区(68,70)和用于电子注入的第二型半导体区(72,74)；
所述第一和第二发光纳米线(60,62)的串联电连接包括：
形成在支撑体(58)上的连接纳米线(82)，所述连接纳米线(82)包括：
(a)第一域(84)，所述第一域(84)能够与所述第一发光纳米线(60)的空穴注入区(68)一起形成电路径，所述电路径能够使电流流过；
(b)第二域(90)，所述第二域(90)能够与所述第二发光纳米线(62)的电子注入区(74)一起形成电路径，所述电路径能够使电流流过；以及
(c)与所述第一域(84)和第二域(90)接触的第三域(92)，第三域(92)能够使电流从所述第一域和所述第二域中间流过；
连接所述第一发光纳米线(60)的空穴注入区(68)和所述连接纳米线(82)的第一域(84)的第一导电区(86)，所述第一导电区(86)与所述第二发光纳米线(62)电绝缘；以及
连接所述连接纳米线(82)的第二域(90)和所述第二发光纳米线(62)的电子注入区(74)的第二导电区(88)，所述第二导电区(88)与所述第一发光纳米线(60)电绝缘。
2.如权利要求1所述的光电装置，其中，所述第一和第二发光纳米线(60,62)均包括半导体芯层(64,66)，所述半导体芯层(64,66)的末端(72,74)形成在支撑体(58)上，形成空穴注入区或电子注入区；所述第一和第二发光纳米线(60,62)还包括半导体包层(68,70)，所述半导体包层(68,70)至少包围住所述半导体芯层(64,66)的上端部分，且所述半导体包层(68,70)形成空穴注入区和电子注入区中间的另一区。
3.如权利要求2所述的光电装置，其中：
所述第一和第二发光纳米线(60,62)的芯层(116)是由第一导电型半导体材料制备的；
所述第一和第二发光纳米线(60,62)的包层(118)由与第一导电型相反的第二导电型半导体材料制备的；以及
所述连接纳米线(82)包括由第一导电型材料制备的至少一个芯层。
4.如权利要求2或3任一所述的光电装置，其中，所述连接纳米线(82)包括第一型半导体芯层，所述第一型半导体芯层至少在第一部分和第二部分上没有包层，所述第一部分和第二部分分别形成所述连接纳米线的第一域和第二域。
5.如权利要求4所述的光电装置，其中所述的没有包层的连接纳米线的芯层的第一部分包括与支撑体相反的纳米线末端。
6.如权利要求1～3任一所述的光电装置，其中，所述连接纳米线是导电材料制备的。
7.如上述权利要求1～3任一项所述的光电装置，其中所述支撑体(58)包括平面化电绝缘层(102)，所述电绝缘层(102)具有形成所述第二导电区的平面导电接触体(88)，所述导电接触体(88)形成在所述电绝缘层(102)上，所述接触体具有形成在所述接触体上面的所述连接纳米线(82)和所述第二发光纳米线(60)。
8.如上述权利要求4所述的光电装置，其中所述支撑体(58)包括平面化电绝缘层(102)，所述电绝缘层(102)具有形成所述第二导电区的平面导电接触体(88)，所述导电接触体(88)形成在所述电绝缘层(102)上，所述导电接触体具有形成在所述导电接触体上面的所述连接纳米线(82)和所述第二发光纳米线(60)。
9.如上述权利要求5所述的光电装置，其中所述支撑体(58)包括平面化电绝缘层(102)，所述电绝缘层(102)具有形成所述第二导电区的平面导电接触体(88)，所述导电接触体(88)形成在所述电绝缘层(102)上，所述导电接触体具有形成在所述导电接触体上面的所述连接纳米线(82)和所述第二发光纳米线(60)。
10.如上述权利要求6所述的光电装置，其中所述支撑体(58)包括平面化电绝缘层(102)，所述电绝缘层(102)具有形成所述第二导电区的平面导电接触体(88)，所述导电接触体(88)形成在所述电绝缘层(102)上，所述导电接触体具有形成在所述导电接触体上面的所述连接纳米线(82)和所述第二发光纳米线(60)。
11.如上述权利要求1～3任一项所述的光电装置，其中所述第一发光纳米线(60)、所述第二发光纳米线(62)以及所述连接纳米线(82)被嵌入到电绝缘平面化层(76)，与所述支撑体(58)相反的所述第一发光纳米线的末端(78)、所述第二发光纳米线的末端(80)以及所述连接纳米线的末端(84)从所述电绝缘平面化层(76)稍微突出，所述电绝缘平面化层(76)具有形成所述第一导电区的导电接触体(86)，且所述导电接触体(86)包围住形成在所述支撑体上面的第一发光纳米线(60)和连接纳米线(82)的突出末端(78,84)。
12.如上述权利要求4所述的光电装置，其中所述第一发光纳米线(60)、所述第二发光纳米线(62)以及所述连接纳米线(82)被嵌入到电绝缘平面化层(76)，与所述支撑体(58)相反的所述第一发光纳米线的末端(78)、所述第二发光纳米线的末端(80)以及所述连接纳米线的末端(84)从所述电绝缘平面化层(76)稍微突出，所述电绝缘平面化层(76)具有形成所述第一导电区的导电接触体(86)，且所述导电接触体(86)包围住形成在所述支撑体上面的第一发光纳米线(60)和连接纳米线(82)的突出末端(78,84)。
13.如上述权利要求5所述的光电装置，其中所述第一发光纳米线(60)、所述第二发光纳米线(62)以及所述连接纳米线(82)被嵌入到电绝缘平面化层(76)，与所述支撑体(58)相反的所述第一发光纳米线的末端(78)、所述第二发光纳米线的末端(80)以及所述连接纳米线的末端(84)从所述电绝缘平面化层(76)稍微突出，所述电绝缘平面化层(76)具有形成所述第一导电区的导电接触体(86)，且所述导电接触体(86)包围住形成在所述支撑体上面的第一发光纳米线(60)和连接纳米线(82)的突出末端(78,84)。
14.如上述权利要求6所述的光电装置，其中所述第一发光纳米线(60)、所述第二发光纳米线(62)以及所述连接纳米线(82)被嵌入到电绝缘平面化层(76)，与所述支撑体(58)相反的所述第一发光纳米线的末端(78)、所述第二发光纳米线的末端(80)以及所述连接纳米线的末端(84)从所述电绝缘平面化层(76)稍微突出，所述电绝缘平面化层(76)具有形成所述第一导电区的导电接触体(86)，且所述导电接触体(86)包围住形成在所述支撑体上面的第一发光纳米线(60)和连接纳米线(82)的突出末端(78,84)。
15.如上述权利要求7所述的光电装置，其中所述第一发光纳米线(60)、所述第二发光纳米线(62)以及所述连接纳米线(82)被嵌入到电绝缘平面化层(76)，与所述支撑体(58)相反的所述第一发光纳米线的末端(78)、所述第二发光纳米线的末端(80)以及所述连接纳米线的末端(84)从所述电绝缘平面化层(76)稍微突出，所述电绝缘平面化层(76)具有形成所述第一导电区的导电接触体(86)，且所述导电接触体(86)包围住形成在所述支撑体上面的第一发光纳米线(60)和连接纳米线(82)的突出末端(78,84)。
16.如上述权利要求1～3任一项所述的光电装置，包括通过串联电连接的串联连接的发光纳米线网络。
17.如上述权利要求4所述的光电装置，包括通过串联电连接的串联连接的发光纳米线网络。
18.如上述权利要求5所述的光电装置，包括通过串联电连接的串联连接的发光纳米线网络。
19.如上述权利要求6所述的光电装置，包括通过串联电连接的串联连接的发光纳米线网络。
20.如上述权利要求7所述的光电装置，包括通过串联电连接的串联连接的发光纳米线网络。
21.如上述权利要求11所述的光电装置，包括通过串联电连接的串联连接的发光纳米线网络。
22.如上述权利要求1～3任一项所述的光电装置，包括由至少两组(140,142)并联电连接的发光纳米线组成的发光纳米线网络，至少一组纳米线与另一组的纳米线通过串联电连接串联。
23.如上述权利要求4所述的光电装置，包括由至少两组(140,142)并联电连接的发光纳米线组成的发光纳米线网络，至少一组纳米线与另一组的纳米线通过串联电连接串联。
24.如上述权利要求5所述的光电装置，包括由至少两组(140,142)并联电连接的发光纳米线组成的发光纳米线网络，至少一组纳米线与另一组的纳米线通过串联电连接串联。
25.如上述权利要求6所述的光电装置，包括由至少两组(140,142)并联电连接的发光纳米线组成的发光纳米线网络，至少一组纳米线与另一组的纳米线通过串联电连接串联。
26.如上述权利要求7所述的光电装置，包括由至少两组(140,142)并联电连接的发光纳米线组成的发光纳米线网络，至少一组纳米线与另一组的纳米线通过串联电连接串联。
27.如上述权利要求11所述的光电装置，包括由至少两组(140,142)并联电连接的发光纳米线组成的发光纳米线网络，至少一组纳米线与另一组的纳米线通过串联电连接串联。
28.如上述权利要求16所述的光电装置，包括由至少两组(140,142)并联电连接的发光纳米线组成的发光纳米线网络，至少一组纳米线与另一组的纳米线通过串联电连接串联。
29.一种制备光电装置的方法，所述光电装置至少包括形成在支撑体上的第一和第二发光纳米线；所述光电装置还包括半导体芯层，所述半导体芯层的末端形成在支撑体上，形成空穴注入区或电子注入区；所述光电装置还包括半导体包层，所述半导体包层至少包围住所述半导体芯层的上端部分，且所述半导体包层形成空穴注入区和电子注入区中间的另一区，所述方法包括：
形成包括电绝缘层的支撑体，所述电绝缘层具有形成在所述支撑体上面的下端导电层；
在所述支撑体上形成3个相同的发光纳米线，所述的发光纳米线均包括第一型半导体芯层和第二型半导体包层，所述包层至少包围住所述芯层的上端部分，所述纳米线中的两个形成在导电接触体上；
在所述支撑体上设置平面化电绝缘层，以覆盖住所述纳米线，同时让所述纳米线的自由末端从所述平面化电绝缘层中稍微突出；
去掉形成在所述下端导电层上面的所述两个纳米线中的一个的所述自由末端的一部分包层，以露出其芯层；以及
在所述平面化电绝缘层上设置上端导电接触体，以覆盖住不是形成在所述下端导电层上面的所述纳米线的自由末端，且所述纳米线自由末端已经被去掉了一部分包层。
CN201280020829.7A 2011-05-18 2012-05-10 发光纳米线的串联电连接 Expired - Fee Related CN103620784B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1154313 2011-05-18
FR1154313A FR2975532B1 (fr) 2011-05-18 2011-05-18 Connexion electrique en serie de nanofils emetteurs de lumiere
PCT/FR2012/051033 WO2012156620A2 (fr) 2011-05-18 2012-05-10 Connexion electrique en serie de nanofils emetteurs de lumiere

Publications (2)

Publication Number Publication Date
CN103620784A CN103620784A (zh) 2014-03-05
CN103620784B true CN103620784B (zh) 2016-10-12

Family

ID=46321073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280020829.7A Expired - Fee Related CN103620784B (zh) 2011-05-18 2012-05-10 发光纳米线的串联电连接

Country Status (6)

Country Link
US (1) US9768350B2 (zh)
EP (1) EP2710634B1 (zh)
JP (1) JP5959627B2 (zh)
CN (1) CN103620784B (zh)
FR (1) FR2975532B1 (zh)
WO (1) WO2012156620A2 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201211038D0 (en) 2012-06-21 2012-08-01 Norwegian Univ Sci & Tech Ntnu Solar cells
FR3000298B1 (fr) * 2012-12-20 2015-01-16 Aledia Procede optimise de fabrication de nanofils electroluminescents
FR3000612B1 (fr) * 2012-12-28 2016-05-06 Commissariat Energie Atomique Dispositif optoelectronique a microfils ou nanofils
FR3000611B1 (fr) * 2012-12-28 2016-05-06 Aledia Dispositif optoelectronique a microfils ou nanofils
EP2939276B1 (fr) * 2012-12-28 2019-06-12 Aledia Dispositif opto-électronique à microfils ou nanofils
WO2014138904A1 (en) * 2013-03-14 2014-09-18 The Royal Institution For The Advancement Of Learning/Mcgill University Methods and devices for solid state nanowire devices
FR3004000B1 (fr) * 2013-03-28 2016-07-15 Aledia Dispositif electroluminescent avec capteur integre et procede de controle de l'emission du dispositif
FR3004006B1 (fr) * 2013-03-28 2016-10-07 Aledia Dispositif electroluminescent a nanofils actifs et nanofils de contact et procede de fabrication
FR3011380B1 (fr) * 2013-09-30 2017-01-13 Aledia Dispositif optoelectronique a diodes electroluminescentes
FR3011381B1 (fr) * 2013-09-30 2017-12-08 Aledia Dispositif optoelectronique a diodes electroluminescentes
FR3015772B1 (fr) 2013-12-19 2017-10-13 Aledia Dispositif optoelectronique a diodes electroluminescentes a extraction de lumiere amelioree
US10158043B2 (en) * 2014-05-30 2018-12-18 Mikro Mesa Technolgy Co., Ltd. Light-emitting diode and method for manufacturing the same
KR20170066319A (ko) * 2014-08-12 2017-06-14 글로 에이비 스트레인 수정된 표면 활성 영역을 가진 iii-질화물 나노와이어 led 및 이의 제조 방법
US9431388B1 (en) 2015-04-29 2016-08-30 Globalfoundries Inc. Series-connected nanowire structures
JP6959915B2 (ja) 2015-07-13 2021-11-05 クラヨナノ エーエス グラファイト基板上に成長させたナノワイヤ又はナノピラミッド
ES2901111T3 (es) * 2015-07-13 2022-03-21 Crayonano As Diodos emisores de luz y fotodetectores en forma de nanohilos/nanopirámides
CA2993884A1 (en) 2015-07-31 2017-02-09 Crayonano As Process for growing nanowires or nanopyramids on graphitic substrates
FR3041476B1 (fr) * 2015-09-21 2017-12-01 Commissariat Energie Atomique Dispositif electroluminescent a puits quantiques multiples
FR3044467B1 (fr) 2015-11-26 2018-08-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dalle lumineuse et procede de fabrication d'une telle dalle lumineuse
GB201705755D0 (en) 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
JP6978669B2 (ja) * 2017-11-28 2021-12-08 富士通株式会社 化合物半導体装置及びその製造方法、並びに受信装置及び発電装置
US11961875B2 (en) 2017-12-20 2024-04-16 Lumileds Llc Monolithic segmented LED array architecture with islanded epitaxial growth
DE102017130760A1 (de) * 2017-12-20 2019-06-27 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
JP7285491B2 (ja) 2018-08-24 2023-06-02 マシュー ハーテンスヴェルド ナノワイヤ発光スイッチデバイス及びその方法
US11271033B2 (en) 2018-09-27 2022-03-08 Lumileds Llc Micro light emitting devices
US10777728B2 (en) 2019-01-18 2020-09-15 Microsoft Technology Licensing, Llc Fabrication of a quantum device
US11777059B2 (en) 2019-11-20 2023-10-03 Lumileds Llc Pixelated light-emitting diode for self-aligned photoresist patterning
US11848402B2 (en) 2020-03-11 2023-12-19 Lumileds Llc Light emitting diode devices with multilayer composite film including current spreading layer
US11942507B2 (en) 2020-03-11 2024-03-26 Lumileds Llc Light emitting diode devices
US11735695B2 (en) 2020-03-11 2023-08-22 Lumileds Llc Light emitting diode devices with current spreading layer
US11569415B2 (en) 2020-03-11 2023-01-31 Lumileds Llc Light emitting diode devices with defined hard mask opening
US11626538B2 (en) 2020-10-29 2023-04-11 Lumileds Llc Light emitting diode device with tunable emission
US11901491B2 (en) 2020-10-29 2024-02-13 Lumileds Llc Light emitting diode devices
US12040432B2 (en) 2020-10-30 2024-07-16 Lumileds Llc Light emitting diode devices with patterned TCO layer including different thicknesses
US11705534B2 (en) 2020-12-01 2023-07-18 Lumileds Llc Methods of making flip chip micro light emitting diodes
US11955583B2 (en) 2020-12-01 2024-04-09 Lumileds Llc Flip chip micro light emitting diodes
US11600656B2 (en) 2020-12-14 2023-03-07 Lumileds Llc Light emitting diode device
US11935987B2 (en) 2021-11-03 2024-03-19 Lumileds Llc Light emitting diode arrays with a light-emitting pixel area

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006080609A1 (en) * 2005-01-26 2006-08-03 Seoul Opto Device Co., Ltd. Light emitting device having a plurality of light emitting cells connected in series and method of fabricating the same
CN101669219A (zh) * 2006-12-22 2010-03-10 昆南诺股份有限公司 带有直立式纳米线结构的led及其制作方法
WO2010071594A1 (en) * 2008-12-19 2010-06-24 Glo Ab A nanostructured device
WO2011020959A1 (fr) * 2009-08-18 2011-02-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procède de fabrication d'un dispositif d'émission de lumière a base de diodes electroluminescentes
CN102007067A (zh) * 2008-04-15 2011-04-06 昆南诺股份有限公司 纳米线围栅装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100554155B1 (ko) * 2003-06-09 2006-02-22 학교법인 포항공과대학교 금속/반도체 나노막대 이종구조를 이용한 전극 구조물 및그 제조 방법
KR100553317B1 (ko) 2004-04-23 2006-02-20 한국과학기술연구원 실리콘 나노선을 이용한 실리콘 광소자 및 이의 제조방법
US7535028B2 (en) 2005-02-03 2009-05-19 Ac Led Lighting, L.Lc. Micro-LED based high voltage AC/DC indicator lamp
CN1850580A (zh) 2005-04-22 2006-10-25 清华大学 超晶格纳米器件及其制作方法
EP1727216B1 (en) * 2005-05-24 2019-04-24 LG Electronics, Inc. Rod type light emitting diode and method for fabricating the same
WO2006135337A1 (en) * 2005-06-16 2006-12-21 Qunano Ab Semiconductor nanowire vertical device architecture
JP4841628B2 (ja) 2005-06-25 2011-12-21 ソウル オプト デバイス カンパニー リミテッド ナノ構造体及びそれを採用した発光ダイオードとその製造方法
AU2007313096B2 (en) 2006-03-10 2011-11-10 Unm Rainforest Innovations Pulsed growth of GaN nanowires and applications in group III nitride semiconductor substrate materials and devices
FR2902237B1 (fr) 2006-06-09 2008-10-10 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique emetteur de lumiere a nanofils semi-conducteurs formes sur un substrat metallique
WO2008038910A1 (en) * 2006-09-25 2008-04-03 Seoul Opto Device Co., Ltd. Light emitting diode having alingap active layer and method of fabricating the same
US8426224B2 (en) 2006-12-18 2013-04-23 The Regents Of The University Of California Nanowire array-based light emitting diodes and lasers
WO2008079078A1 (en) * 2006-12-22 2008-07-03 Qunano Ab Elevated led and method of producing such
KR100974923B1 (ko) * 2007-03-19 2010-08-10 서울옵토디바이스주식회사 발광 다이오드
US7888583B2 (en) * 2007-05-07 2011-02-15 Wisconsin Alumni Research Foundation Semiconductor nanowire thermoelectric materials and devices, and processes for producing same
FR2922685B1 (fr) 2007-10-22 2011-02-25 Commissariat Energie Atomique Dispositif optoelectronique a base de nanofils et procedes correspondants
KR101522571B1 (ko) * 2008-12-02 2015-05-26 삼성전자주식회사 에너지 저장 장치 및 그 제조 방법
CN102959740B (zh) * 2010-09-14 2018-08-03 原子能与替代能源委员会 用于光发射的基于纳米线的光电器件
US8193015B2 (en) * 2010-11-17 2012-06-05 Pinecone Energies, Inc. Method of forming a light-emitting-diode array with polymer between light emitting devices
EP2673800A4 (en) * 2011-02-10 2016-03-16 Univ Mcgill WIDEBAND SEMICONDUCTOR NANOWILE DEVICES AND MANUFACTURING METHODS WITHOUT FOREIGN METAL CATALYSTS

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006080609A1 (en) * 2005-01-26 2006-08-03 Seoul Opto Device Co., Ltd. Light emitting device having a plurality of light emitting cells connected in series and method of fabricating the same
CN101669219A (zh) * 2006-12-22 2010-03-10 昆南诺股份有限公司 带有直立式纳米线结构的led及其制作方法
CN102007067A (zh) * 2008-04-15 2011-04-06 昆南诺股份有限公司 纳米线围栅装置
WO2010071594A1 (en) * 2008-12-19 2010-06-24 Glo Ab A nanostructured device
WO2011020959A1 (fr) * 2009-08-18 2011-02-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procède de fabrication d'un dispositif d'émission de lumière a base de diodes electroluminescentes

Also Published As

Publication number Publication date
FR2975532B1 (fr) 2013-05-10
US20140077156A1 (en) 2014-03-20
CN103620784A (zh) 2014-03-05
EP2710634A2 (fr) 2014-03-26
JP5959627B2 (ja) 2016-08-02
FR2975532A1 (fr) 2012-11-23
US9768350B2 (en) 2017-09-19
WO2012156620A3 (fr) 2013-08-08
JP2014520389A (ja) 2014-08-21
EP2710634B1 (fr) 2020-10-07
WO2012156620A2 (fr) 2012-11-22

Similar Documents

Publication Publication Date Title
CN103620784B (zh) 发光纳米线的串联电连接
CN102959740B (zh) 用于光发射的基于纳米线的光电器件
US9035324B2 (en) Light emitting device
CN105917476B (zh) 其有源区包括InN层的发光二极管
US8823049B2 (en) Light-emitting diode with current-spreading region
US20050194598A1 (en) Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
CN103066176A (zh) 氮化物半导体发光装置
CN106025021A (zh) 红光发光器件和照明系统
KR102264678B1 (ko) 다공성 투명 전극을 포함하는 발광 소자
CN107452736B (zh) 发光二极管
CN108028296B (zh) 红外led
KR20130097362A (ko) 반도체 발광소자
KR102008349B1 (ko) 발광 소자 및 발광 소자 패키지
CN103782399B (zh) 氮化物半导体发光元件
KR20130007682A (ko) 발광 소자 및 그 제조방법
US20140353578A1 (en) Light-emitting device
CN104576854B (zh) Led芯片及其形成方法
KR101272703B1 (ko) ＡｌＧａＩｎＰ 활성층을 갖는 발광 다이오드
CN103633197A (zh) 发光装置
JP2004140300A (ja) 半導体発光素子用エピタキシャルウェハ及び半導体発光素子
KR20240114239A (ko) 3족 질화물 반도체 발광소자 및 이를 제조하는 방법
CN117116961A (zh) 高压发光二极管芯片及其制备方法
JPH08310042A (ja) Ｌｅｄアレイおよびｌｅｄアレイの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161012

Termination date: 20210510