CN103620770A - 用于集成电路的应力感知设计 - Google Patents

用于集成电路的应力感知设计 Download PDF

Info

Publication number
CN103620770A
CN103620770A CN201280028700.0A CN201280028700A CN103620770A CN 103620770 A CN103620770 A CN 103620770A CN 201280028700 A CN201280028700 A CN 201280028700A CN 103620770 A CN103620770 A CN 103620770A
Authority
CN
China
Prior art keywords
stress
interpolater
nude film
resource
active resource
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280028700.0A
Other languages
English (en)
Other versions
CN103620770B (zh
Inventor
阿利弗·瑞曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN103620770A publication Critical patent/CN103620770A/zh
Application granted granted Critical
Publication of CN103620770B publication Critical patent/CN103620770B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种涉及具有内插器的集成电路（IC）的电路设计方法可以包括：鉴别主动资源，所述主动资源在受到一定量应力的所述内插器（205、505）区域（465、470、535）内的所述IC（200、500）内实施，所述一定量的应力超过所述内插器上的标准化量的应力；以及根据如在所述IC内所实施的所述电路设计的应力感知分析，选择性地将要在所述IC内实施的所述电路设计的元件分配给所述主动资源。另一区域（620）的特征为遍及其他区域的大体标准化应力。

Description

用于集成电路的应力感知设计
技术领域
本说明书内所揭示的一个或多个实施例涉及集成电路（IC）。更确切地说，一个或多个实施例涉及用于IC的应力感知设计以及在IC内的电路设计的应力感知实施。
背景技术
电路设计不断变大，因此需要更大的集成电路（IC）用于实施。在某些情况下，可以使用单个较大的裸片来实施的电路设计可以使用包括两个或两个以上较小裸片的IC来实施。包括两个或两个以上较小裸片的IC可以被称作“多裸片IC”。多裸片IC通常表征为包括彼此耦合并且放置在单个IC封装内的两个或两个以上的裸片。电路设计通过多个裸片而实施，而不是使用单个较大裸片来实施。
多裸片IC通常包括在其单裸片IC对应物内不存在的物理特性。例如，多裸片IC可以包括硅通孔（TSV）。TSV可以表征为完全延伸通过多裸片IC的裸片的垂直导电通路。每一个TSV可以与裸片的顶部表面上的节点电耦合，TSV与同一裸片的底部表面上的不同节点延伸通过所述裸片。
在多裸片IC内发现的物理特性的另一实例为裸片的物理耦合。多裸片IC的单个裸片通常以某种方式物理耦合到一起。举例来说，裸片可以进行堆叠或接合。
这些以及其他物理特性可以诱导在多裸片IC的一个或多个裸片内的应力。通常比存在于常规的单个裸片IC的裸片内的标准化应力大的应力会对在多裸片IC内实施的有源装置的性能产生不利影响。
发明内容
本说明书内所揭示的一个或多个实施例涉及集成电路（IC），且更确切地说，涉及用于IC的应力感知设计以及IC内的电路设计的应力感知实施。
涉及包括内插器的集成电路的电路设计方法的一个实施例可以包含：鉴别主动资源，所述主动资源在受到一定量应力的内插器区域内的IC内实施，所述一定量的应力超过内插器上的标准化量的应力；以及根据如在IC内所实施的电路设计的应力感知分析，选择性地将要在IC内实施的电路设计的元件分配到主动资源上，其中另一区域的特征为遍及其他区域的大体标准化应力。
在一些实施例中，该方法可以进一步包含针对主动资源使用应力感知时序模型。
在一些实施例中，用于主动资源的应力感知时序模型可以取决于主动资源与应力诱导物之间的距离，超过标准化量应力的一定量的应力至少部分可归因于所述应力诱导物。
在一些实施例中，应力诱导物可以为硅穿孔（TSV），或内插器的裸片附接周界。
在一些实施例中，该方法可以进一步包含确定主动资源是否与应力诱导物相距预定距离进行定位，并且作为响应，根据与应力诱导物的距离来确定主动资源的操作特征。
在一些实施例中，该方法可以进一步包含响应于确定在使用主动资源时电路设计的时序是非临界的，仅使用主动资源来实施电路设计的元件。
在一些实施例中，选择性地分配元件进一步包含选择性地将元件映射到主动资源。
在一些实施例中，选择性地分配元件进一步包含当对电路设计进行路由时，选择性地使用主动资源。
集成电路（IC）的一个实施例可以包含内插器，所述内插器包含应力诱导结构，其中内插器可以包含第一区域，其特征为遍及第一区域的大体标准化应力，以及由应力诱导结构进行诱导的第二区域，其特征为遍及第二区域的高于标准化应力的应力；以及位于第二区域内的有源装置。
在一些实施例中，应力诱导结构可以包含硅穿孔（TSV）。
在一些实施例中，第二区域可以包含TSV并且第一区域可以包含第二区域。
在一些实施例中，IC可以进一步包含安装在内插器的表面上的第一裸片，其中应力诱导结构包含由在内插器上的第一裸片的外边缘界定的裸片附接周界，并且其中内插器包含由裸片附接周界内的内部周界和裸片附接周界外的外部周界所界定的禁入区域。
在一些实施例中，第二区域可以在内部周界内。
在一些实施例中，第二区域可以包含外部周界。
在一些实施例中，第一区域可以位于内部周界内并且被第二区域包含。
在一些实施例中，IC可以进一步包含在内插器的表面上的第一裸片；以及在内插器的表面上的第二裸片，其中第一裸片和第二裸片以预定距离分开，以显露第一裸片与第二裸片之间的内插器的通道，其中应力诱导结构包含由在内插器上的第一裸片以及第二裸片中的每一者的外边缘界定的裸片附接周界，并且其中第二区域包含第一裸片与第二裸片之间的内插器的通道。
在一些实施例中，IC可以进一步包含在内插器的表面上的第一裸片；以及在内插器的表面上的第二裸片，其中第一裸片和第二裸片以预定距离分开，以显露第一裸片与第二裸片之间的内插器的通道，其中应力诱导结构包含由在内插器上的第一裸片以及第二裸片中的每一者的外边缘界定的裸片附接周界，并且其中第一裸片与第二裸片之间的内插器的通道是禁入区域。
涉及集成电路（IC）的电路设计方法的另一实施例可以包括：鉴别主动资源，所述主动资源在受到一定量应力的内插器区域内的IC内实施，所述一定量的应力超过内插器上的标准化量的应力；以及根据如在IC内所实施的电路设计的应力感知分析，选择性地将要在IC内实施的电路设计的元件分配给主动资源。
另一实施例可以包括具有非瞬时性数据存储媒体的装置，所述数据存储媒体可用于包括处理器以及存储器的系统。数据存储媒体可以存储程序代码，当被系统执行时，所述程序代码使得系统能够执行操作。这些操作可以包括：鉴别主动资源，所述主动资源在受到一定量应力的内插器区域内的IC内实施，所述一定量的应力超过内插器上的标准化量的应力；以及根据如在IC内所实施的电路设计的应力感知分析，选择性地将要在IC内实施的电路设计的元件分配给主动资源。
在一些实施例中，数据存储媒体可以进一步使得系统能够执行包含将应力感知时序模型用于主动资源的操作，其中用于主动资源的应力感知时序模型取决于主动资源与应力诱导物之间的距离，超过标准化量应力的一定量的应力至少部分可归因于所述应力诱导物。
附图说明
图1为图示了根据本说明书内所揭示的一个实施例的用于集成电路（IC）的架构的第一框图。
图2为图示了根据本说明书内所揭示的另一实施例的多裸片IC结构的局部解剖图的第二框图。
图3为图示了根据本说明书内所揭示的另一实施例的多裸片IC结构的截面侧视图的第三框图。
图4为图示了根据本说明书内所揭示的另一实施例的围绕硅穿孔（TSV）的多裸片IC内插器内的应力的示例性效果的第四框图。
图5为图示了根据本说明书内所揭示的另一实施例的多裸片IC结构的局部解剖图的第五框图。
图6为图示了根据本说明书内所揭示的另一实施例的图5所示内插器的局部解剖图的第六框图。
图7为图示了根据本说明书内所揭示的一个实施例的用于执行应力感知分析的系统的第七框图。
图8为图示了根据本说明书内所揭示的另一实施例的用于IC结构的物理设计方法的第一流程图。
图9为图示了根据本说明书内所揭示的另一实施例的电路设计方法的第二流程图。
具体实施方式
尽管本说明书以权利要求作为结论，这些权利要求界定一个或多个被当作新颖实施例的特征，但是应相信，可以通过考虑结合附图所做的描述而更好地理解一个或多个实施例。按要求，本说明书内揭示了一个或多个详细的实施例。然而，应了解，所述一个或多个实施例仅为示例性的。因此，本说明书内所揭示的特定结构以及功能性细节并不解释为限制性的，而是仅作为权利要求书的依据以及作为用于教示所属领域的技术人员在实际中的任何适当详细结构中以各种方式应用所述一个或多个实施例的代表性依据。此外，本文所使用的术语以及短语并不意欲为限制性的，而是提供本文所揭示的一个或多个实施例的可理解描述。
本说明书内所揭示的一个或多个实施例涉及集成电路（IC），且更确切地说，涉及用于IC的应力感知设计以及IC内的电路设计的应力感知实施。各种结构（特别是用于形成多裸片IC结构的结构）的使用或包含物可以引起施加到多裸片IC结构的一个或多个裸片上的应力量的增加。与不位于增加的应力区域内的主动资源相比，在受到增加的应力的多裸片IC结构的区域内实施的主动资源可以显示出一个或多个操作特征的变化。通常，操作特征的变化以主动资源的降级操作特征的形式显露。
本说明书内所揭示的一个或多个实施例对多裸片IC结构的一个或多个裸片内增加的应力做出解释。例如，在多裸片IC结构的物理设计期间，在多裸片IC结构内实施的主动资源的位置可以基于确定多裸片IC结构内存在的应力而进行选择。一般来说，在多裸片IC结构的设计以及制造期间，与通过观察在主动资源中的任何应力诱导的降级的情况相比，主动资源可以更加靠近应力诱导结构而定位。就此而言，可以以应力感知方式执行诸如布局、路由以及类似者的一个或多个电路设计实施任务，所述应力感知方式对由受到多裸片IC结构内增加的应力而引起的主动资源的降级操作特征做出解释。
图1为图示了根据本说明书内所揭示的一个实施例的用于IC的架构100的第一框图。例如，架构100可以在现场可编程门阵列（FPGA）类型的IC内实施。如图所示，架构100包括若干不同类型的可编程电路，例如，逻辑块。例如，架构100可以包括大量不同的可编程单元片，其包括：数千兆位的收发器（MGT）101、可配置逻辑块（CLB）102、随机存取存储器块（BRAM）103、输入/输出块（IOB）104、配置与定时逻辑（CONFIG/CLOCKS）105、数字信号处理块（DSP）106、专门的I/O块107（例如，配置端口与时钟端口），以及其他可编程逻辑108，诸如数字时钟管理器、模/数转换器、系统监控逻辑等等。
在一些IC中，每个可编程单元片包括标准化地连接到以及连接自每个相邻单元片中的对应INT111的可编程互连元件（INT）111。在一些情况下，INT111可以被称作可编程互连点（PIP）。在任何情况下，INT111结合起来实施图示IC的可编程互连结构。每一个INT111还包括到达以及来自同一单元片内的可编程逻辑元件的连接件，如图1的顶部处所包括的实例所示。
例如，CLB102可以包括可以经编程以实施用户逻辑外加单个INT111的可配置逻辑元件（CLE）。除一个或多个INT111外，BRAM103可以包括BRAM逻辑元件（BRL）113。通常，单元片中所包括的INT111的数目取决于单元片的高度。在所描绘的实施例中，BRAM单元片与五个CLB的高度相同，但也可以使用其他数目（例如，四个）。除适当数目的INT111之外，DSP单元片106可以包括DSP逻辑元件（DSPL）114。除INT111的一个实例之外，IOB104可以包括（例如）I/O逻辑元件（IOL）115的两个实例。
在图1中所描绘的实施例中，接近裸片中心的柱状区域用于配置、时钟以及其他控制逻辑。从此柱延伸的水平区域109用以在可编程IC的宽度上分配时钟与配置信号。一些利用图1所示的架构的IC包括额外的逻辑块，所述逻辑块使组成较大部分IC的规则柱状结构分裂。额外的逻辑块可以为可编程块和/或专用电路系统。例如，被描绘成PROC110的处理器块跨越了若干列的CLB和BRAM。
PROC110可以实施为硬连线处理器，所述硬连线处理器被制造作为实施IC的可编程电路系统的裸片的一部分。PROC110可以表示各种不同的处理器类型和/或系统中的任何一种，所述处理器类型和/或系统是复杂的，其范围为从单独的处理器（例如，能够执行程序代码的单个核心）到具有一个或多个核心、模块、协处理器、接口以及类似者的整个处理器系统。
例如，在更加复杂的布置中，PROC110可以包括一个或多个核心，例如，中央处理单元、高速缓冲存储器、存储器控制器、单向和/或双向接口，所述单向和/或双向接口可配置用于直接耦合到IC的I/O引脚（例如，I/O衬垫）上和/或耦合到IC的可编程电路系统上。
短语“可编程电路系统”可以指IC内的可编程电路元件，例如，本文所述的各种可编程或可配置的电路块或单元片、以及根据加载到IC中的配置数据选择性与各种电路块、单元片和/或元件耦合的互连电路系统。例如，在PROC110外部的图1中所示的部分可以被认为是IC的可编程电路系统的一部分或IC的可编程电路系统。
图1意欲说明可以用于实施IC的示例性架构，所述IC包括可编程电路系统（例如，可编程结构），以及处理器系统。例如，一列中逻辑块的数目、列的相对宽度、列的数目以及排序、包括在列中的逻辑块的类型、逻辑块的相对大小，以及包括在图1顶部处的互连/逻辑实施方案纯粹为示例性的。
在实际的IC中，（例如）CLB出现的任何位置通常包括一个以上相邻的CLB列，以便于用户电路设计的有效实施。然而，相邻CLB列的数目可以随着IC的总体尺寸而变化。此外，IC内的PROC110的大小和/或定位是仅出于说明的目的，并且并不意欲为对本说明书内所揭示的一个或多个实施例的限制。
再次参考图1，通常通过将配置数据流加载到内部配置存储单元中来对可编程电路系统进行编程，所述内部配置存储单元定义了可编程元件的配置方法。配置数据可以由外部装置从存储器（例如，从外部PROM）中读出或写入FPGA中。随后，单独存储单元的集合状态决定FPGA的功能。
FPGA为一种类型的可编程IC。另一类型的可编程IC为复杂的可编程逻辑装置或CPLD。CPLD包括由互连开关矩阵连接在一起并且连接到输入/输出（I/O）资源的两个或两个以上的“功能块”。CPLD的每一个功能块包括与用于可编程逻辑阵列（PLA）以及可编程阵列逻辑（PAL）装置中的结构类似的两层与/或（AND/OR）结构。在CPLD中，配置数据通常以片上方式存储在非易失性存储器中。在一些CPLD中，配置数据以片上方式存储在非易失性存储器中，随后作为初始配置（编程）序列的一部分下载到易失性存储器上。
对于所有这些可编程IC，由出于所述目的而提供给装置的数据位来控制装置的功能性。数据位可以存储在易失性存储器（例如，在FPGA与一些CPLD中的静态存储单元）中、非易失性存储器（例如，在一些CPLD中的快闪存储器）中、或任何其他类型的存储单元中。
通过应用以可编程的方式与装置上的各种元件互连的处理层（例如，金属层）来对其他可编程IC进行编程。这些可编程IC被称为掩模可编程装置。可编程IC还可以用其他方式来实施，例如，使用熔丝或反熔丝技术。
短语“可编程IC”可以包括，但不限于这些装置并且进一步可以包含仅部分可编程的装置。例如，一种类型的可编程IC包括硬编码的晶体管逻辑和以可编程的方式与硬编码的晶体管逻辑互连的可编程开关结构的组合。例如，包括至少某个可编程电路系统的专用IC（ASIC）可以被认为是可编程IC。
图2为图示了根据本说明书内所揭示的另一实施例的多裸片IC结构的局部解剖图的第二框图。在一个方面中，多裸片IC结构200（IC结构200）说明了一种在单个IC封装内堆叠多个裸片的方法。IC结构200可以包括硅内插器（内插器）205、裸片210，以及裸片215。
内插器205可以为具有平坦表面的裸片，在该平坦表面上可以水平地堆叠裸片205以及裸片210。如图所示，裸片205以及裸片210可以并排位于内插器205的平坦表面上。尽管在图2内利用两个水平堆叠的裸片来实施，然而IC结构200也可以利用两个以上水平堆叠的裸片来实施。在另一个实施例中，裸片215可以垂直地堆叠在裸片210的顶部上。在又另一实施例中，内插器205可以用作两个垂直堆叠的裸片之间的中间层。在该情况下，内插器205可以使多裸片IC封装内垂直堆叠的裸片彼此分离。
内插器205可以为多裸片IC的两个或两个以上的裸片提供共同的安装表面以及电耦合点。内插器205可以充当用于裸片之间互连路由的中间层或充当用于多裸片IC的接地层或电源层。内插器205可以利用硅晶片衬底来实施，不论该硅晶片衬底掺杂或未掺杂N型和/或P型杂质。内插器205的制造可以包括使一个或多个金属互连层能够沉积的一个或多个额外的处理步骤。这些金属互连层可以包括铝、金、铜、镍、各种硅化物和/或类似者。
可以使用一个或多个额外的处理步骤来制造内插器205，所述额外的处理步骤使一个或多个电介质或绝缘层（例如，二氧化硅）能够沉积。此外，可以使用一个或多个额外的处理步骤来制造内插器205，所述额外的处理步骤允许创建主动资源（例如，晶体管装置）。如上文所提到，一般来说，内插器205为裸片，并且其特征为存在一个或多个硅通孔（TSV），所述硅通孔将在本说明书内得到更加详细地描述。
短语“主动资源”可以指单独的有源装置或有源电路元件，诸如单独的晶体管或二极管。短语“主动资源”还可以指包括一个或多个有源装置的更加复杂的电路系统，例如，电路块、单元片、逻辑块、互连电路系统、INT、可编程互连点、功能块或类似者。前述不同类型的电路系统通常包括至少一个有源装置以实现所述可编程性。应了解，尽管主动资源通常特征为包括至少一个有源装置，但是也可以包括一个或多个无源装置。
IC结构200出于说明的目的而提出，且并不意欲作为本说明书内所揭示的一个或多个实施例的限制。就此而言，裸片210和裸片215以及内插器205中的每一者可以以各种不同形式中的任何一种来实施。例如，除已经描述的功能性之外，一个或多个内插器205以及裸片210和/或裸片215可以被实施为存储器、处理器、可编程IC或类似者。可以实施IC结构200以包括此类电路系统的各种组合。
在说明中，裸片210可以为处理器，而裸片215被实施为存储器。在另一说明中，裸片210以及裸片215都可以被实施为可编程IC（裸片）。在又另一说明中，可以利用内插器205来实施各种组合中的任何一种，所述内插器205被配置为，或经配置以包括可编程电路系统、存储器、处理器、其他主动资源或类似者。
图3为图示了根据本说明书内所揭示的另一实施例的多裸片IC结构的截面侧视图的第三框图。更确切地说，图3图示了沿切线2-2截取的图2所示IC结构200的视图。由此，在本说明中尽可能用相同的编号来指代相同的项。
参考图3，裸片210以及裸片215中的每一者可以通过焊料凸块305电耦合到内插器205上。此外，每一个焊料凸块305可以用于将裸片210以及裸片215物理地附接到内插器205上。例如，通过焊料凸块305，内插器205耦合到裸片210上。类似地，通过焊料凸块305，裸片215耦合到内插器205上。
尽管裸片210以及裸片215到内插器205的耦合通过焊料凸块305来实现，但是各种其他技术也可以用以将内插器205耦合到裸片210以及裸片215上。例如，接合线或边缘线可以用以将多裸片IC的裸片耦合到下层的内插器上。在另一实例中，粘合材料可以用于将裸片210以及裸片215物理地附接到内插器205上。由此，如图3所示，裸片210以及裸片215通过焊料凸块305到内插器205上的耦合是出于说明的目的而提供，并且并不意欲限制本说明书内所揭示的一个或多个实施例。
内插器205内的互连材料可以用以在裸片210与裸片215之间传递裸片间信号。例如，互连件315可以耦合到焊料凸块305A以及焊料凸块305B中的每一者上以将裸片210耦合到裸片215上，从而允许在裸片210与裸片215之间进行裸片间信号的交换。此外，内插器205可以利用多个导电层来实施，所述导电层可以利用通孔（未图示）耦合到一起。在该情况下，互连件315可以在两个或两个以上导电层内实施，所述导电层使用插器205内的通孔耦合到一起。用以实施内插器205内的互连的多个导电层的使用使得更多数目的信号被路由并且在内插器205内实现信号的更复杂路由。
在本说明书内，相同的参考标号用于指代终端、信号线、导线，以及其对应的信号。就此而言，在本说明书内，术语“信号”、“导线”、“连接”、“终端”，以及“引脚”有时可以互换使用。还应了解，术语“信号”、“导线”或类似者可以表示一个或多个信号，例如，通过单个导线的单个比特的传输或通过多个平行导线的多个平行比特的传输。此外，每一个导线或信号可以根据具体情况表示在由信号或导线连接的两个或两个以上组件之间的双向通信。
焊料凸块320可以用于将IC结构200电耦合到表面335上。表面335可以表示（例如）多裸片IC封装，其中IC结构200在所述多裸片IC封装内实施。焊料凸块320进一步可以直接将IC结构200耦合到在多裸片IC封装外部的节点上。例如，焊料凸块320可以用于将内插器205物理地附接到表面335上。TSV325表示通孔，当所述通孔填充满导电材料时，其形成垂直地横穿过（例如）延伸通过大部分、整个，或基本上整个内插器205的电连接。
TSV325可以通过在内插器205内钻或蚀刻一个开口来实施，所述开口从第一平坦表面（即，焊料凸块305所耦合到的表面）延伸直到第二平坦表面（即，焊料凸块320所耦合到的表面）。随后导电材料可以沉积在TSV325内。可以用于填充TSV325的导电材料的实例可以包括，但不限于铜、铝、金、铜、镍，各种硅化物和/或类似者。
结合焊料凸块320，TSV325将裸片210耦合到表面335上。如上文所提到，可以使用一个或多个额外处理步骤来在内插器205内实施有源电路元件。通常利用多裸片IC，较大部分的硅内插器（包括围绕互连件以及TSV的部分）保持未被使用。根据本说明书内所揭示的一个或多个实施例，诸如晶体管以及二极管的主动资源可以在内插器205的各部分内实施，否则所述内插器205将不被使用。
如图3所示，内插器205的第一平坦表面可以物理地耦合到裸片210以及裸片215上。内插器205的第二平坦表面可以物理地耦合到表面335上。裸片210和裸片215以及表面335中的每一者可以使用与内插器205相比可以具有不同热膨胀系数的材料来实施。其结果是，当经受温度的变化时，内插器205、裸片210和裸片215，以及表面335中的每一者可以以不同速率膨胀。
当在系统内实施时，包括内插器205、裸片210和裸片215，以及表面335的IC封装会受到IC封装外部的温度变化的影响。此外，在通电状态下，IC结构200内的电路元件可以产生能够改变内插器205、裸片210和裸片215，以及表面335的温度的热量。温度的变化可以引起内插器205、裸片210和裸片215，以及表面335中每一者的继续膨胀以及收缩。
由于裸片210和裸片215以及表面335中的每一者都可以具有与内插器205不同的热膨胀系数，所以每一者都可以以不同于内插器205的速率膨胀以及收缩。随着裸片210和裸片215以及表面335中的每一者物理地耦合到内插器205上，内插器205、裸片210以及裸片215与表面335之间的不同膨胀以及收缩速率引起对各个组件上施加力。这些力可以在内插器205内产生应力，所述应力在围绕穿过内插器205的开口（诸如TSV325）的区域中会增加。
此外，用以填充TSV325的导电材料可以具有与内插器205不同的热膨胀系数。在该情况下，用以填充每一个TSV325的导电材料可以以与内插器205不同的速率膨胀以及收缩。其结果是，导电材料会从TSV325内将额外的力施加到内插器205上，从而进一步增加了施加到围绕TSV325的内插器205区域上的应力。
图4为图示了根据本说明书内所揭示的另一实施例的围绕TSV的多裸片IC内插器内的应力的示例性效果的第四框图。更确切地说，图4图示了将力施加到多裸片IC硅内插器（诸如内插器205）上所用的方式，该方式会引起应力施加到内插器205的各部分上。图4图示了应力被集中在围绕TSV（诸如TSV325）的区域中所用的方式。
如先前所描述，内插器205到一个或多个其他裸片以及IC封装上的物理耦合可以引起力施加到内插器205上。TSV325内的导电材料也可以引起力施加到内插器205上。该力可以在用以实施内插器205的材料内产生应力。一般来说，此应力在围绕任何穿过内插器205的开口（诸如TSV325）的内插器205区域中或在该区域周围增加。
为了更好地说明力如何在内插器205内产生应力，图4描绘了一维情况，其中单轴力被施加到内插器205上。事实上，三维力可以被施加到内插器205上，所述力可以沿着三个正交轴或在三个正交轴之间进行取向，所述正交轴界定了内插器205的定位。就此而言，由TSV325诱导的应力场并不限于如图4所示沿着线435向外延伸，而是可以在所有方向上向外延伸。应了解，图4并未按比例绘制。图4经绘制以更加清楚地说明围绕TSV（诸如TSV325）的力。
参考图4，沿着内插器205的边缘415以及边缘420施加单轴力。向内插器205施加力会在用以实施内插器205的材料内产生张应力。施加到内插器205的边缘区域上的力通过每一个箭头405来图示。内插器205内存在的张应力通过每一个箭头410来图示。每一个箭头405的取向以及长度分别表明施加到内插器205的边缘415以及边缘420的力方向以及量值。类似地，每一个箭头410的取向以及长度分别表明在内插器205的各区域内产生的应力的方向以及量值。
当将力施加到内插器205上时，形成内插器205的材料中的任何不连续（例如，TSV325）都会影响围绕该不连续的区域中的应力集中。其结果是，内插器205内包括TSV325会增加在围绕TSV325的内插器205区域中的应力。参考图4，TSV325被实施为填充满导电材料并且具有直径430的圆形开口。
由于内插器205内的TSV325的存在所产生的应力通常集中在TSV325的开口的边缘，并且当远离TSV325而移动时，所述应力会沿着线435而减小。换句话说，应力在内插器205内沿着某一轴线被最大化，该轴线对称平分TSV325并且与将力施加到内插器305上的方向垂直（即，在此种情况下沿着直径430以及线435）。一般来说，在内插器205的平行于直径430（但在直径430的上方或下方）的区域中，应力以标准化方式分布。例如，内插器205内沿着线440的应力集中的量值已经返回至标准化以及平均分布的应力。
一般来说，沿着TSV325的边缘在点445以及点450处的张应力集中可以通过表达式
Figure BDA0000434741280000131
来描述。在关于σ3的表达式内，σ1表示内插器205内（例如，沿着线440）的均匀的或平均的张应力。变量a为与力的方向平行的TSV325的半径。变量b为与力的方向垂直的TSV325的半径。对于大体为圆形的TSV（诸如TSV325），a的长度大约等于b的长度。因此，表达式
Figure BDA0000434741280000132
减少至值2并且σ3=3σ1。关于σ3的表达式表明在点445以及点450（即，σ3）处的张应力集中大约为平均张应力的三倍并且在最大值处。通常表示为K1的短语“应力集中系数”可以被定义为K1=σ3/σ1=3。
在内插器205内存在增加的应力可以对在内插器205内实施的主动资源的性能产生影响。例如，应力可以引起在内插器205内的主动资源内的载流子迁移率的变化。参考由TSV325诱导的应力，考虑到在沿着线435围绕TSV325的区域中，内插器205内的应力集中更大，因此作为由TSV325引进的增加的应力集中的结果，沿着线435而定位的主动资源的性能会变化。
如上文所提到，图4仅图示了沿着边缘415以及边缘420而施加到内插器205上的单轴力。如上文所提到，在内插器205内存在的实际应力（例如，包括由于包括TSV325所产生或诱导的应力）在所有方向上向外延伸。随着应力测量的点更加远离TSV325而移动，直到应力集中达到平均张应力水平为止，所存在的应力集中下降。一般来说，应力集中或水平以1/D的速率降低，其中“D”表示距TSV325的周界的距离。例如，由TSV325诱导的应力集中在大约点455以及点460处达到标准化张应力水平。
常规的设计技术利用禁入区域（KOZ）的概念来减少应力对有源装置的影响。KOZ通常指示界定了在诸如内插器205的裸片内的特定区域，所述区域围绕TSV或其他应力诱导结构（应力诱导物），其中主动资源不会进行定位以避免主动资源的操作特征的应力诱导退化。因此，KOZ可以称为缺乏主动资源。例如，参考图4，圆形的KOZ465可以被界定为围绕TSV325。举例来说，KOZ可以具有由点455与点460之间的距离界定的直径、为圆形形状，以及与TSV325的中心同心。KOZ465内的区域表示内插器205的一个区域，其中应力比存在于KOZ465外部的标准化应力高。常规的设计技术通常防止在KOZ465内定位主动资源。
如从图4中可以了解，当裸片内的TSV数目增加时，许多界定的KOZ会极大地减少用于实施主动资源的裸片的可用区域此外，两个或两个以上的TSV所诱导的应力的叠加会增加完全消除由TSV所诱导的应力的难度。
根据本说明书内所揭示的一个或多个实施例，诸如KOZ470的主动KOZ可以被界定为穿过点475以及点480，例如，具有等于点475与点480之间的距离的直径。在一个方面中，KOZ470可以根据在主动资源的一个或多个操作特征中可接受的退化水平来界定。例如，KOZ470可以被界定为边界，在所述边界的内部，对于一个或多个选定操作特征（例如，晶体管的驱动电流或类似者），主动资源具有令人无法接受的的较低或退化水平。在KOZ470外部，活动资源可以具有可接受的选定操作特征的水平，例如，在阈值以上但仍然在位于KOZ465外部的主动资源的一个或多个操作特征水平以下或从该水平退化。例如，KOZ470可以被界定为一个区域，其中紧靠某区域（例如，在由主动KOZ470所界定的周界与由KOZ465所界定的周界之间被图示为区域485的区域）外所实施的主动资源的选定操作特征仅退化被认为可接受的预定数量或百分比。
通过界定小于常规KOZ的主动KOZ，内插器205的更多区域可用以实施主动资源。内插器205的区域485内增加的应力仍可以引起其中所实施的主动资源的退化。就此而言，结合应力效果的主动资源的分析（例如，应力感知分析）可以被执行并且用以确定如何紧密地将主动资源实施到负责诱导应力的IC结构（诸如TSV325）中。应力感知分析可以用于确定主动资源的时延。作为使主动资源经受增加的应力的结果，主动资源的时延（例如）可以被加剧或延长。因此，当执行诸如布局以及路由的电路设计功能时，通过利用由应力分析告知的时延信息，主动资源中的退化可以得到解决并且在某些状况下被克服。
在说明中，考虑多裸片IC被设计（例如，物理地设计）为包括一个或多个TSV的可编程IC的情况。在确定在何处实施或形成主动资源（例如，有源装置），以及因此，更加复杂的主动资源（诸如预制的电路块）位于何处的过程中，可以使用应力感知分析。例如，TSV与主动资源之间的距离可以得到确定。在一个实例中，与应力诱导结构（诸如TSV）的距离可以被用作用于对应力进行量化的代替并且因此用以调节包括时序的操作特征。
随后，一旦多裸片IC结构被制造并且电路设计将在多裸片IC结构内实施，则也可以以应力感知方式执行诸如布局以及路由的任务。例如，出于布局以及路由的目的，可以利用应力感知时序模型，从而根据应力感知模型（至少部分）可以做出将电路设计的特定电路元件分配给多裸片IC的主动资源的决策。作为另一个实例，就诸如时延或类似者的操作特征而言，可以概述出位于诸如区域485的区域内的主动资源。
图5为图示了根据本说明书内所揭示的另一实施例的多裸片IC结构的局部解剖图的第五框图。图5图示了多裸片IC结构500（IC结构500），其包括内插器505，以及在内插器505的表面上实施的裸片510、裸片515，以及裸片520。大体如参考图2和图3所描述，裸片510至裸片520可以被耦合到内插器505的表面。如上文所提到，内插器505也被认为是IC结构500的裸片。
图5图示了内插器505经受在耦合到其上的裸片510至裸片520中每一者的外边缘处增加的应力集中。如TSV的由边缘（例如，在内插器505上的裸片510至裸片520中每一者的外边缘）所界定的裸片附接周界可以被认为是内插器505内的应力诱导结构。因此，裸片510至裸片520到内插器505上的物理附接在（例如）由外周界525和内周界530所界定的区域内产生了增加的应力。在外周界525与内周界530之间的区域或区可以被定义为KOZ535。如图所示，KOZ535延伸超出裸片510至裸片520中每一者的外边缘（例如，从裸片510至裸片520中每一者的外边缘向外延伸）。此外，KOZ535朝着在裸片510至裸片520中每一者的边缘内部的内插器505的中心向内延伸。
在图5内，标记为540的内插器505的部分对应于在裸片510以及裸片515中每一者的内边缘之间的内插器505的条带或通道，所述条带或通道是外露的（例如，未被裸片510、裸片515，或裸片520中的一者所覆盖）并且被图示为阴影区。在一个方面中，通道540可以被认为是KOZ535的一部分。在另一方面中，通道540可以被认为是与KOZ535分离、或未包括在KOZ535内的KOZ。在又另一方面中，通道540可以被认为与KOZ535分离、或未包括在KOZ535内，但却被认为是具有比标准化应力高的应力的区域。
类似地，标记为545的内插器505的部分对应于在裸片515以及裸片520中每一者的内边缘之间的内插器505的外露条带或通道部分。在一个方面中，通道545可以被认为是KOZ535的一部分。在另一方面中，通道545可以被认为是与KOZ535分离、或未包括在KOZ535内的KOZ。在又另一方面中，通道545可以被认为与KOZ535分离、或未包括在KOZ535内，但却被认为是具有比标准化应力高的应力的区域。例如，当通道540以及通道545从KOZ535中排除时，KOZ535通常被限定为沿着（例如，平行于，或接近于）内插器505的外边缘而定位。因此，具有比标准化应力高的应力的区域以及具有标准化应力的区域都可以存在于内周界530内。类似地，假定内插器505相对于裸片510至裸片520足够大以延伸超出外周界525足够远，从而容纳具有标准化应力的区域，那么具有比标准化应力高的应力的区域以及具有标准化应力的区域都可以存在于外周界525之外，当通道540以及通道545被认为是经受比标准化应力高的应力的区域时，主动资源可以位于此类区域内并且如本说明书内所描述由电路设计选择性地使用。
图6为图示了根据本说明书内所揭示的另一实施例的图5所示内插器505的局部解剖图的第六框图。更确切地说，图6图示了KOZ535在内插器505上的位置以及定位。裸片510至裸片520已经被省略，以在没有任何阻碍的情况下更加清楚地图示KOZ535。在一个实施例中，KOZ535的宽度可以取决于附接到内插器505上的裸片数目。例如，附接到内插器505上的裸片数目越大，KOZ535的宽度就越大，（例如）在图5中所示的内周界530与外周界525之间的距离越大。
KOZ535可以具有以下特征：在外周界525处从距内插器505的外边缘的预定距离开始，并且以预定距离向内延伸至内周界530。由（例如）在内周界530与外周界525之间界定的通道部分可以形成矩形环，附接到内插器505的顶部上的每一个裸片的外边缘位于所述矩形环内。就此而言，虚线605表示可以由在内插器505上的裸片510至裸片520中每一者的外边缘界定的周界，所述周界被称作裸片附接周界。裸片附接周界，如TSV，可以被认为是内插器505的应力诱导结构。例如，由虚线605图示的裸片附接周界可以位于KOZ535的中间，例如，在每一个内周界530与每一个外周界525中间的一半距离处。裸片附接周界（至少关于所示的特定配置）可以与内插器505同心。在其他实例中，裸片附接周界不需要位于KOZ535的中间，而是可以与附接到内插器505的表面上的每一个裸片的边缘一致。此类裸片附接周界的超定位会导致不均匀的KOZ形状或环结构。
应了解，为了说明以及清晰起见，已经排除了横穿过内插器505（例如，平行于图5的通道540以及通道545）的裸片附接周界的各部分。然而，裸片510至裸片520中的每一者产生裸片附接周界，所述裸片附接周界由在内插器505上的裸片510至裸片520中每一者对应的裸片的边缘来界定。还应了解，KOZ535可以由单个较大裸片到内插器505上的附接来产生或诱导，其中所附接的单个裸片的外边缘可以由虚线605界定。
正如参考图4所描述的KOZ，可以主动地调整KOZ535的尺寸，从而使得紧邻KOZ535的内边界或外边界定位的主动资源可以经受增加的应力，例如，高于标准化应力集中。例如，位于区域610或区域615内的主动资源可以经受高于标准化应力集中的应力集中。然而，在区域620内实施的主动资源可以经受标准化应力集中。
图7为图示了根据本说明书内所揭示的一个实施例的用于执行应力感知分析的系统700的第七框图。在一个方面中，系统700可以评估涉及多裸片IC结构的应力数据并且确定位置，在所述位置处主动资源（例如，有源装置）可能在多裸片IC结构内实施或可能不在多裸片IC结构内实施。在另一方面中，系统700可以以应力感知方式执行与在多裸片IC结构内电路设计的实施有关的任务，例如，布局、路由或类似者。
系统700可以包括通过系统总线715而耦合到存储元件710上的至少一个处理器705。由此，系统700可以将程序代码存储在存储元件710内。通过系统总线715，处理器705可以执行从存储元件710中获取的程序代码。例如，在一个方面中，系统700可以实施为适合于存储和/或执行程序代码的计算机。然而，应了解，系统700可以以任何能够执行本说明书内所描述的功能的系统的形式来实施，所述系统包含处理器以及存储器。
存储元件710可以包括一个或多个物理存储装置，例如，本地存储器720以及一个或多个大容量存储装置725。本地存储器720是指随机存取存储器或通常在程序代码的实际执行期间使用的其他非持久性存储器装置。大容量存储装置725可以实施为硬盘驱动器或其他持久性数据存储装置。系统700还可以包括一个或多个高速缓冲存储器（未图示），所述高速缓冲存储器提供至少某些程序代码的临时存储，以减少在执行期间必须从大容量存储装置725中检索程序代码的次数。
输入/输出（I/O）装置，诸如键盘730、显示器735，以及指针装置（未图示）可选地可以耦合到系统700上。I/O装置可以直接地或者通过插入I/O控制器来耦合到系统700上。网络适配器也可以耦合到系统700上，以使系统700能够通过插入专用网络或公共网络来耦合到其他系统、计算机系统、远程打印机，和/或远程存储装置上。调制解调器、电缆调制解调器，以及以太网卡为可以与系统700一起使用的不同类型的网络适配器的实例。
如图7中所描绘，存储元件710可以存储应力分析模块740。以可执行程序代码的形式来实施的应力分析模块740可以由系统700来执行，并且由此被认为是系统700的一部分。例如，应力分析模块740可以被包括为在系统700上执行的电子设计自动化（EDA）工具的一部分，或可以与所述电子设计自动化工具协作使用。
在一个方面中，应力分析模块740可以评估与施加到裸片（诸如内插器）上的应力有关的数据，并且当主动资源相对于施加到其上的应力或本说明书内所讨论的应力诱导结构被放置在裸片上的不同位置处时，确定在主动资源（例如，不论是有源装置还是包括一个或多个有源装置的更加复杂的电路系统）上的可能影响，所述应力诱导结构诱导应力或超过裸片所受到的标准化应力的更大量的应力。例如，当估计主动资源的一个或多个操作特征时，应力分析模块740可以对将应力作为参数并入其中的一个或多个主动资源模型进行存储。这使得应力分析模块740（例如）能够对在裸片（例如，内插器）上的各个位置处并且受到不同的应力集中的主动资源的可能操作特征（例如，时延）进行估计。
使用各种不同的技术中的任何一种都可以确定应力分析模块740所利用的数据。在一个实例中，由诸如TSV或内插器的裸片附接周界的结构所诱导的应力场可以通过对力以及用于给定IC封装的合成应力进行整体分析来确定。随着合成应力场以数学方式产生，可以对力进行估计或测量。例如，在IC封装的每一个裸片内，应力场可以以数学方式建模。
开发用于IC封装的宏观模型可以被应用并且被细分以提供微观模型，所述微观模型适用于遍及裸片的主动资源，不论是处于单独的有源装置水平还是电路块水平。例如，当应力施加到一个或多个不同的主动资源上时，可以评估遍及整个内插器的应力的局部效果以对由单独的TSV和/或裸片附接周界所诱导的应力进行估计。在一个方面中，当IC结构诱导出所述应力场时，在每一个活动资源与应力诱导结构之间的距离可以用于评估或确定主动资源所经受的应力场。
在另一方面中，当从利用各种应力诱导结构而构建的测试结构中测量出时，实验数据可以被确定用于主动资源，所述应力诱导结构在距一个或多个不同类型的主动资源的不同距离处进行放置。例如，可以制造一个或多个测试结构，所述测试结构使一个或多个不同类型的主动资源（不论是单独的有源装置、特定的电路块、可编程元件，还是类似者）在距诱导应力的结构（例如，应力诱导物）的不同距离处进行定位。关于更加复杂的主动资源，主动资源的一个或多个操作特征的退化可以被确定（例如）为具有复杂主动资源的一个或多个或每个组分活动资源的一个或多个操作特征的退化的累积效应。在另一实例中，可以制造一个或多个测试结构，所述测试结构使一个或多个不同类型的主动资源在距某个结构（诸如另一裸片所附接到的内插器的一部分）的不同距离处进行定位。可以测量主动资源的一个或多个不同操作特征。
对不同类型的主动资源的一个或多个操作特征的值进行预测和估计的模型可以被表示为由IC结构诱导的应力的函数。应了解，由裸片附接周界所诱导的应力可以不同于由TSV诱导的应力。在主动资源与所关注的特定结构（例如，应力诱导物）之间的距离可以被用作用于应力或实际应力测量的代替。以此方式，基于有源装置距应力诱导IC结构的距离，可以估计主动资源的操作特征。然而，TSV根据距离对主动资源的影响可以不同于裸片附接周界根据距离对主动资源的影响。
可以被并入模型的有源装置的不同类型的操作特征的实例可以包括，但不限于，有源装置的饱和电流、转换速率、时延或类似者。例如，在主动资源经受增加的应力的情况下，可以推断主动资源的时延会增加。对于主动资源而言，退化的最高程度可以在所述主动资源紧靠主动KOZ外部而定位时发生。当主动资源更加远离应力诱导结构而定位，以及因此更加远离主动KOZ的周界时，可归因于受到增加的应力而产生的主动资源的时延增加的量（或在另一操作特征中的退化量）开始减小。一般来说，可归因于增加的应力而产生的时延的退化（例如，时延的增加）随着应力减小以及因此随着在主动资源与应力诱导结构之间的距离增加而减小。
测量到的操作特征可以与主动资源的物理特性等相关联，例如，与应力诱导结构相比的主动资源的取向、主动资源的宽度、主动资源的长度、主动资源是N型装置还是P型装置或类似者。从实际的硅原型结构中测量出的数据可以被用以产生模型，所述模型可以用于IC开发、电路设计，以及仿真和/或优化。
不管以何种方式确定应力相关数据，当受到由应力诱导物（诸如本说明书内所描述的电路结构）引起的应力的影响时，所得的应力相关数据可以用于对主动资源特性建模。可以利用所得的模型来确定相对于应力诱导电路结构在何处实施有源装置，例如，为了IC开发以及制造，有源装置可以相对于应力诱导结构接近到怎样的程度而定位，并且此外可以被用于在IC结构内实施电路设计，例如，电路设计的布局和/或路由。
图8为图示了根据本说明书内所揭示的另一实施例的用于IC结构的物理设计方法800的第一流程图。图8提出了一种广义方法，所述方法可以用于减小KOZ的大小以增加裸片的可用区域，从而用于实施或创建主动资源。使用如参考图7所描述的系统，方法800可以以组合方式被实施（例如）为控制系统，以用于IC生产或制造系统和/或IC测试以及测量系统。
在步骤805中，基于应力相关数据，系统可以确定主动KOZ规则。可以建立KOZ规则以明确规定围绕应力诱导IC结构的较小KOZ。通过明确规定较小KOZ，按照KOZ规则，主动资源可以更接近应力诱导结构而实施。在一些情况下，（例如）在电路设计的布局以及路由期间，通过对开发用于随后可以使用的主动资源的时序模型的退化做出解释，由于位于经受比常规地标定大小的KOZ更高应力的IC的区域中（例如，在诸如区域485、区域610，或区域615的区域内）而出现的主动资源的退化可以被克服或补偿。
在步骤810中，使用主动KOZ规则可以执行IC的物理设计。例如，主动KOZ规则可以允许主动资源在IC的区域内的实施，与其他情况（例如，在主动标定尺寸的KOZ外以及在常规地标定尺寸的KOZ内）相比，所述IC的区域受到较大的应力。
在步骤815中，系统可以确定用于所产生的IC结构的资源的时序模型，所述资源包括（例如）主动资源。根据贯穿数学模型、测试结构的实际测量，或两者的组合的讨论可以开发出时序模型。当受到较高应力集中的影响时，时序模型可以反映IC的资源（包括主动资源）的时延。
如上文所提到，主动资源与应力诱导结构之间的距离可以被用作用于应力的代替。就此而言，可以将距离并入模型，从而当主动资源以距应力诱导结构一定距离而定位时，用于主动资源的模型不受应力影响，所述距离大于阈值距离。对于小于阈值距离的距离，例如，当在诸如区域485、区域610，或区域615中的一者的区域内时，距离会对根据模型所计算出的操作特征，诸如时延产生影响。在另一实例中，非应力感知模型可以被使用并且应力感知模型也可以被使用。对于确定受到高于裸片上的标准化应力的应力集中或水平的那些主动资源（例如，在区域485、区域610，或区域615中的一者内），可以使用应力感知模型。对于确定未受到比标准化应力高的应力的那些主动资源，可以使用非应力感知模型。在任一情况下，使用如上文所描述的应力感知信息可以确定用于IC结构的资源的时延。
在任一情况下，可以对使用如上文所描述的模型所计算出的时延进行计算或估计。用于IC结构的不同资源（例如，主动资源）的时延可以被存储以稍后用于EDA工具中。例如，可以确定用于诸如INT和/或PIP的可编程元件、逻辑块、路由资源的应力感知时延。用于给定主动资源的特定时延（例如，或根据具体情况可以为模型）将根据该主动资源的位置以及该主动资源距一个或多个应力诱导结构的距离而变化。
图9为图示了根据本说明书内所揭示的另一实施例的电路设计方法900的第二流程图。方法900可以通过诸如参考图7所描述的系统700的系统来执行。
系统可以开始如下过程：将电路设计的元件放置到IC的特定主动资源上。例如，方法900假设已经执行了诸如技术映射以及包装的功能。在步骤905中，系统可以对将要放置（例如，分配）到IC的特定主动资源上的电路设计的元件进行选择。
在步骤910中，系统可以确定一个或多个候选的主动资源，其中选定的电路元件可以被分配到所述候选的主动资源上。在选择主动资源（电路设计的元件可以被分配到所述主动资源上）的过程中，系统可以利用通过使用如上文所描述的应力感知模型而计算出的时延。应了解，对于未受到比标准化应力高的应力的主动资源，可以使用常规的时延。就此而言，系统可以鉴别出不位于经受高于标准化应力集中的应力集中的区域内的活动资源、位于经受高于标准化应力集中的应力集中的区域内的活动资源，或两者的组合。
在一方面中，当考虑候选的主动资源时，仅位于诸如区域485、区域610，和/或区域615的区域外的那些主动资源会被考虑。例如，电路设计的一个或多个元件可以被标记或以其他方式被鉴别为临界的。举例来说，鉴别为在具有临界时序的信号路径（例如，其中根据说明书并不满足时序）上或沿着信号路径的元件，可以被鉴别为是临界的。通过信号（例如，网络）耦合的两个触发器电路元件可以被认为是临界的，所述信号不具有可用的时间裕量，或具有被认为小于阈值的时间裕量（slack）。在另一方面中，当与最坏情况下的信号路径相比，可以比较两个元件之间所估计的时延以确定临界性。在任何情况下，在布局期间，系统可以防止将被鉴别为临界的元件分配到受到比标准化应力集中高的应力集中的主动资源上，例如，位于诸如区域485、区域610，和/或区域615的区域中的那些主动资源。在另一方面中，只要满足电路设计的时序要求，足够接近应力诱导结构以具有退化的时延的主动资源仍然可以为使用的或被分配的元件，所述元件被鉴别为或未被鉴别为临界的。
在步骤915中，由于时延，系统可以（至少部分地）将电路设计的选定元件分配到一种候选的主动资源上。用于确定元件是否被分配到选定的候选主动资源上的特定模型或操作特征可以根据每一个对应的候选主动资源（例如，应力感知的或非应力感知的）的位置而变化。在步骤920中，系统可以确定是否必须对任何另外的电路设计的元件进行放置。当必须对至少一个额外的电路设计的元件进行放置时，方法900可以环回到步骤905以继续处理元件。当没有另外的电路设计的元件仍需进行放置时，方法900可以继续到步骤925。
在步骤925中，系统可以选择待路由的电路设计的信号。在步骤930中，使用用于主动资源的时延信息，系统可以确定用于信号的路由。例如，使用特定路由的时延可以根据诸如INT以及PIP的主动资源所受到的应力而变化。利用此类受到比标准化应力高的应力的主动资源（例如，位于诸如区域485、区域610，或区域615中的一者的区域中）的路由可以具有比经受标准化应力的主动资源更高的时延。
在确定用于特定信号的路由的过程中，使用用于所利用的那些主动资源的可用时延信息，系统可以确定路由并且确保满足时序要求。就此而言，在形成并且选择用于信号的路由的过程中，系统可以鉴别出不位于经受比标准化应力集中高的应力集中的区域内的主动资源、位于经受比标准化应力集中高的应力集中的区域内的主动资源，或两者的组合。在另一实例中，对于被确定为临界的那些信号（例如，不论是被标记的还是以其他方式被鉴别的），当路由时，系统可以放弃使用具有退化的时延的任何主动资源，所述退化时延是由于受到增加的应力而产生的。在任何情况下，可以评估用于选定信号的所得路由，以使用适当的模型和/或时延（例如，应力感知信息）来确保满足时序约束或目标。
在步骤935中，系统可以确定是否有任何额外的电路设计的信号仍然需要进行路由。当至少一个额外信号必须进行路由时，方法900可以环回到步骤925。当没有另外的信号仍然需要进行路由时，该方法可以以所得的电路设计结束，所述所得的电路设计包括存储在其中的由方法900产生的任何布局和/或路由信息。
图8以及图9中所图示的方法是出于说明的目的而提出，且并不意欲限制本说明书内所揭示的一个或多个实施例。每一种方法充当广义的实例以说明本文所揭示的关于应力的使用信息的各方面，所述应力的使用信息用以告知关于主动资源以及使用主动资源的电路设计的实施的决策。应了解，本说明书内所描述的技术可以应用到超出本文所说明性描述的那些技术的其他类型的IC设计以及电路设计实施技术。
图式中的流程图说明根据本说明书内所揭示的一个或多个实施例的架构、功能性，以及系统、方法，以及计算机程序产品的可能的实施的操作。就此而言，流程图中的每一个方框可以表示代码的模块、片段，或部分，所述代码包括实施指定逻辑功能的可执行程序代码的一个或多个部分。
应当注意，在一些替代的实施中，方框中所提到功能可以用与图中不一致的顺序出现。例如，连续示出的两个方框实际上可以基本并行地执行，或各方框有时可以按照相反顺序来执行，这取决于所涉及的功能性。还应注意，流程图说明中的每个方框以及流程图说明中的方框的组合可以通过执行规定的功能或动作的基于硬件的专用系统来实施，该等专用系统执行规定的功能或动作，或专用硬件和可执行指令的组合来实施。
一个或多个实施例可以用硬件或硬件和软件的组合加以实现。一个或多个实施例可以在一个系统中以集中方式实现或以不同元件散布在若干互连系统上的分布方式来实现。任何种类的数据处理系统或适合于执行本文中所描述方法的至少一部分的其他设备都可适用。
一个或多个实施例进一步可以嵌入诸如计算机程序产品的装置中，所述装置包含实现本文所描述的方法的所有特征。该装置可以包括数据存储媒体，例如，非瞬时性计算机可用或计算机可读媒体，用于存储程序代码，所述程序代码在载入到系统（包含存储器以及处理器）中并运行时，会致使系统来执行本说明书内所描述的功能的至少一部分。数据存储媒体的实例可以包括，但不限于，光学媒体、磁性媒体、磁光媒体、诸如随机存取存储器的计算机存储器、大容量存储装置（例如，硬盘），等等。
在本文中，术语“计算机程序”、“软件”、“应用”、“计算机可用程序代码”、“程序代码”、“可执行码”，其变体和/或组合，在当前上下文中指的是一组指令集的任何表示法，包括任何语言、代码或符号，所述指令集意欲使系统具有信息处理能力的系统执行特定功能，无论是直接执行，还是在以下行为中的一者或两者之后执行：a）转换为另一种语言、代码，或符号；b）采用不同的材料形式进行复制。例如，程序代码可以包括，但不限于，子例程、功能、程序、
目标方法、目标实施方式、可执行应用、小应用程序、小服务程序、源代码、目标代码，共享库/动态加载库和/或设计用于在计算机系统上执行的其他指令的序列。
本文中所使用的术语“一”被定义为一个或一个以上。如本文所使用的术语“多个”被定义为两个或两个以上。本文中所使用的术语“另一个”被定义为至少第二个或更多。本文中所使用的术语“包括”和/或“具有”被定义为包含，也即，开放的语言。本文中所使用的术语“耦合”被定义为连接的，不论是不存在任何插入元件的直接连接，还是存在一个或多个插入元件的间接连接，除非另外指明。两个元件还可以按照机械方式、电方式，或通信连接方式通过通信信道、路径、网络，或系统来耦合。
在不脱离实施例的精神或基本属性的情况下，本说明书内所揭示的一个或多个实施例也可以以其他形式实施。因此，应参考以上权利要求，而不是参考上述指示一个或多个实施例的范围的说明书。

Claims (15)

1.一种涉及包含内插器的集成电路（IC）的电路设计方法，其包含：
鉴别主动资源，所述主动资源在受到一定量应力的所述内插器（205、505）区域（465、470、535）内的所述IC（200、500）内实施，所述一定量的应力超过所述内插器上的标准化量的应力；以及
根据如在所述IC内所实施的所述电路设计的应力感知分析，选择性地将要在所述IC内实施的所述电路设计的元件分配给所述主动资源，
其中另一区域（620）的特征为遍及其他区域的大体标准化应力。
2.根据权利要求1所述的方法，其进一步包含：
使用用于所述主动资源的应力感知时序模型。
3.根据权利要求2所述的方法，其中用于所述主动资源的所述应力感知时序模型可以取决于所述主动资源与应力诱导物（325、605）之间的距离，超过所述标准化量应力的所述一定量的应力至少部分可归因于所述应力诱导物。
4.根据权利要求3所述的方法，其中所述应力诱导物为硅穿孔（TSV）（325），或所述内插器的裸片附接周界（605）。
5.根据权利要求3或4所述的方法，其进一步包含：
确定所述主动资源是否与所述应力诱导物相距预定的距离内进行定位，并且作为响应，根据与所述应力诱导物的距离的函数来确定所述主动资源的操作特征。
6.根据权利要求1到5中任一权利要求所述的方法，其进一步包含：
响应于确定在使用所述主动资源时所述电路设计的时序是非临界的，仅使用所述主动资源来实施所述电路设计的元件。
7.一种集成电路（IC），其包含：
包含应力诱导结构（325、605）的内插器（205、505），
其中所述内插器包含：
第一区域（465、470、535），其特征为遍及所述第一区域的大体标准化应力，以及
由所述应力诱导结构诱导的第二区域（620），并且其特征为遍及所述第二区域的高于标准化应力的应力；以及
位于所述第二区域内的有源装置。
8.根据权利要求7所述的IC，其中所述应力诱导结构包含硅穿孔（TSV）（325）。
9.根据权利要求8所述的IC，其中所述第二区域包含所述TSV并且所述第一区域包含所述第二区域。
10.根据权利要求7到9中任一项权利要求所述的IC，其进一步包含：
安装在所述内插器的表面上的第一裸片（210、510），其中所述应力诱导结构包含由在所述内插器上的所述第一裸片的外边缘所界定的裸片附接周界（605），并且其中所述内插器包含由所述裸片附接周界内的内部周界（530）和所述裸片附接周界外的外部周界（525）所界定的禁入区域（535）。
11.根据权利要求10所述的IC，其中所述第二区域在所述内部周界内。
12.根据权利要求10所述的IC，其中所述第二区域包含所述外部周界。
13.根据权利要求10所述的IC，其中所述第一区域位于所述内部周界内并且被所述第二区域包含。
14.根据权利要求7到9中任一项权利要求所述的IC，其进一步包含：
在所述内插器的表面上的第一裸片（210、510）；以及
在所述内插器的所述表面上的第二裸片（215、515），
其中所述第一裸片和所述第二裸片以预定的距离分开以显露在述第一裸片与所述第二裸片之间的所述内插器的通道（540），
其中所述应力诱导结构包含裸片附接周界（605），所述裸片附接周界（605）由在所述内插器上的所述第一裸片以及所述第二裸片中的每一者的外边缘来界定，以及
其中所述第二区域包含在所述第一裸片与所述第二裸片之间的所述内插器的所述通道。
15.根据权利要求7到9中任一项权利要求所述的IC，其进一步包含：
在所述内插器的表面上的第一裸片（210、510）；以及
在所述内插器的所述表面上的第二裸片（215、515），
其中所述第一裸片和所述第二裸片以预定的距离分开以显露在述第一裸片与所述第二裸片之间的所述内插器的通道（540），
其中所述应力诱导结构包含裸片附接周界（605），所述裸片附接周界（605）由在所述内插器上的所述第一裸片以及所述第二裸片中的每一者的外边缘来界定，以及
其中在所述第一裸片与所述第二裸片之间的所述内插器的所述通道为禁入区域。
CN201280028700.0A 2011-06-16 2012-03-29 用于集成电路的应力感知设计 Active CN103620770B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/162,541 2011-06-16
US13/162,541 US8779553B2 (en) 2011-06-16 2011-06-16 Stress-aware design for integrated circuits comprising a stress inducing structure and keep out zone
PCT/US2012/031299 WO2012173683A1 (en) 2011-06-16 2012-03-29 Stress-aware design for integrated circuits

Publications (2)

Publication Number Publication Date
CN103620770A true CN103620770A (zh) 2014-03-05
CN103620770B CN103620770B (zh) 2017-08-18

Family

ID=45929636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280028700.0A Active CN103620770B (zh) 2011-06-16 2012-03-29 用于集成电路的应力感知设计

Country Status (6)

Country Link
US (1) US8779553B2 (zh)
EP (1) EP2721638A1 (zh)
JP (1) JP6042424B2 (zh)
KR (1) KR101869583B1 (zh)
CN (1) CN103620770B (zh)
WO (1) WO2012173683A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8856710B2 (en) * 2011-06-29 2014-10-07 Taiwan Semiconductor Manufacturing Co., Ltd. Tool and method for modeling interposer RC couplings
US8963334B2 (en) * 2011-08-30 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Die-to-die gap control for semiconductor structure and method
US8604619B2 (en) 2011-08-31 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via keep out zone formation along different crystal orientations
US8704364B2 (en) * 2012-02-08 2014-04-22 Xilinx, Inc. Reducing stress in multi-die integrated circuit structures
US8704384B2 (en) 2012-02-17 2014-04-22 Xilinx, Inc. Stacked die assembly
US8587132B2 (en) * 2012-02-21 2013-11-19 Broadcom Corporation Semiconductor package including an organic substrate and interposer having through-semiconductor vias
US10002820B2 (en) * 2012-02-28 2018-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via layout pattern
US8957512B2 (en) 2012-06-19 2015-02-17 Xilinx, Inc. Oversized interposer
US20130342231A1 (en) * 2012-06-21 2013-12-26 Michael Alfano Semiconductor substrate with onboard test structure
US8869088B1 (en) 2012-06-27 2014-10-21 Xilinx, Inc. Oversized interposer formed from a multi-pattern region mask
US9026872B2 (en) * 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
US9136842B2 (en) * 2013-06-07 2015-09-15 Altera Corporation Integrated circuit device with embedded programmable logic
US9547034B2 (en) 2013-07-03 2017-01-17 Xilinx, Inc. Monolithic integrated circuit die having modular die regions stitched together
US9476927B2 (en) * 2014-01-22 2016-10-25 GlobalFoundries, Inc. Structure and method to determine through silicon via build integrity
US9915869B1 (en) 2014-07-01 2018-03-13 Xilinx, Inc. Single mask set used for interposer fabrication of multiple products
US9935081B2 (en) * 2014-08-20 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect for chip stacking
US9640521B2 (en) * 2014-09-30 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die package with bridge layer and method for making the same
US9659882B2 (en) * 2015-01-20 2017-05-23 Sandisk Technologies Llc System, method and apparatus to relieve stresses in a semiconductor die caused by uneven internal metallization layers
JP6693068B2 (ja) * 2015-03-12 2020-05-13 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
US10141938B2 (en) * 2016-09-21 2018-11-27 Xilinx, Inc. Stacked columnar integrated circuits
US11430740B2 (en) * 2017-03-29 2022-08-30 Intel Corporation Microelectronic device with embedded die substrate on interposer
US10235491B2 (en) 2017-05-17 2019-03-19 International Business Machines Corporation Dynamic route keep-out in printed circuit board design
US11282776B2 (en) 2018-02-22 2022-03-22 Xilinx, Inc. High density routing for heterogeneous package integration
KR102501675B1 (ko) 2018-07-13 2023-02-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN115758969A (zh) * 2022-12-01 2023-03-07 无锡中微亿芯有限公司 一种利用内置长线模块实现长距离布线的fpga

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090079071A1 (en) * 2007-09-25 2009-03-26 Bucknell Chapman Webb Stress relief structures for silicon interposers
JP2009170459A (ja) * 2008-01-10 2009-07-30 Panasonic Corp 半導体集積回路装置の設計方法、設計装置および半導体集積回路装置
CN101825683A (zh) * 2009-03-02 2010-09-08 财团法人工业技术研究院 集成电路装置与其测量系统和方法
US20100270597A1 (en) * 2009-04-24 2010-10-28 Synopsys, Inc. Method and apparatus for placing transistors in proximity to through-silicon vias
US20110095367A1 (en) * 2009-10-23 2011-04-28 Synopsys, Inc. Esd/antenna diodes for through-silicon vias

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617681B1 (en) * 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
JP2004241594A (ja) * 2003-02-05 2004-08-26 Sony Corp 半導体パッケージ
JP5234239B2 (ja) * 2005-07-06 2013-07-10 セイコーエプソン株式会社 半導体装置
US8014154B2 (en) * 2006-09-27 2011-09-06 Samsung Electronics Co., Ltd. Circuit substrate for preventing warpage and package using the same
KR100843213B1 (ko) 2006-12-05 2008-07-02 삼성전자주식회사 메모리 칩과 프로세서 칩이 스크라이브 영역에 배열된관통전극을 통해 연결된 다중 입출력 반도체 칩 패키지 및그 제조방법
US8227902B2 (en) 2007-11-26 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structures for preventing cross-talk between through-silicon vias and integrated circuits
US8082537B1 (en) 2009-01-28 2011-12-20 Xilinx, Inc. Method and apparatus for implementing spatially programmable through die vias in an integrated circuit
US20100257495A1 (en) 2009-04-06 2010-10-07 Chan-Liang Wu 3D-IC Verification Method
US9343463B2 (en) 2009-09-29 2016-05-17 Headway Technologies, Inc. Method of high density memory fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090079071A1 (en) * 2007-09-25 2009-03-26 Bucknell Chapman Webb Stress relief structures for silicon interposers
JP2009170459A (ja) * 2008-01-10 2009-07-30 Panasonic Corp 半導体集積回路装置の設計方法、設計装置および半導体集積回路装置
CN101825683A (zh) * 2009-03-02 2010-09-08 财团法人工业技术研究院 集成电路装置与其测量系统和方法
US20100270597A1 (en) * 2009-04-24 2010-10-28 Synopsys, Inc. Method and apparatus for placing transistors in proximity to through-silicon vias
US20110095367A1 (en) * 2009-10-23 2011-04-28 Synopsys, Inc. Esd/antenna diodes for through-silicon vias

Also Published As

Publication number Publication date
KR20140028056A (ko) 2014-03-07
JP6042424B2 (ja) 2016-12-14
JP2014519716A (ja) 2014-08-14
CN103620770B (zh) 2017-08-18
WO2012173683A1 (en) 2012-12-20
KR101869583B1 (ko) 2018-06-20
US8779553B2 (en) 2014-07-15
US20120319248A1 (en) 2012-12-20
EP2721638A1 (en) 2014-04-23

Similar Documents

Publication Publication Date Title
CN103620770A (zh) 用于集成电路的应力感知设计
CN103688355B (zh) 使用硅穿孔的集成电路设计
KR102423040B1 (ko) 3차원 집적회로 디자인을 생성하는 방법
US6473891B1 (en) Wire routing to control skew
JP6234320B2 (ja) 標準セルの製造に使用可能なデータ構造、半導体構造、集積回路設計システム、及び標準セルの製造に使用可能なデータ構造を生成する方法
US20080309374A1 (en) Semiconductor integrated circuit, layout design method of semiconductor integrated circuit, and layout program product for same
US6581195B2 (en) Method and apparatus for extracting parasitic element of semiconductor circuit
CN114896920B (zh) 一种三维堆叠芯片热仿真模型建立及热点温度预测方法
CN104718618A (zh) 通过用于3d集成电路的衬底背部连结件的闩锁抑制和衬底噪声耦合降低
US6865727B2 (en) Method for calculating the capacity of a layout of an integrated circuit with the aid of a computer, and application of the method to integrated circuit fabrication
US11055465B2 (en) Fill techniques for avoiding Boolean DRC failures during cell placement
CN113451303B (zh) 集成电路结构及其形成方法
US10902175B1 (en) Cross-hierarchical block pin placement
US9817928B2 (en) Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US10943051B1 (en) Metal fill shape removal from selected nets
US10586009B2 (en) Hierarchical trim management for self-aligned double patterning
US10296698B2 (en) Forming multi-sized through-silicon-via (TSV) structures
US10769340B2 (en) Automatic moving of probe locations for parasitic extraction
JP2004288685A (ja) 半導体集積回路のレイアウト設計方法およびレイアウト設計用プログラム
Christie et al. Prelayout interconnect yield prediction
CN104134658B (zh) 直接位于多晶硅结构上方的标准单元金属结构
US20240105633A1 (en) Wafer-scale chip structure and method and system for designing the structure
US20170069577A1 (en) Semiconductor device, inspection pattern arrangement method and method of manufacturing semiconductor device
Ekebrand et al. A Parameterizable Standard Cell Generator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant