CN103605494A - 一种平方运算电路 - Google Patents

一种平方运算电路 Download PDF

Info

Publication number
CN103605494A
CN103605494A CN201310488728.9A CN201310488728A CN103605494A CN 103605494 A CN103605494 A CN 103605494A CN 201310488728 A CN201310488728 A CN 201310488728A CN 103605494 A CN103605494 A CN 103605494A
Authority
CN
China
Prior art keywords
long
summation module
pending summation
pending
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310488728.9A
Other languages
English (en)
Inventor
雷绍充
王兴全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHAANXI WANDA INFORMATION ENGINEERING Co Ltd
Original Assignee
SHAANXI WANDA INFORMATION ENGINEERING Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHAANXI WANDA INFORMATION ENGINEERING Co Ltd filed Critical SHAANXI WANDA INFORMATION ENGINEERING Co Ltd
Priority to CN201310488728.9A priority Critical patent/CN103605494A/zh
Publication of CN103605494A publication Critical patent/CN103605494A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Complex Calculations (AREA)

Abstract

本发明公开了一种平方运算电路，包括高位部分积求和模块、低位部分积求和模块、脉冲信号发生器、复位信号发生器及平方信号输出模块，脉冲信号发生器的输出端分别与高位部分积求和模块的脉冲信号输入端及低位部分积求和模块的脉冲信号输入端相连接，复位信号发生器的输出端分别与高位部分积求和模块的复位输入端及低位部分积求和模块的复位输入端相连接，高位部分积求和模块的进位数输入端与低位部分积求和模块的进位数输出端相连接，高位部分积求和模块中移位寄存器的Q端及低位部分积求和模块中移位寄存器的Q端依次与平方信号输出模块相连接。本发明可以有效的降低平方运算的时间。

Description

一种平方运算电路
技术领域
本发明属于集成电路大数平方运算领域，涉及一种平方运算电路。
背景技术
目前，对于大数平方的研究通常采用的方案是蒙哥马利算法，该算法在平方运算过程中耗费的时间和面积开销与输入数据的长度成正比，尤其是在大量的平方运算过程中，严重的影响了平方运算的效率及成本。
发明内容
本发明的目的在于克服上述现有技术的缺点，提供了一种平方运算电路，该电路可以有效的较低平方运算过程中耗费的时间。
为达到上述目的，本发明所述的平方运算电路包括高位部分积求和模块、低位部分积求和模块、脉冲信号发生器、复位信号发生器及平方信号输出模块，脉冲信号发生器的输出端分别与高位部分积求和模块的脉冲信号输入端及低位部分积求和模块的脉冲信号输入端相连接，复位信号发生器的输出端分别与高位部分积求和模块的复位输入端及低位部分积求和模块的复位输入端相连接，高位部分积求和模块的进位数输入端与低位部分积求和模块的进位数输出端相连接，高位部分积求和模块中移位寄存器的Q端及低位部分积求和模块中移位寄存器的Q端依次与平方信号输出模块相连接。
所述低位部分积求和模块包括低位部分积求和公共信号输入端、N个低位部分积求和运算信号输入端、N个与门电路、N个全加器及N个移位寄存器，低位部分积求和模块中N个移位寄存器的CLK端均与脉冲信号发生器的输出端相连接，低位部分积求和模块中N个移位寄存器的RST端均与复位信号发生器的输出端相连接，低位部分积求和模块中N个移位寄存器的Q端依次与平方信号输出模块相连接，其中，N为正整数；
所述低位部分积求和模块中第一个与门电路的输入端与低位部分积求和公共信号输入端及低位部分积求和模块中第一个低位部分积求和运算信号输入端相连接，低位部分积求和模块中第一个全加器的输入端分别与低位部分积求和模块中第一个与门电路的输出端及低位部分积求和模块中第一个移位寄存器的Q端相连接，低位部分积求和模块中第一个移位寄存器的并行输入端与低位部分积求和模块中第一个全加器的输出端相连接；
所述低位部分积求和模块中第K个与门电路的输入端与低位部分积求和公共信号输入端及低位部分积求和模块中第K个低位部分积求和运算信号输入端相连接，低位部分积求和模块中第K个全加器的输入端分别与低位部分积求和模块中第K个与门电路的输出端、低位部分积求和模块中第K个移位寄存器的Q端及低位部分积求和模块中第K-1个移位寄存器的进位数输出端相连接，低位部分积求和模块中第K个移位寄存器的并行输入端与低位部分积求和模块中第K个全加器的输出端相连接，其中K大于1且K小于N；
所述低位部分积求和模块中第N个与门电路的输入端与低位部分积求和公共信号输入端及低位部分积求和模块中第N个低位部分积求和运算信号输入端相连接，低位部分积求和模块中第N个全加器的输入端分别与低位部分积求和模块中第N个与门电路的输出端及低位部分积求和模块中第N个移位寄存器的Q端相连接，低位部分积求和模块中第N个移位寄存器的并行输入端与低位部分积求和模块中第N个全加器的输出端相连接。
所述高位部分积求和模块包括高位部分积求和公共信号输入端、N-1个高位部分积求和公共信号输入端、N-1个与门电路、N-1个全加器及N-1个移位寄存器，高位部分积求和模块中N-1个移位寄存器的CLK端均与脉冲信号发生器的输出端相连接，高位部分积求和模块中N-1个移位寄存器的RST端均与复位信号发生器的输出端相连接，高位部分积求和模块中N-1个移位寄存器的Q端依次与平方信号输出模块相连接；
所述高位部分积求和模块中第一个与门电路的输入端与高位部分积求和公共信号输入端及高位部分积求和模块中第一个高位部分积求和运算信号输入端相连接，高位部分积求和模块中第一个全加器的输入端分别与高位部分积求和模块中第一个与门电路的输出端及高位部分积求和模块中第一个移位寄存器的Q端相连接，高位部分积求和模块中第一移位寄存器的并行输入端与高位部分积求和模块中第一个全加器的输出端相连接，高位部分积求和模块中第一全加器的进位数输入端与低位部分积求和模块中第N个全加器的进位数输出端相连接；
所述高位部分积求和模块中第M个与门电路的输入端与高位部分积求和公共信号输入端及高位部分积求和模块中第M个高位部分积求和运算信号输入端相连接，高位部分积求和模块中第M个全加器的输入端分别与高位部分积求和模块中第M个与门电路的输出端、高位部分积求和模块中第M个移位寄存器的Q端及高位部分积求和模块中第M-1个移位寄存器的进位数输出端相连接，高位部分积求和模块中第M个移位寄存器的并行输入端与高位部分积求和模块中第M个全加器的输出端相连接，其中M大于1且M小于N-1；
所述高位部分积求和模块第N-1个与门电路的输入端与高位部分积求和公共信号输入端及高位部分积求和模块中第N-1个高位部分积求和运算信号输入端相连接，高位部分积求和模块中第N-1个全加器的输入端分别与高位部分积求和模块中第N-1个与门电路的输出端及高位部分积求和模块中第N-1个移位寄存器的Q端相连接，高位部分积求和模块中第N-1移位寄存器的并行输入端与高位部分积求和模块中第N-1个全加器的输出端相连接。
本发明具有以下有益效果：
本发明所述的平方运算电路包括高位部分积求和模块及低位部分积求和模块，在运算过程中，通过在每一个有效时钟脉冲信号来临的时候，将当前时刻的部分积和前一刻的部分积的和进行相加，并将新的部分积的和存在移位寄存器中，高位部分积求和模块和低位部分积求和模块通过进位数信号连接，从而有效的降低平方运算所用的时间。
附图说明
图1为本发明的电路图。
具体实施方式
下面结合附图对本发明做进一步详细描述：
参考图1，本发明所述的平方运算电路包括高位部分积求和模块、低位部分积求和模块、脉冲信号发生器、复位信号发生器及平方信号输出模块，脉冲信号发生器的输出端分别与高位部分积求和模块的脉冲信号输入端及低位部分积求和模块的脉冲信号输入端相连接，复位信号发生器的输出端分别与高位部分积求和模块的复位输入端及低位部分积求和模块的复位输入端相连接，高位部分积求和模块的进位数输入端与低位部分积求和模块的进位数输出端相连接，高位部分积求和模块中移位寄存器的Q端及低位部分积求和模块中移位寄存器的Q端依次与平方信号输出模块相连接。
所述低位部分积求和模块包括低位部分积求和公共信号输入端、N个低位部分积求和运算信号输入端、N个与门电路、N个全加器及N个移位寄存器，低位部分积求和模块中N个移位寄存器的CLK端均与脉冲信号发生器的输出端相连接，低位部分积求和模块中N个移位寄存器的RST端均与复位信号发生器的输出端相连接，低位部分积求和模块中N个移位寄存器的Q端依次与平方信号输出模块相连接，其中，N为正整数；所述低位部分积求和模块中第一个与门电路的输入端与低位部分积求和公共信号输入端及低位部分积求和模块中第一个低位部分积求和运算信号输入端相连接，低位部分积求和模块中第一个全加器的输入端分别与低位部分积求和模块中第一个与门电路的输出端及低位部分积求和模块中第一个移位寄存器的Q端相连接，低位部分积求和模块中第一个移位寄存器的并行输入端与低位部分积求和模块中第一个全加器的输出端相连接；所述低位部分积求和模块中第K个与门电路的输入端与低位部分积求和公共信号输入端及低位部分积求和模块中第K个低位部分积求和运算信号输入端相连接，低位部分积求和模块中第K个全加器的输入端分别与低位部分积求和模块中第K个与门电路的输出端、低位部分积求和模块中第K个移位寄存器的Q端及低位部分积求和模块中第K-1个移位寄存器的进位数输出端相连接，低位部分积求和模块中第K个移位寄存器的并行输入端与低位部分积求和模块中第K个全加器的输出端相连接，其中K大于1且K小于N；所述低位部分积求和模块中第N个与门电路的输入端与低位部分积求和公共信号输入端及低位部分积求和模块中第N个低位部分积求和运算信号输入端相连接，低位部分积求和模块中第N个全加器的输入端分别与低位部分积求和模块中第N个与门电路的输出端及低位部分积求和模块中第N个移位寄存器的Q端相连接，低位部分积求和模块中第N个移位寄存器的并行输入端与低位部分积求和模块中第N个全加器的输出端相连接。
所述高位部分积求和模块包括高位部分积求和公共信号输入端、N-1个高位部分积求和公共信号输入端、N-1个与门电路、N-1个全加器及N-1个移位寄存器，高位部分积求和模块中N-1个移位寄存器的CLK端均与脉冲信号发生器的输出端相连接，高位部分积求和模块中N-1个移位寄存器的RST端均与复位信号发生器的输出端相连接，高位部分积求和模块中N-1个移位寄存器的Q端依次与平方信号输出模块相连接；所述高位部分积求和模块中第一个与门电路的输入端与高位部分积求和公共信号输入端及高位部分积求和模块中第一个高位部分积求和运算信号输入端相连接，高位部分积求和模块中第一个全加器的输入端分别与高位部分积求和模块中第一个与门电路的输出端及高位部分积求和模块中第一个移位寄存器的Q端相连接，高位部分积求和模块中第一移位寄存器的并行输入端与高位部分积求和模块中第一个全加器的输出端相连接，高位部分积求和模块中第一全加器的进位数输入端与低位部分积求和模块中第N个全加器的进位数输出端相连接；所述高位部分积求和模块中第M个与门电路的输入端与高位部分积求和公共信号输入端及高位部分积求和模块中第M个高位部分积求和运算信号输入端相连接，高位部分积求和模块中第M个全加器的输入端分别与高位部分积求和模块中第M个与门电路的输出端、高位部分积求和模块中第M个移位寄存器的Q端及高位部分积求和模块中第M-1个移位寄存器的进位数输出端相连接，高位部分积求和模块中第M个移位寄存器的并行输入端与高位部分积求和模块中第M个全加器的输出端相连接，其中M大于1且M小于N-1；所述高位部分积求和模块第N-1个与门电路的输入端与高位部分积求和公共信号输入端及高位部分积求和模块中第N-1个高位部分积求和运算信号输入端相连接，高位部分积求和模块中第N-1个全加器的输入端分别与高位部分积求和模块中第N-1个与门电路的输出端及高位部分积求和模块中第N-1个移位寄存器的Q端相连接，高位部分积求和模块中第N-1移位寄存器的并行输入端与高位部分积求和模块中第N-1个全加器的输出端相连接。
高位部分积求和模块和低位部分积求和模块，二者通过进位数信号连接起来。Para_A为低位部分积求和公共信号，A[n-1∶0]为低位部分积求和运算信号；Para_B为高位部分积求和公共信号，B[n-2∶0]为高位部分积求和运算信号；Q[2n-2∶0]为平方运算的最终输出。
高位部分积求和模块和低位部分积求和模块都是由移位寄存器、全加器和与门电路组成。每一个有效时钟脉冲信号来临的时候，将当前时刻的部分积和前一刻的部分积的和进行相加，并将新的部分积的和存在移位寄存器中，高位部分积求和模块和低位部分积求和模块通过进位数信号连接。
参照表1，为按照多项式乘法展开后的平方运算的部分积求和，整个过程需要对N个部分积进行求和，整个过程需要N-1个时钟周期。
参照表2，为本发明优化后的部分积求和，将部分积压缩为表1中的一半，整个过程只需要
Figure BDA0000397596190000081
个时钟即可完成平方运算。
表1
Figure BDA0000397596190000082
表2
Figure BDA0000397596190000083
Figure BDA0000397596190000091

Claims (3)

1.一种平方运算电路，其特征在于，包括高位部分积求和模块、低位部分积求和模块、脉冲信号发生器、复位信号发生器及平方信号输出模块，脉冲信号发生器的输出端分别与高位部分积求和模块的脉冲信号输入端及低位部分积求和模块的脉冲信号输入端相连接，复位信号发生器的输出端分别与高位部分积求和模块的复位输入端及低位部分积求和模块的复位输入端相连接，高位部分积求和模块的进位数输入端与低位部分积求和模块的进位数输出端相连接，高位部分积求和模块中移位寄存器的0端及低位部分积求和模块中移位寄存器的Q端依次与平方信号输出模块相连接。
2.根据权利要求1所述的平方运算电路，其特征在于，所述低位部分积求和模块包括低位部分积求和公共信号输入端、N个低位部分积求和运算信号输入端、N个与门电路、N个全加器及N个移位寄存器，低位部分积求和模块中N个移位寄存器的C L K端均与脉冲信号发生器的输出端相连接，低位部分积求和模块中N个移位寄存器的R S T端均与复位信号发生器的输出端相连接，低位部分积求和模块中N个移位寄存器的0端依次与平方信号输出模块相连接，其中，N为正整数；
所述低位部分积求和模块中第一个与门电路的输入端与低位部分积求和公共信号输入端及低位部分积求和模块中第一个低位部分积求和运算信号输入端相连接，低位部分积求和模块中第一个全加器的输入端分别与低位部分积求和模块中第一个与门电路的输出端及低位部分积求和模块中第一个移位寄存器的Q端相连接，低位部分积求和模块中第一个移位寄存器的并行输入端与低位部分积求和模块中第一个全加器的输出端相连接；
所述低位部分积求和模块中第K个与门电路的输入端与低位部分积求和公共信号输入端及低位部分积求和模块中第K个低位部分积求和运算信号输入端相连接，低位部分积求和模块中第K个全加器的输入端分别与低位部分积求和模块中第K个与门电路的输出端、低位部分积求和模块中第K个移位寄存器的Q端及低位部分积求和模块中第K-1个移位寄存器的进位数输出端相连接，低位部分积求和模块中第K个移位寄存器的D端与低位部分积求和模块中第K个全加器的输出端相连接，其中K大于1且K小于N；
所述低位部分积求和模块中第N个与门电路的输入端与低位部分积求和公共信号输入端及低位部分积求和模块中第N个低位部分积求和运算信号输入端相连接，低位部分积求和模块中第N个全加器的输入端分别与低位部分积求和模块中第N个与门电路的输出端及低位部分积求和模块中第N个移位寄存器的Q端相连接，低位部分积求和模块中第N个移位寄存器的并行输入端与低位部分积求和模块中第N个全加器的输出端相连接。
3.根据权利要求2所述的平方运算电路，其特征在于，所述高位部分积求和模块包括高位部分积求和公共信号输入端、N-1个高位部分积求和公共信号输入端、N-1个与门电路、N-1个全加器及N-1个移位寄存器，高位部分积求和模块中N-1个移位寄存器的C L K端均与脉冲信号发生器的输出端相连接，高位部分积求和模块中N-1个移位寄存器的R S T端均与复位信号发生器的输出端相连接，高位部分积求和模块中N-1个移位寄存器的Q端依次与平方信号输出模块相连接；
所述高位部分积求和模块中第一个与门电路的输入端与高位部分积求和公共信号输入端及高位部分积求和模块中第一个高位部分积求和运算信号输入端相连接，高位部分积求和模块中第一个全加器的输入端分别与高位部分积求和模块中第一个与门电路的输出端及高位部分积求和模块中第一个移位寄存器的Q端相连接，高位部分积求和模块中第一移位寄存器的并行输入端与高位部分积求和模块中第一个全加器的输出端相连接，高位部分积求和模块中第一全加器的进位数输入端与低位部分积求和模块中第N个全加器的进位数输出端相连接；
所述高位部分积求和模块中第M个与门电路的输入端与高位部分积求和公共信号输入端及高位部分积求和模块中第M个高位部分积求和运算信号输入端相连接，高位部分积求和模块中第M个全加器的输入端分别与高位部分积求和模块中第M个与门电路的输出端、高位部分积求和模块中第M个移位寄存器的Q端及高位部分积求和模块中第M-1个移位寄存器的进位数输出端相连接，高位部分积求和模块中第M个移位寄存器的并行输入端与高位部分积求和模块中第M个全加器的输出端相连接，其中M大于1且M小于N-1；
所述高位部分积求和模块第N-1个与门电路的输入端与高位部分积求和公共信号输入端及高位部分积求和模块中第N-1个高位部分积求和运算信号输入端相连接，高位部分积求和模块中第N-1个全加器的输入端分别与高位部分积求和模块中第N-1个与门电路的输出端及高位部分积求和模块中第N-1个移位寄存器的Q端相连接，高位部分积求和模块中第N-1移位寄存器的并行输入端与高位部分积求和模块中第N-1个全加器的输出端相连接。
CN201310488728.9A 2013-10-17 2013-10-17 一种平方运算电路 Pending CN103605494A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310488728.9A CN103605494A (zh) 2013-10-17 2013-10-17 一种平方运算电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310488728.9A CN103605494A (zh) 2013-10-17 2013-10-17 一种平方运算电路

Publications (1)

Publication Number Publication Date
CN103605494A true CN103605494A (zh) 2014-02-26

Family

ID=50123725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310488728.9A Pending CN103605494A (zh) 2013-10-17 2013-10-17 一种平方运算电路

Country Status (1)

Country Link
CN (1) CN103605494A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105677296A (zh) * 2015-12-30 2016-06-15 中国电力科学研究院 一种新型12位平方运算组合电路
CN106569778A (zh) * 2015-10-13 2017-04-19 华为技术有限公司 一种数据处理的方法及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6115232A (ja) * 1984-06-29 1986-01-23 Toshiba Corp 乗算装置
EP0499412A2 (en) * 1991-02-12 1992-08-19 Sony Corporation Serial-input multiplier circuits
JPH04257025A (ja) * 1991-02-12 1992-09-11 Sony Corp シリアル入力の乗算回路
US5394350A (en) * 1992-12-31 1995-02-28 Samsung Electronics Co., Ltd. Square computation circuit
CN1106941A (zh) * 1993-09-02 1995-08-16 松下电器产业株式会社 逻辑电路的自动设计方法、系统、装置和乘法器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6115232A (ja) * 1984-06-29 1986-01-23 Toshiba Corp 乗算装置
EP0499412A2 (en) * 1991-02-12 1992-08-19 Sony Corporation Serial-input multiplier circuits
JPH04257025A (ja) * 1991-02-12 1992-09-11 Sony Corp シリアル入力の乗算回路
US5394350A (en) * 1992-12-31 1995-02-28 Samsung Electronics Co., Ltd. Square computation circuit
CN1106941A (zh) * 1993-09-02 1995-08-16 松下电器产业株式会社 逻辑电路的自动设计方法、系统、装置和乘法器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
GREGORY R. GOSLIN: "《Using Xilinx FPGAs to Design Custom Digital Signal Processing Decvice》", 《HTTP://WEB.ARCHIVE.ORG/WEB/19970616104210/HTTP://WWW.XILINX.COM/APPNOTES/DSPX5DEV.HTM》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106569778A (zh) * 2015-10-13 2017-04-19 华为技术有限公司 一种数据处理的方法及电子设备
CN106569778B (zh) * 2015-10-13 2019-06-07 华为技术有限公司 一种数据处理的方法及电子设备
CN105677296A (zh) * 2015-12-30 2016-06-15 中国电力科学研究院 一种新型12位平方运算组合电路
CN105677296B (zh) * 2015-12-30 2018-08-17 中国电力科学研究院 一种12位平方运算组合电路

Similar Documents

Publication Publication Date Title
CN103176767B (zh) 一种低功耗高吞吐的浮点数乘累加单元的实现方法
CN104679474A (zh) 有限域gf(2^227)上的乘法器及模乘算法
CN102681815A (zh) 用加法器树状结构的有符号乘累加算法的方法
CN103942028A (zh) 应用在密码技术中的大整数乘法运算方法及装置
Xie et al. High-throughput finite field multipliers using redundant basis for FPGA and ASIC implementations
CN103605494A (zh) 一种平方运算电路
Xie et al. Low-latency area-delay-efficient systolic multiplier over GF (2 m) for a wider class of trinomials using parallel register sharing
Véstias et al. Iterative decimal multiplication using binary arithmetic
CN102999311A (zh) 基于Booth算法的48x30位乘法器
CN202111670U (zh) 一种l阶n倍抽取数字抽取滤波器
CN102929574A (zh) Gf(2163)域上的脉动乘法器设计方法
CN102929575B (zh) 一种模(2n+3)乘法器
CN105515548B (zh) 基于fpga的多路抽取复用滤波器的方法及装置
CN100580620C (zh) 一种基于ctgal的绝热4-2压缩器及4×4乘法器
Lee Super Digit-Serial Systolic Multiplier over GF (2^ m)
RU2642366C1 (ru) Накапливающий сумматор
CN103124168A (zh) 数字滤波方法
CN203457135U (zh) 格雷码计数器装置
Xu et al. Low power design for FIR filter
Reddy et al. A modified approach for reconfigurable FIR filter architecture
Dake et al. Implementation of high-throughput digit-serial redundant basis multiplier over finite field
CN103257845A (zh) 乘加器
CN203276276U (zh) 一种实时数据处理单元及处理器
Sasidharan et al. Comparison of Multipliers Based on Modified Booth Algorithm
Yi et al. A compact and efficient architecture for elliptic curve cryptographic processor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140226