CN103595422B - 解码卡片发送的类型a高速数据速率信号的解码器 - Google Patents

解码卡片发送的类型a高速数据速率信号的解码器 Download PDF

Info

Publication number
CN103595422B
CN103595422B CN201210287246.2A CN201210287246A CN103595422B CN 103595422 B CN103595422 B CN 103595422B CN 201210287246 A CN201210287246 A CN 201210287246A CN 103595422 B CN103595422 B CN 103595422B
Authority
CN
China
Prior art keywords
rising edge
signal
subcarrier signal
decoder
subcarrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210287246.2A
Other languages
English (en)
Other versions
CN103595422A (zh
Inventor
王吉健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Integrated Circuit Co Ltd
Original Assignee
Shanghai Huahong Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Integrated Circuit Co Ltd filed Critical Shanghai Huahong Integrated Circuit Co Ltd
Priority to CN201210287246.2A priority Critical patent/CN103595422B/zh
Publication of CN103595422A publication Critical patent/CN103595422A/zh
Application granted granted Critical
Publication of CN103595422B publication Critical patent/CN103595422B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种解码ISO/IEC 14443协议中卡片发送的TYPE A高速数据速率信号的解码器，包括：一上升沿检测电路，一数据比特周期计数器，一比较判决电路，一解码逻辑电路；利用副载波的第一个上升沿来同步比特边界；利用该比特边界，以及编码特点，在解码器内部产生一个与发送的副载波信号同步的副载波信号；用这个内部产生的副载波信号与接收的BPSK副载波调制信号比较，判决收到的是同相的副载波调制信号还是反相的副载波调制信号；最后根据判决结果以及编码特点，通过一个解码逻辑电路解码出帧开始，数据以及帧结束信号。本发明可以直接对副载波调制信号解码，在信噪比恶劣的条件下也能很好地工作。

Description

解码卡片发送的类型A高速数据速率信号的解码器
技术领域
本发明涉及智能卡领域，特别是涉及一种解码ISO/IEC 14443协议中卡片发送的TYPE（类型）A高速数据速率信号的解码器。
背景技术
ISO/IEC 14443协议中卡片发送的TYPE A高速数据速率信号编码方式是非归零电平编码(NRZ-L)编码二相相移键控(BPSK)副载波调制信号。其中：高速数据速率可以是fc/64，fc/32，fc/16,副载波频率是fc/16，fc是载波频率，为13.56M。
ISO/IEC 14443协议中，卡片发送的TYPE A基本数据速率信号的编码规则如下：
在每帧数据信号的开始阶段，先发送帧开始标志，接着发送数据对应的波形，最后发送帧结束标志。
参见图1，逻辑0的波形是副载波的反相信号；参见图2，逻辑1的波形是副载波的同相信号；参见图3，帧开始标志是32个同相副载波周期，再跟一个逻辑0的波形；参见图4，帧结束标志是整个数据比特周期内都无副载波。图1-4中，T是数据比特周期，Ts为副载波周期。
发明内容
本发明要解决的技术问题是提供一种解码ISO/IEC 14443协议中卡片发送的TYPEA高速数据速率信号的解码器，可以直接对副载波调制信号解码，且在信噪比恶劣的条件下也能很好地工作。
为解决上述技术问题，本发明的解码ISO/IEC 14443协议中卡片发送的TYPE A高速数据速率信号的解码器，包括：
一上升沿检测电路，用于检测解码器使能后输入的副载波信号的第一个上升沿；
一数据比特周期计数器，由所述上升沿检测电路检测到的副载波上升沿标志复位；按射频RF输入时钟计数，同时按数据的比特周期内所含的射频RF时钟个数值循环，其中，射频RF时钟频率同载波频率，为13.56M；
一比较判决电路，由比较电路和判决电路构成；
所述比较电路是一个异或逻辑，其第一个输入为接收到的BPSK副载波调制信号，第二个输入为内部产生的与发送的副载波信号同步的副载波信号；
所述判决电路为一计数器，对一个数据周期内所述比较电路输出的高电平个数进行计数，其计数值分别与第一阈值和第二阈值进行比较；比较结果作为判决结果输出；其中，第一阈值大于第二阈值；
一解码逻辑电路，当所述数据比特周期计数器计数到数据的比特周期边界时，通过判断所述比较判决电路的判决结果来解码。
本发明可以直接对副载波调制信号解码，无需先把副载波去掉。同时具有相当好的抗毛刺性能，在信噪比恶劣的条件下也能很好地工作。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是ISO/IEC 14443协议中卡片发送的TYPE A高速数据速率信号对应逻辑0的波形的示意图；
图2是ISO/IEC 14443协议中卡片发送的TYPE A高速数据速率信号对应逻辑1的波形的示意图；
图3是ISO/IEC 14443协议中卡片发送的TYPE A高速数据速率信号对应帧开始波形的示意图；
图4是ISO/IEC 14443协议中卡片发送的TYPE A高速数据速率信号对应帧结束波形的示意图；
图5是所述解码卡片发送的类型A高速数据速率信号的解码器的逻辑框图；
图6是图5中比较判决电路的逻辑框图。
具体实施方式
结合图5所示，所述解码ISO/IEC 14443协议中卡片发送的TYPE A高速数据速率信号的解码器，包括：一上升沿检测电路，一数据比特周期计数器，一比较判决电路，一解码逻辑电路。利用副载波的第一个上升沿来同步比特边界；利用该比特边界，以及编码特点，在解码器内部产生一个与发送的副载波信号同步的副载波信号；用这个内部产生的副载波信号与接收的BPSK副载波调制信号比较，判决收到的是同相的副载波调制信号还是反相的副载波调制信号；最后根据判决结果以及编码特点，通过一个解码逻辑电路解码出帧开始，数据以及帧结束信号。
再参见图6所示，所述比较判决电路，由比较电路和判决电路构成。
所述比较电路是一个异或逻辑，其第一个输入为接收到的BPSK副载波调制信号，第二个输入为内部产生的与发送的副载波信号同步的副载波信号。
所述判决电路为一计数器，对一个数据周期内所述比较电路输出的高电平个数进行计数，其计数值分别与第一阈值和第二阈值进行比较；比较结果作为判决结果输出；其中，第一阈值大于第二阈值。
所述解码器具体工作原理如下：
首先，用所述上升沿检测电路来检测解码使能后的第一个上升沿，以此作为数据比特周期的开始，这样解码器就做到了与发送的编码信号同步。
所述上升沿检测电路通过如下方式检测上升沿，将副载波信号连到一个上升沿触发的D触发器的时钟端来实现；或者用一个寄存器记录前一个时钟的副载波信号电平，然后通过判断该寄存器记录的电平为0，且输入的副载波信号为1来实现。
所述上升沿检测电路的内部有一个状态位，该状态位有两个状态：状态0和状态1，当解码器使能信号有效后，状态位为状态0；之后当检测到副载波信号的上升沿后，状态位变为状态1；在状态0时检测到的副载波上升沿标志作为该上升沿检测电路的输出。
然后，用所述数据比特周期计数器对RF（射频）时钟计数，其中RF时钟与载波频率fc相同，为13.56M，其计数值能标出数据比特周期的边界；同时，由于副载波频率是载波频率的1/16，所以这个数据比特周期计数器从低到高的第3位就是内部产生的与发送的副载波信号同步的副载波信号；计数器的位数从最低位的第0位开始计算。
接着，比较内部产生的副载波信号与接收的副载波信号的相位，根据编码规则，根据数据比特周期计数器给出的比特周期边界信号，在比特周期边界处对接收到的数据解码。
解码逻辑如下：
把内部产生的副载波信号与接收的副载波信号异或，如果是逻辑0的波形，那么整个比特周期都应该是高电平；如果是逻辑1的波形，那么整个比特周期都应该是低电平；如果是帧结束信号，那么整个比特周期里高低电平大致相同；而帧起始信号可以通过辨别解码使能后解出的第一个0波形来标识。
具体实现时，可以对比特周期内的上述异或逻辑产生的高电平数计数，计数值与两个阈值比较，从而区分逻辑0，逻辑1和帧结束信号波形。两个阈值分别为：第一阈值和第二阈值，其中第一阈值大于第二阈值。在比特周期边界时，如果计数值大于第一阈值，那么就输出0；如果计数值小于第二阈值，那么就输出1；如果计数值大于第二阈值，小于第一阈值，那么就输出帧结束信号；而第一个解码输出的0，就是帧开始信号。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (5)

1.一种解码ISO/IEC 14443协议中卡片发送的类型A高速数据速率信号的解码器，其特征在于，包括：
一上升沿检测电路，用于检测解码器使能后输入的副载波信号的第一个上升沿；
一数据比特周期计数器，由所述上升沿检测电路检测到的副载波上升沿标志复位；按射频RF输入时钟计数，同时按数据的比特周期内所含的射频RF时钟个数值循环，其中，射频RF时钟频率同载波频率，为13.56M；
一比较判决电路，由比较电路和判决电路构成；
所述比较电路是一个异或逻辑，其第一个输入为接收到的二相相移键控BPSK副载波调制信号，第二个输入为内部产生的与发送的副载波信号同步的副载波信号；
所述判决电路为一计数器，对一个数据周期内所述比较电路输出的高电平个数进行计数，其计数值分别与第一阈值和第二阈值进行比较；比较结果作为判决结果输出；其中，第一阈值大于第二阈值；
一解码逻辑电路，当所述数据比特周期计数器计数到数据的比特周期边界时，通过判断所述比较判决电路的判决结果来解码。
2.如权利要求1所述的解码器，其特征在于：所述上升沿检测电路通过如下方式检测上升沿，将副载波信号连到一个上升沿触发的D触发器的时钟端来实现；或者用一个寄存器记录前一个时钟的副载波信号电平，然后通过判断该寄存器记录的电平为0，且输入的副载波信号为1来实现。
3.如权利要求1所述的解码器，其特征在于：所述上升沿检测电路的内部有一个状态位，该状态位有两个状态：状态0和状态1，当解码器使能信号有效后，状态位为状态0；之后当检测到副载波信号的上升沿后，状态位变为状态1；在状态0时检测到的副载波上升沿标志作为该上升沿检测电路的输出。
4.如权利要求1所述的解码器，其特征在于：所述数据比特周期计数器，从低到高的第3位就是内部产生的与发送的副载波信号同步的副载波信号；计数器的位数从最低位的第0位开始起算。
5.如权利要求1所述的解码器，其特征在于：所述解码逻辑电路的解码逻辑如下：在比特周期边界时，如果判决结果是计数值大于第一阈值，那么输出0；如果判决结果是计数值小于第二阈值，那么输出1；如果判决结果是计数值大于第二阈值，小于第一阈值，那么就输出帧结束信号；第一个解码输出的0，作为帧开始信号。
CN201210287246.2A 2012-08-13 2012-08-13 解码卡片发送的类型a高速数据速率信号的解码器 Active CN103595422B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210287246.2A CN103595422B (zh) 2012-08-13 2012-08-13 解码卡片发送的类型a高速数据速率信号的解码器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210287246.2A CN103595422B (zh) 2012-08-13 2012-08-13 解码卡片发送的类型a高速数据速率信号的解码器

Publications (2)

Publication Number Publication Date
CN103595422A CN103595422A (zh) 2014-02-19
CN103595422B true CN103595422B (zh) 2017-12-22

Family

ID=50085426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210287246.2A Active CN103595422B (zh) 2012-08-13 2012-08-13 解码卡片发送的类型a高速数据速率信号的解码器

Country Status (1)

Country Link
CN (1) CN103595422B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105224894B (zh) * 2014-05-28 2018-02-13 上海华虹集成电路有限责任公司 解码iso/iec14443协议中读卡器发送的类型a信号的电路
CN105656828B (zh) * 2014-11-11 2018-12-11 上海华虹集成电路有限责任公司 解码type b卡片发送的bpsk调制信号的解码器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1912900A (zh) * 2006-07-31 2007-02-14 华为技术有限公司 一种解码器及射频卡
CN101673336A (zh) * 2008-09-12 2010-03-17 晨星软件研发(深圳)有限公司 译码装置及译码方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6962293B2 (en) * 2002-09-26 2005-11-08 Samsung Electronics Co., Ltd. Circuit for generating clock signal and decoding data signal for use in contactless integrated circuit card

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1912900A (zh) * 2006-07-31 2007-02-14 华为技术有限公司 一种解码器及射频卡
CN101673336A (zh) * 2008-09-12 2010-03-17 晨星软件研发(深圳)有限公司 译码装置及译码方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
4M码率的曼彻斯特编解码器的设计与实现;文楠;《中国优秀博硕士学位论文全文数据库（硕士） 信息科技辑》;20061215;参见第38-46页，图4-5 *

Also Published As

Publication number Publication date
CN103595422A (zh) 2014-02-19

Similar Documents

Publication Publication Date Title
CN100428273C (zh) 一种解码器及射频卡
CN103297060B (zh) 一种适用于高速率修正miller编码信号的解码电路
CN101847215B (zh) 非接触式ic卡的时钟电路和数据解码电路
US20090132898A1 (en) Ic card, information processing device, communication type identification method, and program
CN103095622B (zh) 一种适用于iso14443协议的bpsk信号恢复电路
CN103595422B (zh) 解码卡片发送的类型a高速数据速率信号的解码器
CN103595421A (zh) 解码卡片发送的type a基本数据速率信号的解码器
CN102496055B (zh) Rfid解调方式自动识别方法及自动识别电路
CN104639176B (zh) Bmc信号的异步解码器及方法
CN103595420B (zh) 解码读卡器发送的type a信号的解码器
CN105718830B (zh) 一种用于uhf rfid读写器的解码器和解码方法
CN104639482B (zh) 解码type b卡片发送的bpsk调制信号的解码器
CN1285019C (zh) 无接触型集成电路卡的时钟信号产生和数据信号解码电路
CN104639483B (zh) 基于14443‑bpsk副载波数字相关解调电路
CN105656828B (zh) 解码type b卡片发送的bpsk调制信号的解码器
CN103595418B (zh) 解码读卡器发送的type a 847k数据速率信号的解码器
CN104702552B (zh) Bpsk副载波相关解调位边界确定电路及方法
CN104242953B (zh) 4选1模式信号的解码器
CN104242952B (zh) 256选1模式信号解码器
CN102522998A (zh) 一种适用于nrz编码信号的typeb全速率解码电路
CN104242955B (zh) 单副载波模式信号解码器
CN104702399B (zh) Sof、eof和egt的解码电路
CN105718835A (zh) 一种数字整形电路
CN110212933B (zh) 一种无线接收器的解调电路
US6933776B2 (en) Signal demodulating method of a two-phase frequency shift keying (FSK) digital demodulator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant