CN104639482B - 解码type b卡片发送的bpsk调制信号的解码器 - Google Patents

Abstract

本发明公开了一种解码ISO/IEC 14443协议中TYPE B卡片发送的BPSK调制信号的解码器，包括：一BPSK调制信号周期测量电路，一信号同步位边界检测电路，一周期法判决数据译码电路，一帧头检测电路，一帧尾检测电路，一状态标志产生电路，一接收编码错误检测逻辑电路，一数据解码有效标志产生电路。利用对副载波BPSK调制信号所代表的逻辑0和1进行周期法判决，即检测两个连续BPSK调制信号上升沿之间的时间宽度来判断解码数据的逻辑1与0，然后对照ISO/IEC 14443协议规定的编码规律，结合状态机，来检测TYPE B卡片发送的帧头，帧尾，对数据译码以及出比特编码错误标志。本发明能够提高所述解码器的抗干扰性能。

Description

解码TYPE B卡片发送的BPSK调制信号的解码器

技术领域

本发明涉及非接触IC（集成电路）卡领域，特别是涉及一种解码ISO/IEC 14443协议中TYPE B卡片发送的BPSK（二相相移键控）调制信号的解码器。

背景技术

ISO/IEC 14443协议中TYPE B（类型B）卡片发送的BPSK调制信号有4种速率，副载波频率为fc/16，其中fc为载波频率13.56M。在不同速率的情况下，TYPE B卡片发送1位数据所需要的副载波BPSK调制信号个数不同。在848k速率时，需要1个副载波BPSK调制信号表示；在424k速率时，需要2个副载波BPSK调制信号表示212k速率时，需要4个副载波BPSK调制信号表示；在106k速率时，需要8个副载波BPSK调制信号表示。ISO/IEC 14443协议中TYPEB卡片发送的BPSK调制信号周期法解调如图1所示（图中横轴是时间，纵轴是BPSK调制信号幅值），根据不同的情况可以做出不同的判断。数据的每一帧有帧头，数据以及帧尾。帧头，数据0，数据1以及帧尾的波形如图2到图4所示。其中图2显示了ISO/IEC 14443协议中TYPE B卡片发送的帧头波形（图中横轴是时间，纵轴是逻辑电平幅值）,波形中，SOF（帧头）逻辑0时间需要持续10到11个etu（基本时间单位），逻辑1需要持续2到3个etu，其中etu宽度为卡片发送速率的倒数。图3显示了卡片106k速率发送数据逻辑0或1的 编码波形（图中横轴是时间，纵轴是BPSK调制信号幅值）。从该编码波形中，可以看到逻辑0与1之间的变化在相位发生180°变化的时刻。其中，左侧虚线下方箭头所指示的位置为在副载波的标称边沿相位变化位置，右侧虚线下方箭头所指示的位置为下一个相位可能变化的位置。图4显示了ISO/IEC14443协议中TYPE B卡片发送的帧尾波形（图中横轴是时间，纵轴是逻辑电平幅值）,在该波形中，逻辑0需要持续10到11etu。

发明内容

本发明要解决的技术问题是提供一种解码ISO/IEC 14443协议中TYPE B卡片发送的BPSK调制信号的解码器，能够提高其抗干扰性能。

为解决上述技术问题，本发明的解码ISO/IEC 14443协议中TYPE B卡片发送的BPSK调制信号的解码器，包括：

一BPSK调制信号周期测量电路，检测到的BPSK调制信号上升沿周期不同计数值，分别输出周期法1T判决信号,周期法1.5T判决信号，周期法2T判决信号；

一信号同步位边界检测电路，与所述BPSK调制信号周期测量电路相连接，用于在TR1还未结束同步时，检测TR1至SOF帧头的切换；输出同步结束标志信号；

一周期法判决数据译码电路，与所述BPSK调制信号周期测量电路和信号同步位边界检测电路相连接，在同步结束之后，即卡片发送一帧数据的开始，判断卡片发送的BPSK调制信号是否存在相位180°变化，输出数据流比特信号；

一帧头检测电路，与所述BPSK调制信号周期测量电路、周期法判决数据译码电路和状态标志产生电路相连接，用于检测帧头波形信号，产生并输出帧头标志信号；

一数据解码有效标志产生电路，与所述BPSK调制信号周期测量电路、周期法判决数据译码电路和状态标志模块相连接，用于产生并输出数据解码有效标志信号；

一帧尾检测电路，与所述BPSK调制信号周期测量电路、周期法判决数据译码电路和状态标志产生电路相连接，用于检测帧尾波形信号，产生并输出帧尾标志信号；

一状态标志产生电路，与所述BPSK调制信号周期测量电路、周期法判决数据译码电路、信号同步位边界检测电路、帧头检测电路、数据解码有效标志产生电路和帧尾检测电路相连接，用于产生不同状态标志信号，区分不同接收阶段；

一接收编码错误检测逻辑电路，与所述BPSK调制信号周期测量电路、周期法判决数据译码电路和状态标志产生电路相连接，根据数据编码特点，进行编码错误检测。

本发明同样适用与ISO/IEC 14443协议中TYPE B卡片发送的BPSK调制信号编码方式相似的信号的解码电路。由于模拟电路恢复出的BPSK调制信号占空比往往不理想，以往解码器用占空比恢复法在解码BPSK调制信号时，经常会出现由于质量较差的模拟信号而产生的误判占空比，但是周期法解调是考虑BPSK调制信号的整个周期，与占空比因素关系不大，所以能很巧妙 的避开这类问题所导致的解码失败情况。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是BPSK调制信号周期法解调示意图。

图2是ISO/IEC 14443协议中TYPE B卡片发送的帧头波形示意图。

图3是BPSK调制信号的数据值为逻辑1或者0的波形示意图。

图4是ISO/IEC 14443协议中TYPE B卡片发送的帧尾波形示意图。

图5是解码TYPE B卡片发送的BPSK调制信号的解码器结构框图。

具体实施方式

参见图5所示，所述解码ISO/IEC 14443协议中TYPE B卡片发送的BPSK信号的解码器，包括：一BPSK调制信号周期测量电路，一信号同步位边界检测电路，一周期法判决数据译码电路，一帧头检测电路，一帧尾检测电路，一状态标志产生电路，一接收编码错误检测逻辑电路，一数据解码有效标志产生电路。

所述解码器有3个输入信号，分别是：

1、模拟射频解调模块解调输出的载波频率的时钟，称为rf_clk，载波频率为13.56M；

2、模拟射频解调模块解调输出的不带载波的副载波BPSK调制信号，称为komp；

3、复位信号，称为rstn

所述解码器有5个输出信号，分别是：

a、解码数据，位宽为1位，称为bpsk_stream；

b、数据解码有效脉冲标志，称为s_valid；

c、帧头标志，称为sof_flag；

d、帧尾标志，称为eof_flag；

e、接收编码错误标志信号，称为frame_err。

所述BPSK调制信号周期测量电路，采用时钟rf_clk信号1作为时钟信号，在BPSK调制信号komp信号2上升沿之间进行周期检测；并且，在TYPE B中TR1同步期间内，通过周期法计数器累加两个BPSK调制信号komp信号2上升沿之间的时钟rf_clk信号1的数值，即用周期法计数器的计数值fre信号3来检测BPSK调制信号komp信号2的相位变化情况。

根据ISO/IEC 14443协议（以下简称“协议”），副载波调制频率是时钟rf_clk信号1的16分频，并且在848k速率卡片发送数据的情况下，一个副载波对应一位比特数据。测量计数的可能性分为3类，相位不发生变化，周期法计数器的计数值fre信号3在两个BPSK调制信号komp信号2的上升沿之间可以达到15，称之1T；而在相位发生180°变化，即数据逻辑0和1变化的时候，周期法计数器的计数值fre信号3在两个BPSK调制信号komp信号2的上升沿之间可以达到23，称之1.5T；若相位在BPSK调制信号komp信号2两个上升沿之间发生连续180°的变化，即数据逻辑0和1连续变化的时候，周期法计数器的计数值fre信号3在两个BPSK调制信号komp信号2上升沿之间可以达到31，称之2T；并且由协议可知在424k， 212k，106k速率时候，没有2T这类情况（仅存在于848k速率情况下）。整个解码期间，所述BPSK调制信号周期测量电路在检测到各种BPSK调制信号komp信号2上升沿周期计数以后，分别根据相应情况输出周期法1T判决信号fre_1T信号4,周期法1.5T判决信号fre_1.5T信号5，周期法2T判决信号fre_2T信号6供后续电路使用；并且根据不同的卡片发送速率，通过分频计数器产生不同的数据解析时钟bit_clk信号19。；复位信号rstn信号17，用于复位整个解码器电路，回到初始值状态。

所述信号同步位边界检测电路，与所述BPSK调制信号周期测量电路相连接，采用时钟rf_clk信号1作为时钟信号，用于在TR1同步期间还未结束的时候，检测TR1至SOF（帧头）的切换。

根据协议，在TYPE B卡片发送一帧数据之前有一段TR1同步期间，该期间BPSK调制信号周期测量电路一直输出周期法1T判决信号fre_1T信号信号4，并且相位不发生变化，协议规定其为基准相位Φ0，代表逻辑1。当第一次BPSK调制信号komp信号2相位发生180°变化的时候，相位为Φ0+180°，即为TR1同步期间转换到SOF帧头的时刻，此时也是逻辑1向逻辑0变化的时候。此时又可以将周期法1.5T判决信号fre_1.5T信号5分成两种情况，即相位发生180°变化的时候比特位边界不同的分类。第一类为高电平相位翻转，称之为高翻，即1.5T周期里BPSK调制信号komp信号2的高电平持续1个T，而低电平持续0.5T。第二类为低电平翻转，称之为低翻，即1.5T周期里BPSK调制信号komp信号2的低电平持续1个T，而高电平持续0.5T。高翻或者低翻的检测通过在1.5T周期里比较高电平和低 电平的宽度来区别，分别输出同步位边界高翻信号high_inv信号7或者同步位边界低翻信号low_inv信号8。同步位边界在高电平或者低电平1T周期的中间，输出同步结束标志信号sync_ok信号16，表示同步位边界检测标志位找到，供后续电路所用。

所述周期法判决数据译码电路，与所述BPSK调制信号周期测量电路和信号同步位边界检测电路相连接，采用时钟rf_clk信号1作为时钟信号，在同步结束之后，即卡片发送一帧数据的开始，判断卡片发送的BPSK调制信号komp信号2是否存在相位180°变化，即数据的逻辑1与0的变化。

根据协议TYPE B卡片发送数据采用4种不同速率，一位数据比特信息所包含的BSPK调制信号komp信号2个数不同，但是BPSK调制信号komp信号2相位可能发生变化的边界都是在相应个数里的最后一个，即相邻两位比特数据逻辑可能发生变化的时候，所以都是选择各个速率对应的比特位边界最后一个副载波BPSK调制信号komp信号2进行周期法判决，在判决窗口使能信号dec_win_en信号21使能的时候，结合所述BPSK调制信号周期测量电路得到的三类情况，在1T周期情况下，数据逻辑输出无需发生变化；在1.5T周期情况下，结合所述信号同步位边界检测电路输出的同步位边界高翻信号high_inv信号7或者同步位边界低翻信号low_inv信号8，判断数据逻辑输出变化1次还是2次；在848k拥有2T周期的情况下，数据逻辑输出发生2次变化，输出数据流比特信号（解码数据）bpsk_stream信号20，代表TYPE B卡片发送的数据流逻辑。

所述帧头检测电路，与所述BPSK调制信号周期测量电路、周期法判决 数据译码电路和状态标志产生电路相连接，用于检测帧头波形信号，产生并输出帧头标志信号sof_flag信号10。

根据协议中的帧头波形，在同步期间状态下即在状态标志产生电路输出的同步状态标志信号dec_state_sync信号15状态下，BPSK调制信号komp信号2全表示逻辑1，在第一次相位180°变化的时候，即高翻或低翻，都表示SOF帧头的第一位逻辑0开始；也就是说，在第一次副载波BPSK调制信号出现1.5T周期翻转的时候，表示是同步期TR1结束跳转到SOF帧头的起始位，此时根据当前状态标志产生电路的当前有效信号以及数据解析时钟bit_clk信号19采样到的解码数据bpsk_stream信号20来输出帧头标志信号sof_flag信号10。

所述数据解码有效标志产生电路，与所述BPSK调制信号周期测量电路、周期法判决数据译码电路和状态标志产生电路相连接，用于产生并输出数据解码有效标志信号s_valid信号12。该数据解码有效标志产生电路在状态标志产生电路输出的接收帧头标志信号dec_state_sof信号9有效状态下，当检测到帧头最后2～3个etu时间逻辑1切换到数据第一位起始位逻辑0时，即检测到帧头最后逻辑1切换到数据第一位起始位逻辑0时，此时根据当前状态标志产生电路的当前有效信号以及数据解析时钟bit_clk信号19采样到的解码数据bpsk_stream信号20来产生并输出数据解码有效标志信号s_valid信号12。

数据译码（由所述周期法判决数据译码电路完成），根据协议，在同步期间BPSK调制信号komp信号2全表示逻辑1，之后每次的相位180°翻转 就是数据逻辑1和0之间的变化。数据在解码数据有效脉冲标志信号s_valid信号12有效状态下，利用周期法判决数据译码电路输出的解码数据bpsk_stream信号20，并且结合协议中帧结构，将串行的比特流数据转成并行的字节流数据。

所述帧尾检测电路，与所述BPSK调制信号周期测量电路、周期法判决数据译码电路和状态标志产生电路相连接，用于检测帧尾波形信号，产生并输出帧尾标志信号eof_flag信号14。由于协议规定TYPE B数据的帧结构为1位起始位加8位数据位加1位停止位的形式，并且停止位为逻辑1。在状态标志产生电路输出的接收数据标志信号dec_state_data信号11有效状态下，此时靠数据解析时钟bit_clk信号19采样到的解码数据bpsk_stream信号20来产生判断停止位的逻辑是否正确，如果为逻辑0表示是EOF帧尾出现，则输出帧尾标志信号eof_flag信号14。

所述状态标志产生电路，与所述BPSK调制信号周期测量电路、周期法判决数据译码电路、信号同步位边界检测电路、帧头检测电路、数据解码有效标志产生电路和帧尾检测电路相连接，用于产生不同状态标志信号，区分不同接收阶段。该状态标志产生电路输出4个状态标志信号，分别是同步状态标志信号dec_state_sync信号15，接收帧头标志信号dec_state_sof信号9，接收数据标志信号dec_state_data信号11，接收帧尾标志信号dec_state_eof信号13，分别对应同步状态，接收帧头状态，接收数据状态，接收帧尾状态。收到复位信号rstn信号17后，进入同步状态；在同步状态下，当帧头标志信号sof_flag信号10有效后，进入接 收帧头状态；在接收帧头状态，当检测到数据解码有效标志信号s_valid信号12后，进入接收数据状态；在接收数据状态，当收到帧尾标志信号eof_flag信号14后，进入接收帧尾状态；在接收帧尾状态，检测BPSK调制信号komp信号2结束后，回到同步状态。

所述接收编码错误检测逻辑电路，与所述BPSK调制信号周期测量电路、周期法判决数据译码电路和状态标志产生电路相连接，根据数据编码特点，进行编码错误检测。

根据数据编码特点，可能出现3种编码错误。接收编码错误检测逻辑电路由3个判决逻辑电路构成；分别用于检测帧头编码不符合协议要求，数据编码不符合协议要求，帧尾编码不符合协议要求这3种错误。以上3种错误只要检测到其中任意一种错误，则输出接收编码错误标志信号frame_err信号18。

其中：

检测帧头编码不符合协议要求的判决逻辑电路，在接收帧头标志信号dec_state_sof信号9状态下，在数据帧解析的时钟bit_clk信号19的上升沿采样数据流比特信号bpsk_stream信号20；根据协议，卡片在不同的发送速率情况下，如果SOF帧头结构相应的逻辑0或者逻辑1时间宽度不符合规范，那么就产生帧头编码不符合协议要求的错误标志。

检测数据编码不符合协议要求的逻辑电路，根据数据编码特点，在接收数据标志信号dec_state_data信号11状态下，如果数据帧结构在起始位和停止位相应的逻辑0和1错误，那么产生数据编码不符合协议要求的 错误标志。

检测帧尾编码不符合协议要求的逻辑电路，在接收帧尾标志信号dec_state_eof信号13状态下，根据协议，卡片在不同的发送速率情况下，如果EOF帧尾结构相应的低电平宽度不符合规范，就出帧尾编码不符合协议要求的错误标志。

以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (9)

1.一种解码ISO/IEC 14443协议中TYPE B卡片发送的BPSK调制信号的解码器，其特征在于，包括：

一BPSK调制信号周期测量电路，根据检测到的BPSK调制信号上升沿周期不同计数值，分别输出周期法1T判决信号,周期法1.5T判决信号，周期法2T判决信号，并产生数据解析时钟；其中，T为周期；

一信号同步位边界检测电路，与所述BPSK调制信号周期测量电路相连接，用于在TR1还未结束同步时，检测TR1至SOF帧头的切换；输出同步位边界高翻信号或者同步位边界低翻信号，同步结束标志信号；

一周期法判决数据译码电路，与所述BPSK调制信号周期测量电路和信号同步位边界检测电路相连接，在同步结束之后，即卡片发送一帧数据的开始，判断卡片发送的BPSK调制信号是否存在相位180°变化，输出数据流比特信号；

一帧头检测电路，与所述BPSK调制信号周期测量电路、周期法判决数据译码电路和状态标志产生电路相连接，用于检测帧头波形信号，产生并输出帧头标志信号；

一数据解码有效标志产生电路，与所述BPSK调制信号周期测量电路、周期法判决数据译码电路和状态标志产生电路相连接，用于产生并输出数据解码有效标志信号；

一帧尾检测电路，与所述BPSK调制信号周期测量电路、周期法判决数据译码电路和状态标志产生电路相连接，用于检测帧尾波形信号，产生并输出帧尾标志信号；

一状态标志产生电路，与所述BPSK调制信号周期测量电路、周期法判决数据译码电路和信号同步位边界检测电路相连接，用于产生不同状态标志信号，区分不同接收阶段；

一接收编码错误检测逻辑电路，与所述BPSK调制信号周期测量电路、周期法判决数据译码电路和状态标志产生电路相连接，根据数据编码特点，进行编码错误检测。

2.如权利要求1所述的解码器，其特征在于：所述BPSK调制信号周期测量电路，采用模拟射频解调模块解调输出的载波频率的时钟作为时钟信号，在模拟射频解调模块解调输出的BPSK调制信号上升沿之间进行周期检测；并且，在TYPE B TR1同步期间内，通过周期法计数器累加两个BPSK调制信号上升沿之间的时钟的数值，即用周期法计数器的计数值来检测BPSK调制信号的相位变化情况；整个解码期间，所述BPSK调制信号周期测量电路在检测到BPSK调制信号上升沿周期不同计数值以后，分别根据相应情况输出周期法1T判决信号fre_1T,周期法1.5T判决信号fre_1.5T，周期法2T判决信号fre_2T。

3.如权利要求1所述的解码器，其特征在于：所述信号同步位边界检测电路，当第一次BPSK调制信号相位发生180°变化的时候，相位为Φ0+180°，即为TR1同步期间转换到SOF帧头的时刻，也是逻辑1向逻辑0变化的时候；此时又将周期法1.5T判决信号分成两种情况；第一种为高电平相位翻转，称之为高翻，即1.5T周期里BPSK调制信号的高电平持续1个T，而低电平持续0.5T；第二种为低电平翻转，称之为低翻，即1.5T周期里BPSK调制信号的低电平持续1个T，而高电平持续0.5T；高翻或者低翻的检测通过在1.5T周期里比较高电平和低电平的宽度来区别，分别输出同步位边界高翻信号或同步位边界低翻信号；同步位边界在高电平或者低电平1T周期的中间，输出同步结束标志信号表示同步位边界检测标志位找到。

4.如权利要求1所述的解码器，其特征在于：所述周期法判决数据译码电路，在判决窗口使能信号使能时，根据所述BPSK调制信号周期测量电路输出的周期法判决信号，在1T周期情况下，数据逻辑输出无需发生变化；在1.5T周期情况下，结合所述信号同步位边界检测电路输出的同步位边界高翻信号或者同步位边界低翻信号，判断数据逻辑输出变化1次还是2次；在848k速率拥有2T周期的情况下，数据逻辑输出发生2次变化，输出数据流比特信号，代表TYPE B卡片发送的数据流逻辑。

5.如权利要求1所述的解码器，其特征在于：所述帧头检测电路，在状态标志产生电路输出的同步状态标志信号dec_state_sync状态下，副载波BPSK调制信号全表示逻辑1，在第一次相位180°变化的时候，即高翻或者低翻，都表示SOF帧头的第一位逻辑0开始，此时输出帧头标志信号。

6.如权利要求1所述的解码器，其特征在于：所述数据解码有效标志产生电路，在状态标志产生电路输出的接收帧头标志信号有效状态下，当检测到帧头最后2～3个etu逻辑1切换到数据第一位起始位逻辑0时，产生并输出数据解码有效标志信号。

7.如权利要求1所述的解码器，其特征在于：

所述帧尾检测电路，在状态标志产生电路输出的接收数据标志信号有效状态下，如果在解码数据的时候发现停止位为0，表示是EOF帧尾输出，那么就输出帧尾标志信号。

8.如权利要求1所述的解码器，其特征在于：所述状态标志产生电路，输出4个状态标志信号，分别是同步状态标志信号，接收帧头标志信号，接收数据标志信号，接收帧尾标志信号，分别对应同步状态，接收帧头状态，接收数据状态，接收帧尾状态；收到复位信号后，进入同步状态；在同步状态下，当帧头标志信号有效后，进入接收帧头状态；在接收帧头状态，当检测到数据解码有效标志信号后，进入接收数据状态；在接收数据状态，当收到帧尾标志信号后，进入接收帧尾状态；在接收帧尾状态，检测BPSK调制信号结束后，回到同步状态。

9.如权利要求1所述的解码器，其特征在于：所述接收编码错误检测逻辑电路由3个判决逻辑电路构成；分别用于检测帧头编码不符合协议要求，数据编码不符合协议要求，帧尾编码不符合协议要求这3种错误；以上3种错误只要检测到其中任意一种错误，则输出接收编码错误标志信号；其中：

检测帧头编码不符合协议要求的判决逻辑电路，在接收帧头标志信号状态下，在数据帧解析时钟的上升沿采样数据流比特信号；根据协议，卡片在不同的发送速率情况下，如果SOF帧头结构相应的逻辑0或者逻辑1时间宽度不符合规范，则产生帧头编码不符合协议要求的错误标志；

检测数据编码不符合协议要求的逻辑电路，在接收数据标志信号状态下，如果数据帧结构在起始位和停止位相应的逻辑0和1错误，则产生数据编码不符合协议要求的错误标志；

检测帧尾编码不符合协议要求的逻辑电路，在接收帧尾标志信号状态下，根据协议，卡片在不同的发送速率情况下，如果EOF帧尾结构相应的低电平宽度不符合规范，则产生帧尾编码不符合协议要求的错误标志。