CN103594389A - 在基板中形成沟槽的方法 - Google Patents

在基板中形成沟槽的方法 Download PDF

Info

Publication number
CN103594389A
CN103594389A CN201210286423.5A CN201210286423A CN103594389A CN 103594389 A CN103594389 A CN 103594389A CN 201210286423 A CN201210286423 A CN 201210286423A CN 103594389 A CN103594389 A CN 103594389A
Authority
CN
China
Prior art keywords
substrate
etch process
layer
groove
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210286423.5A
Other languages
English (en)
Other versions
CN103594389B (zh
Inventor
陈逸男
徐文吉
叶绍文
刘献文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to CN201210286423.5A priority Critical patent/CN103594389B/zh
Publication of CN103594389A publication Critical patent/CN103594389A/zh
Application granted granted Critical
Publication of CN103594389B publication Critical patent/CN103594389B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

在本发明一实施例中，提供一种在基板中形成沟槽的方法，包括：提供基板，其上依序形成有掩膜层、牺牲层、以及图案化光阻层；以图案化光阻层为掩膜，进行第一蚀刻工艺以在该牺牲层中形成沟槽。对第一蚀刻工艺进行终点检测，并在检测到掩膜层的信号后停止蚀刻；进行第二蚀刻工艺使得该沟槽延伸进入掩膜层中，并在检测到基板的信号后停止蚀刻；以及进行一第三蚀刻工艺使得该沟槽延伸进入该基板中形成沟槽，并在再次检测到掩膜层的信号后停止蚀刻，使得牺牲层被完全移除，其中，该牺牲层的蚀刻速率大抵等于基板的蚀刻速率。本发明可有效地利用终点检测装置在基板中形成具有特定深度的沟槽。

Description

在基板中形成沟槽的方法
技术领域
本发明涉及一种沟槽的形成方法，且尤其涉及一种在蚀刻时利用终点检测以形成沟槽的方法。
背景技术
在半导体工艺中，常利用蚀刻、研磨等步骤进行部分结构的移除。在这些步骤中，常配合终点检测(end-point detection)装置检测蚀刻或研磨的程度，以避免所要的结构一并被移除。常用的终点检测的方法例如为利用光学放射光谱(OES；Optical Emmision Spectra)。
光学放射光谱可分析由等离子体源所放射的光，藉此分析等离子体工艺中的化学与物理状态。在半导体工艺中，此技术普遍应用于等离子体蚀刻工艺。在光学放射光谱技术中，检测由等离子体所放射的辐射，其通常于光谱的紫外光/可见光部分。在等离子体蚀刻工艺中，当蚀刻进行至二种材料的界面，也就是当材料转变(transition)时，等离子体的组成也会改变，因而更进一步的造成放射光谱的改变。光学放射光谱的终点检测就是借着连续监视反应时等离子体放射来决定待蚀刻的部分是否完全清除。
然而，利用光学放射光谱进行终点检测的限制在于，所移除的结构与其下层结构间必须存有一界面，且此界面上下两者的材料必须在光学放射光谱中具有良好的选择性，以在检测过程中可清楚的辨别。亦即，若待移除的结构下方并非另一种可以辨别的材料，更或只是在单一材料中进行蚀刻(或研磨)，例如在单一材料中形成沟槽，则无法使用上述终点检测的方法。
发明内容
为了解决上述问题，在本发明一实施例中，提供一种在基板中形成沟槽的方法，包括：提供一基板，其上依序形成有一掩膜层、一牺牲层、以及一图案化光阻层；以该图案化光阻层为掩膜，进行一第一蚀刻工艺以在该牺牲层中形成一沟槽，其中，对该第一蚀刻工艺进行终点检测(end-pointdetection)，并在检测到一掩膜层的信号后停止蚀刻；进行一第二蚀刻工艺使得该沟槽延伸进入该掩膜层中，其中，对该第二蚀刻工艺进行终点检测，并在检测到一基板的信号后停止蚀刻；以及进行一第三蚀刻工艺使得该沟槽延伸进入该基板中形成一沟槽，其中，对该第三蚀刻工艺进行终点检测，并在再次检测到该掩膜层的信号后停止蚀刻，使得该牺牲层被完全移除，其中，该牺牲层的蚀刻速率大抵等于该基板的蚀刻速率。
在本发明中，由于基板、掩膜层、以及牺牲层在终点检测时可具有良好的选择性，且在进行第一蚀刻工艺、第二蚀刻工艺、以及第三蚀刻工艺时，依序会暴露出不同的部分，故可有效地利用终点检测装置在基板中形成具有特定深度的沟槽。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下。
附图说明
图1显示在本发明一实施例中的沟槽的形成方法的流程图。
图2至图5显示在一实施例中形成沟槽的各工艺剖面图。
上述附图中的附图标记说明如下：
102、104、106、108～步骤
200～基板
202～掩膜层
204～牺牲层
206～图案化光阻层
208、210～沟槽
具体实施方式
以下依本发明的不同特征举出数个不同的实施例。本发明中特定的元件及安排是为了简化，但本发明并不以这些实施例为限。举例而言，于第二元件上形成第一元件的描述可包括第一元件与第二元件直接接触的实施例，亦包括具有额外的元件形成在第一元件与第二元件之间、使得第一元件与第二元件并未直接接触的实施例。此外，为简明起见，本发明在不同例子中以重复的元件符号及/或字母表示，但不代表所述各实施例及/或结构间具有特定的关系。
图1显示在本发明一实施例中的沟槽的形成方法的流程图。在步骤102中，提供一基板，其上依序形成有一掩膜层、一牺牲层、以及一图案化光阻层。在步骤104中，以该图案化光阻层为掩膜，进行一第一蚀刻工艺以在该牺牲层中形成一沟槽，其中，对该第一蚀刻工艺进行终点检测(end-pointdetection)，并在检测到一掩膜层的信号后停止蚀刻。在步骤106中，进行一第二蚀刻工艺使得该沟槽延伸进入该掩膜层中，其中，对该第二蚀刻工艺进行终点检测，并在检测到一基板的信号后停止蚀刻。在步骤108中，进行一第三蚀刻工艺使得该沟槽延伸进入该基板中形成一沟槽，其中，对该第三蚀刻工艺进行终点检测，并在再次检测到该掩膜层的信号后停止蚀刻，使得该牺牲层被完全移除。此外，牺牲层204的蚀刻速率大抵等于基板200的蚀刻速率。
图2至图5则显示在一实施例中形成沟槽的各工艺剖面图。参照图1、图2，在步骤102中，提供基板200，其上依序形成有掩膜层202、牺牲层204、以及图案化光阻层206。在一实施例中，基板200为硅基板，掩膜层202为氮化硅层，以及牺牲层204为硼硅玻璃层。此外，图案化光阻层206的形成可利用硅基光阻、压克力系光阻、环氧树脂系光阻、其它已知或未来发展的光阻材料、或前述的组合。如图2所示，掩膜层202与基板200直接接触；牺牲层204与掩膜层202直接接触；且图案化光阻层206与硼硅玻璃层直接接触。
在一实施例中，掩膜层202及牺牲层204的形成上述层状结构可利用各种适当的方法形成。在一实施例中，掩膜层202及牺牲层204的形成利用如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、高密度等离子体化学气相沉积(HDPCVD)、金属有机化学气相沉积(MOCVD)、原子层化学气相沉积(ALCVD)、大气压化学气相沉积(APCVD)、其它适合的方法、或前述的组合。图案化光阻层206的形成利用如旋转涂布(spin coating)、棒状涂布(bar coating)、刮刀涂布(blade coating)、滚筒涂布(roller coating)、线棒涂布(wire bar coating)、浸渍涂布(dip coating)、喷洒涂布(spray coating)、其它适合的方法、或前述的组合。
此外，根据应用上的需要，可形成不同厚度的掩膜层202、牺牲层204、以及图案化光阻层206。在一实施例中，掩膜层202的厚度介于30nm至80nm，例如为50nm；牺牲层204的厚度介于150nm至250nm，例如为230nm；以及图案化光阻层206的厚度介于200nm至300nm，例如为260nm。
参照图1、图3，在步骤104中，以该图案化光阻层206为掩膜，进行一第一蚀刻工艺以在该牺牲层204中形成一沟槽208，其中，对该第一蚀刻工艺进行终点检测(end-point detection)，并在检测到一掩膜层的信号后停止蚀刻。更详细而言，当开始进行第一蚀刻工艺时，终点检测装置会先检测到图案化光阻材料的信号及牺牲层的信号。此时，部分图案化光阻层206被蚀刻移除，且在牺牲层204中蚀刻出沟槽208。第一蚀刻工艺在检测到掩膜层的信号后停止蚀刻。亦即，当沟槽208完全穿过牺牲层206而暴露出掩膜层202时，停止第一蚀刻工艺。在一实施例中，第一蚀刻工艺为等离子体蚀刻工艺，所使用的蚀刻气体为CF4、CH2F2。另外，终点检测装置则可利用光学放射光谱(Optical Emmision Spectra)进行。然而，在其他实施例中，终点检测装置也可为其他已知或未来发展的终点检测装置，本发明的范畴并非以此为限。在一实施例中，牺牲层例如为硼硅玻璃层，其信号介于380nm至430nm；氮化硅的信号350nm至400nm。应注意的是，在另一实施例中，第一蚀刻工艺也可完全移除图案化光阻层206。
参照图1、图4，在步骤106中，进行一第二蚀刻工艺使得该沟槽延伸进入该掩膜层中，其中，对该第二蚀刻工艺进行终点检测，并在检测到一基板的信号后停止蚀刻。更详细而言，当第二蚀刻工艺开始进行时，终点检测装置会先检测到图案化光阻的信号、牺牲层的信号及掩膜层的信号。而后，第二蚀刻工艺持续进行至检测到基板的信号后停止蚀刻。参照图4所示，在第二蚀刻工艺中，可将图案化光阻层206完全移除，且移除部份的牺牲层204，并将沟槽208延伸进入掩膜层202中。此外，当沟槽208完全穿过掩膜层202而暴露出基板200时，停止第二蚀刻工艺。此时，剩余的牺牲层204的厚度可定义为D1。在一实施例中，第二蚀刻工艺系等离子体蚀刻工艺，所使用的蚀刻气体为HBr。
参照图1、图5，在步骤108中，进行一第三蚀刻工艺使得该沟槽延伸进入基板200中形成沟槽210，其中，对该第三蚀刻工艺进行终点检测，并在再次检测到该掩膜层的信号后停止蚀刻，使得该牺牲层204被完全移除。更详细而言，当开始进行第三蚀刻工艺时，利用终点检测装置会先检测到牺牲层的信号及基板的信号。第三蚀刻工艺持续进行直到再次检测到掩膜层的信号后停止蚀刻。亦即，当牺牲层204被完全移除而暴露出掩膜层202时，停止第三蚀刻工艺。参照图5所示，在第三蚀刻工艺中，完全移除牺牲层204，而暴露出掩膜层202。此时，在基板200中形成沟槽210，且沟槽210在基板200中的蚀刻深度为D2。由于牺牲层204及基板200的蚀刻速率大抵相同，故在第三蚀刻工艺中，牺牲层204的蚀刻深度大抵等于基板200的蚀刻深度。在一实施例中，第三蚀刻工艺为等离子体蚀刻工艺，所使用的蚀刻气体为CF4、CH2F2。
一般而言，终点检测利用检测材料的改变(亦即，检测材料间的界面)，来决定蚀刻终点，因此终点检测经常应用于完全移除一材料而暴露出另一材料的工艺步骤中。相反的，如欲在单一材料中(例如硅基板)形成特定深度的沟槽，由于没有材料上的改变，故无法以终点检测来判断蚀刻深度。然而，在本发明所提供的实施例中，利用在基板(例如为硅基板)上提供额外的牺牲层(例如为硼硅玻璃层)作为牺牲层，并利用硼硅玻璃及硅基板的蚀刻速率大抵相同，例如，其蚀刻速率的差小于3%。故可藉由控制牺牲层的厚度，来决定基板中沟槽的深度。
更详细而言，在图2所示结构中，由于基板200、掩膜层202、以及牺牲层204在终点检测时可具有良好的选择性，且在进行第一蚀刻工艺、第二蚀刻工艺、以及第三蚀刻工艺时，依序会暴露出不同的部分，故可有效的利用终点检测装置在基板200中形成具有特定深度的沟槽。
此外，应注意的是，图1至图5所述方法及结构仅为本发明的一实施例，本发明的范畴并非以此为限。在其他实施例中，硅基板也可为其它基板材料，尤其是其它与硼硅玻璃蚀刻速率大抵相同的基板材料。
虽然本发明已以数个较佳实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims (12)

1.一种在基板中形成沟槽的方法，其特征在于，包括：
提供一基板，其上依序形成有一掩膜层、一牺牲层、以及一图案化光阻层；
以该图案化光阻层为掩膜，进行一第一蚀刻工艺以在该牺牲层中形成一沟槽，对该第一蚀刻工艺进行终点检测，并在检测到一掩膜层的信号后停止蚀刻；
进行一第二蚀刻工艺使得该沟槽延伸进入该掩膜层中，对该第二蚀刻工艺进行终点检测，并在检测到一基板的信号后停止蚀刻；以及
进行一第三蚀刻工艺使得该沟槽延伸进入该基板中形成一沟槽，对该第三蚀刻工艺进行终点检测，并在再次检测到该掩膜层的信号后停止蚀刻，使得该牺牲层被完全移除，该牺牲层的蚀刻速率大抵等于该基板的蚀刻速率。
2.根据权利要求1所述的在基板中形成沟槽的方法，其特征在于，该第一蚀刻工艺更包括至少移除一部分的该图案化光阻层。
3.根据权利要求1所述的在基板中形成沟槽的方法，其特征在于，第二蚀刻工艺还包括至少移除一部分的该牺牲层。
4.根据权利要求1所述的在基板中形成沟槽的方法，其特征在于，该基板为硅基板。
5.根据权利要求1所述的在基板中形成沟槽的方法，其特征在于，该掩膜层为氮化硅层。
6.根据权利要求5所述的在基板中形成沟槽的方法，其特征在于，该氮化硅层的信号介于350nm至400nm。
7.根据权利要求1所述的在基板中形成沟槽的方法，其特征在于，该牺牲层为硼硅玻璃层。
8.根据权利要求1所述的在基板中形成沟槽的方法，其特征在于，第二蚀刻工艺还包括检测到一牺牲层的信号。
9.根据权利要求1所述的在基板中形成沟槽的方法，其特征在于，该第三蚀刻工艺还包括持续检测到该基板的信号。
10.根据权利要求1所述的在基板中形成沟槽的方法，其特征在于，在该第三蚀刻工艺中，该牺牲层的蚀刻深度大抵等于该基板的蚀刻深度。
11.根据权利要求1所述的在基板中形成沟槽的方法，其特征在于，该第一蚀刻工艺、该第二蚀刻工艺、及该第三蚀刻工艺皆为等离子体蚀刻工艺。
12.根据权利要求1所述的在基板中形成沟槽的方法，其特征在于，该终点检测利用一光学放射光谱进行。
CN201210286423.5A 2012-08-13 2012-08-13 在基板中形成沟槽的方法 Active CN103594389B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210286423.5A CN103594389B (zh) 2012-08-13 2012-08-13 在基板中形成沟槽的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210286423.5A CN103594389B (zh) 2012-08-13 2012-08-13 在基板中形成沟槽的方法

Publications (2)

Publication Number Publication Date
CN103594389A true CN103594389A (zh) 2014-02-19
CN103594389B CN103594389B (zh) 2017-03-01

Family

ID=50084476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210286423.5A Active CN103594389B (zh) 2012-08-13 2012-08-13 在基板中形成沟槽的方法

Country Status (1)

Country Link
CN (1) CN103594389B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755171A (zh) * 2017-11-06 2019-05-14 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法和浅沟槽隔离结构的形成方法
CN110178236A (zh) * 2017-01-24 2019-08-27 国立大学法人东北大学 隧道磁阻元件的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030219993A1 (en) * 2002-05-22 2003-11-27 Hsin-Chang Wu Method of enhancing adhesion strength of BSG film to silicon nitride film
US20090162989A1 (en) * 2007-12-21 2009-06-25 Samsung Electronics Co. Ltd. Methods of manufacturing a semiconductor device using a layer suspended across a trench
CN102005404A (zh) * 2009-08-28 2011-04-06 中芯国际集成电路制造(上海)有限公司 双重深度的浅沟槽隔离制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030219993A1 (en) * 2002-05-22 2003-11-27 Hsin-Chang Wu Method of enhancing adhesion strength of BSG film to silicon nitride film
US20090162989A1 (en) * 2007-12-21 2009-06-25 Samsung Electronics Co. Ltd. Methods of manufacturing a semiconductor device using a layer suspended across a trench
CN102005404A (zh) * 2009-08-28 2011-04-06 中芯国际集成电路制造(上海)有限公司 双重深度的浅沟槽隔离制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110178236A (zh) * 2017-01-24 2019-08-27 国立大学法人东北大学 隧道磁阻元件的制造方法
CN110178236B (zh) * 2017-01-24 2023-09-26 国立大学法人东北大学 隧道磁阻元件的制造方法
CN109755171A (zh) * 2017-11-06 2019-05-14 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法和浅沟槽隔离结构的形成方法

Also Published As

Publication number Publication date
CN103594389B (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
TWI651773B (zh) 非揮發性金屬材料之蝕刻方法
US20130109188A1 (en) Plasma etch processes for boron-doped carbonaceous mask layers
CN101540272B (zh) 一种去除腔室副产物的等离子清洗方法和等离子处理系统
JP7144324B2 (ja) プラズマ処理方法
CN101251713B (zh) 深紫外光刻制作“t”型栅的方法
CN103594389A (zh) 在基板中形成沟槽的方法
US9589773B2 (en) In-situ etch rate determination for chamber clean endpoint
Kim et al. Investigation of oxide layer removal mechanism using reactive gases
US8492174B2 (en) Etch tool process indicator method and apparatus
CN103345130A (zh) 光刻返工刻蚀工艺
Jeon et al. Endpoint Detection Strategy in Bosch Process Using PCA and HMM
CN101645414B (zh) 双镶嵌结构形成方法
TW201828360A (zh) 高深寬比蝕刻
TWI794194B (zh) 腔室清潔終點的虛擬感測器
CN105990175B (zh) 半导体刻蚀工艺的终点检测方法
US20180068908A1 (en) Smart in situ chamber clean
CN101752286B (zh) 浅沟槽形成方法
KR20110068914A (ko) 에치 툴 공정 인디케이터 방법 및 장치
CN101459039A (zh) 等离子体刻蚀的终点监测方法
US10615073B2 (en) Method for removing barrier layer for minimizing sidewall recess
CN103346106B (zh) 检测光刻工艺与薄膜沉积工艺契合度的方法
CN103441072A (zh) 用于硅化物阻挡氧化物层的刻蚀方法
CN104733306A (zh) 一种半导体器件刻蚀方法
CN104867804B (zh) 晶片刻蚀腔室的清洗方法
KR100713324B1 (ko) 반도체 소자의 모스전계효과 트랜지스터 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant