CN103594380B - 带焊球面阵列四面扁平无引脚封装件制备方法 - Google Patents
带焊球面阵列四面扁平无引脚封装件制备方法 Download PDFInfo
- Publication number
- CN103594380B CN103594380B CN201310507625.2A CN201310507625A CN103594380B CN 103594380 B CN103594380 B CN 103594380B CN 201310507625 A CN201310507625 A CN 201310507625A CN 103594380 B CN103594380 B CN 103594380B
- Authority
- CN
- China
- Prior art keywords
- groove
- passivation layer
- layer
- ubm
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 41
- 238000002360 preparation method Methods 0.000 title claims abstract description 32
- 238000003466 welding Methods 0.000 title claims abstract description 20
- 238000002161 passivation Methods 0.000 claims abstract description 106
- 239000010949 copper Substances 0.000 claims abstract description 99
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 96
- 229910052802 copper Inorganic materials 0.000 claims abstract description 96
- 239000000126 substance Substances 0.000 claims abstract description 42
- 238000007747 plating Methods 0.000 claims abstract description 40
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 27
- 238000000227 grinding Methods 0.000 claims abstract description 15
- 238000011049 filling Methods 0.000 claims abstract description 14
- 238000005476 soldering Methods 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims description 77
- 229910052751 metal Inorganic materials 0.000 claims description 77
- 238000000034 method Methods 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 28
- 229910000679 solder Inorganic materials 0.000 claims description 26
- 239000010931 gold Substances 0.000 claims description 20
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 19
- 238000005192 partition Methods 0.000 claims description 18
- 229910052737 gold Inorganic materials 0.000 claims description 17
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 14
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 11
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- 239000011265 semifinished product Substances 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 8
- 239000000047 product Substances 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 6
- 238000001035 drying Methods 0.000 claims description 6
- 239000000945 filler Substances 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 4
- 239000012943 hotmelt Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 14
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000005234 chemical deposition Methods 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 description 15
- 238000000576 coating method Methods 0.000 description 15
- 238000005538 encapsulation Methods 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 150000002815 nickel Chemical class 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000013400 design of experiment Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000013401 experimental design Methods 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 238000010923 batch production Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
一种带焊球面阵列四面扁平无引脚封装件制备方法，晶圆减薄划片；裸铜框架正面贴干膜；形成凹槽，裸铜框架刻出第三凹槽和引脚槽；涂第一钝化层，第三凹槽底面的第一钝化层刻UBM1窗口、镀UBM1层；倒装芯片，芯片凸点与UBM1层接触，下填充；塑封框架正面；磨削框架背面涂第二钝化层，刻出第五凹槽，引脚底面涂第三钝化层，刻出第六凹槽，第三钝化层化学镀铜层，刻出第七凹槽；铜层涂第四钝化层，刻出UBM2窗口；化学沉积UBM2层；回流焊形成锡球；包封后固化第四钝化层；打印分离检测，得带焊球面阵列四面扁平无引脚封装件。该制备方法保证UBM性能质量，可以代替部分基板生产CSP封装器件，降低生产成本，缩短研发周期。
Description
技术领域
本发明属于电子自动化元器件制造技术领域，涉及一种AAQFN封装件的制备方法，尤其涉及一种带焊球面阵列四面扁平无引脚封装件制备方法。
背景技术
一般UBM（underbumpmetalization）采用高频溅射多层金属，光刻腐蚀多余金属的生产方法，由于高频溅射机和光刻机价格昂贵，所以投入风险高，生产成本高。
发明内容
本发明的目的是提供一种带焊球面阵列四面扁平无引脚封装件制备方法，在保证UBM性能质量的同时，降低生产成本。
为实现上述目的，本发明所采用的技术方案是：一种带焊球面阵列四面扁平无引脚封装件制备方法，具体按以下步骤进行：
步骤1：对带凸点的晶圆进行减薄划片；
裸铜框架正面贴干膜；
步骤2：对干膜曝光，在干膜上形成第一凹槽和第二凹槽，溶解掉干膜未曝光部分，显影出图形，清洗烘干；
步骤3：在第一凹槽下方的裸铜框架上蚀刻出第三凹槽，第二凹槽下方的裸铜框架上蚀刻出引脚槽，相邻第三凹槽之间有引脚隔墙，清洗烘干；
步骤4：在裸铜框架正面涂覆第一钝化层，第一钝化层覆盖裸铜框架正面表面和所有凹槽的底面及侧面；在第三凹槽底面的第一钝化层上刻蚀UBM1窗口；
步骤5：先在UBM1窗口上化学镀第二金属层，第二金属层a的两端分别位于裸铜框架表面的第一钝化层上，在第二金属层上化学镀第三金属层，在第三金属层上化学镀第四金属层；形成UBM1层；通过光刻、蚀刻去除多余的金属层，使相邻两个第三凹槽内形成的UBM1层不相接触，得到半成品引线框架；
步骤6：将带凸点的IC芯片倒装放置在半成品引线框架的正面，使芯片凸点伸入第三凹槽内，芯片凸点通过焊料与第三凹槽底部的UBM1层接触，然后进行下填充，使下填料填满第三凹槽内芯片凸点与UBM1层之间的空隙；
步骤7：对裸铜框架正面进行塑封，形成第一塑封体；第一塑封体覆盖了IC芯片、芯片凸点、引脚隔墙及引脚槽；
步骤8：磨削裸铜框架背面，然后在磨削面上涂覆第二钝化层，曝光，在第二钝化层上蚀刻出第四凹槽，每个引脚隔墙在第二钝化层上对应的位置均有一个第四凹槽，每个引脚槽在第二钝化层上对应的位置也均有一个第四凹槽；
步骤9：继续蚀刻第四凹槽，并延伸蚀刻第四凹槽相对的裸铜框架的背面，在裸铜框架背面蚀刻出分别与引脚隔墙相通的第五凹槽以及与引脚槽相通的第五凹槽，去除第二钝化层，露出框架的引脚底面；
步骤10：在引脚底面上均匀涂覆第三钝化层，第三钝化层同时填充所有的第五凹槽，然后在第三钝化层上刻蚀出第六凹槽，第六凹槽与引脚相对应；
步骤11：在第三钝化层上化学镀第一金属层，第一金属层同时填充所有的第六凹槽，第一金属层与引脚底面相连，刻蚀去除多余金属，并在第三钝化层上刻出第七凹槽；
步骤12：第一金属层上涂覆第四钝化层，第四钝化层同时填充第七凹槽，接着在第四钝化层上刻蚀出UBM2窗口，露出第一金属层；
步骤13：UBM2窗口内化学沉积多层金属，形成UBM2层；
步骤14：UBM2层上印刷焊料和锡焊料，通过回流焊形成锡球，清洗；
步骤15：第四钝化层上进行包封，形成第二塑封体，所有的锡球均露出第二塑封体外，后固化第二塑封体；
步骤16：采用与QFN封装相同的工艺进行打印、产品分离；采用与BGA封装相同的工艺进行测试，合格品即为带焊球面阵列四面扁平无引脚封装件。
本发明制备方法本采用化学镀生长多层金属UBM层，减少了高频溅射方法生产中高频溅射机和光刻机的资金投入。化学电镀设备在多圈QFN生产中是必要的生产设备，不存在专门投入的问题，只是需要购买曝光机，其价格远远低于光刻机的资金投入，而且化学电镀设备耗电量也比高频溅射少，生产效率高，适合于批量生产。该封装件的引线框架正反两面制作BUM，适合正面倒装上芯，满足背面植球工艺，对AAQFN封装工艺有很大的促进作用，能够克服封装行业过去那种依赖引线框架制造商设计生产引线框架或提供引线框架设计要求生产引线框架的生产局限性，并且可以代替部分基板生产CSP封装器件。
本制备方法的实施使封装企业可以根据芯片焊盘的位置进行封装设计，在引线框架背面根据I/O输出数量的需要，在引脚上生长UBM，满足植球工艺，或者印刷焊料，通过回流焊技术形成焊球。克服封装过去那种依赖引线框架制造商设计生产引线框架、或客户提供引线框架设计要求由客户生产引线框架的局限性，并且可以代替部分基板生产CSP封装器件，降低生产成本和生产风险，缩短研发周期。
附图说明
图1是本发明制备方法在裸铜框架上干膜后的剖面示意图。
图2是本发明制备方法中干膜曝光显影，做出图形的剖面示意图。
图3是本发明制备方法中裸铜框架上蚀刻出第一凹槽和引脚槽并去除干膜的剖面示意图。
图4是本发明制备方法中裸铜框架上涂覆第一钝化层并蚀刻UBM1窗口后的剖面示意图。
图5是本发明制备方法中化学镀形成UBM1层后的剖面示意图。
图6是图5中P处放大图。
图7本发明制备方法中倒装上芯及下填充后的剖面示意图。
图8是本发明制备方法中第一次塑封及后固化后的剖面示意图。
图9是本发明制备方法中涂覆第二钝化层及蚀刻出第四凹槽后的剖面示意图。
图10是本发明制备方法中去除第二钝化层蚀刻出第五凹槽后的剖面示意图。
图11是本发明制备方法中涂覆第三钝化层及蚀刻第六凹槽后的剖面示意图。
图12是本发明制备方法中电镀金属层（Cu）及刻蚀第七凹槽后的剖面示意图。
图13是本发明制备方法中涂覆第四钝化层及刻蚀UBM2窗口后的剖面示意图。
图14是本发明制备方法中化学镀镀多层金属形成UBM2后的剖面示意图。
图15是本发明制备方法中印刷锡焊料回流焊形成锡球后的剖面示意图。
图16是本发明制备方法中第二次塑封及固化后的剖面示意图。
图中：1.裸铜框架，2.干膜，3.第一凹槽，4.第二凹槽，5.第三凹槽，6.引脚隔墙，7.引脚槽，8.第一钝化层，9.UBM1窗口，10.UBM1层，11.焊料，12.下填料，13.IC芯片，14.芯片凸点，15.第一塑封体，16.第二钝化层，17.第四凹槽，18.引脚底面，19.第五凹槽，20.第三钝化层，21.第六凹槽，22.第一金属层，23.第七凹槽，24.第四钝化层，25.UBM2窗口，26.UBM2层，27.锡球，28.第二塑封体，a.第二金属层，b.第三金属层，c.第四金属层。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
本发明提供的生产方法的主要工艺流程：
裸铜框架上干膜→干膜曝光显影→裸铜框架上蚀刻第三凹槽和引脚槽→涂覆第一钝化层→刻蚀UNM1窗口→化学镀多层金属（Cu-Ni-Au或Cu-Cr-Au）形成UBM1层→倒装上芯及下填充→第一次塑封及后固化→框架背面磨削→涂覆第二钝化层并蚀刻第四凹槽→蚀刻第五凹槽→涂覆第三钝化层并蚀刻第六凹槽→化学镀金属层（Cu）并刻蚀第七凹槽→涂覆第四钝化层并刻蚀第八凹槽（UBM2窗口）→化学沉积多层金属（Cu-Ni-Au或Cu-Cr-Au）形成UBM2层→印刷焊料并回流焊形成焊球→第二次塑封及后固化。
本发明生产方法具体按以下步骤进行：
步骤1：对带凸点的晶圆进行减薄划片，减薄划片工艺采用与QFN封装和BGA封装中晶圆减薄划片相同的工艺，晶圆最终厚度为150～200μm减薄划片过程中需保护芯片凸点14，形成IC芯片13；
采用上干膜机，在裸铜框架1正面贴上干膜2，如图1所示。
步骤2：将贴好干膜2的裸铜框架1放到曝光显影一体机的工作台上，固定后对准曝光，在干膜2上形成第一凹槽3和第二凹槽4，即在干膜2上形成图案，如图2所示，然后传送到显影槽内，干膜2的未曝光部分溶解掉，显影出图形，清洗并烘干。
步骤3：裸铜框架蚀刻第三凹槽及引脚槽
蚀刻第一凹槽3和第二凹槽4下方的裸铜框架1，在裸铜框架1上蚀刻出相应的凹槽，即在第一凹槽3下方的裸铜框架1上蚀刻出第三凹槽5，第二凹槽4下方的裸铜框架1上蚀刻出引脚槽6，相邻第三凹槽5之间有引脚隔墙6，如图3所示，清洗并烘干。
步骤4：涂覆第一钝化层
将裸铜框架1正面朝上置于涂覆机上，在裸铜框架1正面涂覆第一钝化层8，第一钝化层8覆盖裸铜框架1正面表面和所有凹槽的底面及侧面；然后在第三凹槽5底面的第一钝化层8上刻蚀UBM1窗口9，如图4所示。
步骤5：化学镀多层金属形成UBM1层
先在UBM1窗口9上化学镀第二金属层a，第二金属层a的两端分别位于裸铜框架1表面的第一钝化层8上，接着在第二金属层a上化学镀第三金属层b，最后在第三金属层b上化学镀第四金属层c；第二金属层a、第三金属层b和第四金属层c组成UBM1层10；通过光刻、蚀刻，去除多余的金属层，使相邻两个第三凹槽5内形成的UBM1层10不相接触，得到半成品引线框架，如图5和图6所示；
第二金属层a为铜层、镍层或铬层；第三金属层b为镍层、铬层或金层；第四金属层c为金层。
步骤6：倒装上芯及下填充
采用倒装上芯机，先在带凸点的IC芯片13的芯片凸点14上沾上焊料，吸附后倒装放置在半成品引线框架的正面，使芯片凸点14伸入第三凹槽5内，芯片凸点14通过焊料11与第三凹槽5底部的UBM1层10接触，然后进行下填充，使下填料12填满第三凹槽5内芯片凸点14与UBM1层10之间的空隙，如图7所示；
倒装上芯及下填充工艺：在专用倒装上芯机上，先将芯片翻转，沾上焊料后，自动对准放置到倒装上芯的裸铜框架上相对应的UBM（metalizationunderbump，凸点下金属化）位置，整条框架上完芯片后，自动收入传递盒，整批芯片倒装上芯后的半成品引线框架传递盒送到回流焊工序。在通过DOE(DesignofExperiment，试验设计)试验确定的回流焊温度曲线下，将芯片上的锡凸点、焊料和引线框架上相对应的UBM通过回流焊热熔，使得芯片与引线框架上的UBM牢固焊接在一起，直接替代了传统的上芯和压焊工艺；
通过DOE(DesignofExperiment，试验设计)试验选取合适的下填充料（更小的填充物），下填充模具具有真空吸附功能。在真空吸附下，使得下填充料能充分的将芯片凸点与凸点间的空隙完全填充，不会有空洞，防止焊球在高温移位。
步骤7：塑封及后固化
在自动包封填充中，对裸铜框架1正面进行塑封，形成第一塑封体15；第一塑封体15覆盖了IC芯片13、芯片凸点14、引脚隔墙6及引脚槽7，见图8。
步骤8：在金属磨削机上，将裸铜框架1背面磨削去裸铜框架1原来厚度的1/4～1/3；然后在涂覆光刻一体机上，给磨削后的裸铜框架1背面涂覆第二钝化层16，曝光，在第二钝化层16上蚀刻出第四凹槽17，每个引脚隔墙6在第二钝化层16上对应的位置均有一个第四凹槽17，每个引脚槽7在第二钝化层16上对应的位置也均有一个第四凹槽17，如图9所示。
步骤9：在刻蚀机中，继续蚀刻第四凹槽17，并延伸蚀刻第四凹槽17相对的裸铜框架1的背面，在裸铜框架1背面蚀刻出分别与引脚隔墙6相通的第五凹槽19以及与引脚槽7相通的第五凹槽19，去除第二钝化层16，露出框架的引脚底面18，如图10所示。
步骤10：涂覆第三钝化层及刻蚀第六凹槽
涂覆机中，在引脚底面18上均匀涂覆第三钝化层20，第三钝化层20同时填充所有的第五凹槽19，然后，在第三钝化层20上刻蚀出第六凹槽21，第六凹槽21与引脚相对应，即一个第六凹槽21与一个引脚相通，如图11所示。
步骤11：化学镀第一金属层并蚀刻出第七凹槽
在第三钝化层20上化学镀第一金属层22，第一金属层22同时填充所有的第六凹槽21，第一金属层22与引脚底面18相连，然后，刻蚀去除多余金属，并在第三钝化层20上刻出第七凹槽23，如图12所示；
第一金属层22为铜层。
步骤12：涂覆第四钝化层
涂覆机中，在第一金属层22上涂覆第四钝化层24，第四钝化层24同时填充第七凹槽23，接着在第四钝化层24上刻蚀出UBM2窗口25，露出第一金属层22，如图13。
步骤13：化学镀多层金属形成UBM2层
采用化学镀，在UBM2窗口25内化学沉积多层金属（Cu-Ni-Au或Cu-Cr-Au，但不局限于前面金属），形成UBM2层26，见图14。
步骤14：印刷焊料和锡焊料并回流焊
在UBM2层26上印刷焊料和锡焊料，通过回流焊形成锡球27，如图15所示，并清洗干净。
步骤15：第二次塑封及后固化
采用自动包封系统，在第四钝化层24上进行包封，形成第二塑封体28，所有的锡球27均露出第二塑封体28外，然后对第二塑封体28进行后固化，以固定锡球27；第二次塑封及后固化，保护锡球27，增强锡球27的牢固度。
步骤16：采用与QFN封装相同的工艺进行打印、产品分离；采用与BGA封装相同的工艺进行测试，合格品即为带焊球面阵列四面扁平无引脚封装件。
本发明制备方法的特点：1）不采用现成框架，而是采用光刻工艺在裸铜框架上布线，蚀刻出第三凹槽5和引脚槽7。2）第三凹槽5的侧壁被第一钝化层8覆盖，底部蚀刻出UBM1窗口9，化学镀多层金属形成UBM1层10。3）在第三凹槽5内倒装上芯及下填充，第一塑封体15覆盖IC芯片13、芯片凸点14及引脚槽7。4）框架背面磨削后，涂覆第二钝化层16，蚀刻出第四凹槽17，沿第四凹槽17在裸铜框架1背面延伸蚀刻出第五凹槽19，使第五凹槽19与相对的引脚隔墙6及引脚槽7相通。5）裸铜框架1背面涂覆第三钝化层20，第三钝化层同时填充第五凹槽19，在第三钝化层20上蚀刻出第六凹槽21。6）在第三钝化层20上化学镀第一金属层22，并刻蚀出第七凹槽23，形成“T”型或“П”型金属层（Cu）。7）涂覆第四钝化层24，并蚀刻出UBM2窗口25。8）化学镀多层金属形成UBM2层26。9）在UBM2层26上印刷锡焊料，回流焊后形成锡球27。10）在底部锡球27间进行第二次塑封，加固锡球27。
实施例1
采用与QFN封装和BGA封装中晶圆减薄划片相同的工艺，对带凸点的晶圆进行减薄划片，晶圆最终厚度为150μm，减薄划片过程中需保护芯片凸点；采用上干膜机，在裸铜框架正面贴上干膜；将贴好干膜的裸铜框架放到曝光显影一体机的工作台上，固定后对准曝光，在干膜上形成第一凹槽和第二凹槽，然后传送到显影槽内，干膜的未曝光部分溶解掉，显影出图形，清洗并烘干；蚀刻第一凹槽和第二凹槽下方的裸铜框架，在裸铜框架上蚀刻出第三凹槽和引脚槽，相邻第三凹槽之间有引脚隔墙，清洗并烘干；将裸铜框架正面朝上置于涂覆机上，在裸铜框架正面涂覆第一钝化层，第一钝化层覆盖裸铜框架正面表面和所有凹槽的底面及侧面；然后在第三凹槽底面的第一钝化层上刻蚀UBM1窗口；先在UBM1窗口上化学镀铜层，铜层的两端分别位于裸铜框架表面的第一钝化层上，接着在铜层上化学镀镍层，最后在镍层上化学镀金层；铜层、镍层和金层组成UBM1层；通过光刻、蚀刻，去除多余的金属层，使相邻两个第三凹槽内形成的UBM1层不相接触，得到半成品引线框架；采用倒装上芯机，先在带凸点的IC芯片的芯片凸点上沾上焊料，吸附后倒装放置在半成品引线框架的正面，使芯片凸点伸入第三凹槽内，芯片凸点通过焊料与第三凹槽底部的UBM1层接触，然后进行下填充，使下填料填满第三凹槽内芯片凸点与UBM1层之间的空隙；在自动包封填充中，对裸铜框架正面进行塑封，形成第一塑封体；第一塑封体覆盖了IC芯片、芯片凸点、引脚隔墙及引脚槽7；在金属磨削机上，将裸铜框架背面磨削去裸铜框架原来厚度的1/4；然后在涂覆光刻一体机上，给磨削后的裸铜框架背面涂覆第二钝化层，曝光，在第二钝化层上蚀刻出第四凹槽，每个引脚隔墙在第二钝化层上对应的位置均有一个第四凹槽，每个引脚槽在第二钝化层上对应的位置也均有一个第四凹槽17；在刻蚀机中，继续蚀刻第四凹槽，并延伸蚀刻第四凹槽相对的裸铜框架的背面，在裸铜框架背面蚀刻出分别与引脚隔墙相通的第五凹槽以及与引脚槽相通的第五凹槽，去除第二钝化层，露出框架的引脚底面；涂覆机中，在引脚底面上均匀涂覆第三钝化层，第三钝化层同时填充所有的第五凹槽，然后，在第三钝化层上刻蚀出第六凹槽，第六凹槽与引脚相对应；在第三钝化层上化学镀铜层，该铜层同时填充所有的第六凹槽，第一金属层与引脚底面相连，然后，刻蚀去除多余金属，并在第三钝化层上刻出第七凹槽；涂覆机中，在该铜层上涂覆第四钝化层，第四钝化层同时填充第七凹槽，接着在第四钝化层上刻蚀出UBM2窗口，露出第三钝化层上的铜层；采用化学镀，在UBM2窗口内化学沉积多层金属，形成UBM2层；在UBM2层上印刷焊料和锡焊料，通过回流焊形成锡球，清洗干净；采用自动包封系统，在第四钝化层上进行包封，形成第二塑封体，所有的锡球均露出第二塑封体外，后固化第二塑封体，以固定锡球；用与QFN封装相同的工艺进行打印、产品分离；采用与BGA封装相同的工艺进行测试，合格品即为带焊球面阵列四面扁平无引脚封装件。
实施例2
采用实施例1的方法将晶圆减薄为200μm，并划片，再按实施例1的方法在裸铜框架上形成UBM1窗口，先在UBM1窗口上化学镀镍层，该镍层的两端分别位于裸铜框架表面的第一钝化层上，接着在该镍层上化学镀铬层，最后在该铬层上化学镀金层；镍层、铬层和金层组成UBM1层；然后按实施例1的方法进行倒装上芯、下填充、塑封及后固化；将裸铜框架背面磨削去裸铜框架原来厚度的1/3；接着按实施例1的方法制得带焊球面阵列四面扁平无引脚封装件。
实施例3
采用实施例1的方法将晶圆减薄为180μm，并划片，再按实施例1的方法在裸铜框架上形成UBM1窗口，先在UBM1窗口上化学镀铬层，该铬层的两端分别位于裸铜框架表面的第一钝化层上，接着在该铬层上化学镀金层，最后在该金层上再化学镀一层金层；铬层和两层金层组成UBM1层；然后按实施例1的方法进行倒装上芯、下填充、塑封及后固化；将裸铜框架背面磨削去裸铜框架原来厚度的7/24；接着按实施例1的方法制得带焊球面阵列四面扁平无引脚封装件。
实施例4
采用实施例1的方法将晶圆减薄为160μm，并划片，再按实施例1的方法在裸铜框架上形成UBM1窗口，先在UBM1窗口上化学镀铜层，该铜层的两端分别位于裸铜框架表面的第一钝化层上，接着在该铜层上化学镀镍层，最后在该镍层上化学镀金层；铜层、镍层和金层组成UBM1层；然后按实施例1的方法进行倒装上芯、下填充、塑封及后固化；将裸铜框架背面磨削去裸铜框架原来厚度的15/48；接着按实施例1的方法制得带焊球面阵列四面扁平无引脚封装件。
虽然本发明较佳的实施方式已如上所述，然而并非用于限定本发明，本领域技术人员可以理解，在不违背所附权利要求限定的本发明的精神和范围的前提下，可以进行修改和变换。
Claims (6)
1.一种带焊球面阵列四面扁平无引脚封装件制备方法，其特征在于，该方法具体按以下步骤进行：
步骤1：对带凸点的晶圆进行减薄划片；
裸铜框架正面贴干膜；
步骤2：对干膜曝光，在干膜上形成第一凹槽和第二凹槽，溶解掉干膜未曝光部分，显影出图形，清洗烘干；
步骤3：在第一凹槽下方的裸铜框架上蚀刻出第三凹槽，第二凹槽下方的裸铜框架上蚀刻出引脚槽，相邻第三凹槽之间有引脚隔墙，清洗烘干；
步骤4：在裸铜框架正面涂覆第一钝化层，第一钝化层覆盖裸铜框架正面表面和所有凹槽的底面及侧面；在第三凹槽底面的第一钝化层上刻蚀UBM1窗口；
步骤5：先在UBM1窗口上化学镀第二金属层，第二金属层的两端分别位于裸铜框架表面的第一钝化层上，在第二金属层上化学镀第三金属层，在第三金属层上化学镀第四金属层；形成UBM1层；通过光刻、蚀刻去除多余的金属层，使相邻两个第三凹槽内形成的UBM1层不相接触，得到半成品引线框架；
步骤6：将带凸点的IC芯片倒装放置在半成品引线框架的正面，使芯片凸点伸入第三凹槽内，芯片凸点通过焊料与第三凹槽底部的UBM1层接触，然后进行下填充，使下填料填满第三凹槽内芯片凸点与UBM1层之间的空隙；
步骤7：对裸铜框架正面进行塑封，形成第一塑封体；第一塑封体覆盖了IC芯片、芯片凸点、引脚隔墙及引脚槽；
步骤8：磨削裸铜框架背面，然后在磨削面上涂覆第二钝化层，曝光，在第二钝化层上蚀刻出第四凹槽，每个引脚隔墙在第二钝化层上对应的位置均有一个第四凹槽，每个引脚槽在第二钝化层上对应的位置也均有一个第四凹槽；
步骤9：继续蚀刻第四凹槽，并延伸蚀刻第四凹槽相对的裸铜框架的背面，在裸铜框架背面蚀刻出分别与引脚隔墙相通的第五凹槽以及与引脚槽相通的第五凹槽，去除第二钝化层，露出框架的引脚底面；
步骤10：在引脚底面上均匀涂覆第三钝化层，第三钝化层同时填充所有的第五凹槽，然后在第三钝化层上刻蚀出第六凹槽，第六凹槽与引脚相对应；
步骤11：在第三钝化层上化学镀第一金属层，第一金属层同时填充所有的第六凹槽，第一金属层与引脚底面相连，刻蚀去除多余金属，并在第三钝化层上刻出第七凹槽；
步骤12：第一金属层上涂覆第四钝化层，第四钝化层同时填充第七凹槽，接着在第四钝化层上刻蚀出UBM2窗口，露出第一金属层；
步骤13：UBM2窗口内化学沉积多层金属，形成UBM2层；
步骤14：UBM2层上印刷焊料和锡焊料，通过回流焊形成锡球，清洗；
步骤15：第四钝化层上进行包封，形成第二塑封体，所有的锡球均露出第二塑封体外，后固化第二塑封体；
步骤16：采用与QFN封装相同的工艺进行打印、产品分离；采用与BGA封装相同的工艺进行测试，合格品即为带焊球面阵列四面扁平无引脚封装件。
2.根据权利要求1所述带焊球面阵列四面扁平无引脚封装件制备方法，其特征在于，所述步骤1中的减薄划片工艺采用与QFN封装和BGA封装中晶圆减薄划片相同的工艺，减薄划片过程中需保护芯片凸点。
3.根据权利要求1所述带焊球面阵列四面扁平无引脚封装件制备方法，其特征在于，所述步骤5中的第二金属层为铜层、镍层或铬层；第三金属层为镍层、铬层或金层；第四金属层为金层。
4.根据权利要求1所述带焊球面阵列四面扁平无引脚封装件制备方法，其特征在于，所述步骤6中的倒装上芯及下填充工艺：在专用倒装上芯机上，先将芯片翻转，沾上焊料后，自动对准放置到裸铜框架上相对应的UBM1位置，整条框架上完芯片后，自动收入传递盒，整批芯片倒装上芯后的半成品引线框架传递盒送到回流焊工序；
在通过DOE试验确定的回流焊温度曲线下，将芯片上的锡凸点、焊料和引线框架上相对应的UBM1通过回流焊热熔，使得芯片与引线框架上的UBM1牢固焊接在一起，直接替代了传统的上芯和压焊工艺；
通过DOE试验选取合适的下填充料，下填充模具具有真空吸附功能；
在真空吸附下，使得下填充料能充分的将芯片凸点与凸点间的空隙完全填充，不会有空洞，防止焊球在高温移位。
5.根据权利要求1所述带焊球面阵列四面扁平无引脚封装件制备方法，其特征在于，所述步骤8中裸铜框架背面磨削去裸铜框架原来厚度的1/4～1/3。
6.根据权利要求1所述带焊球面阵列四面扁平无引脚封装件制备方法，其特征在于，所述步骤11中的第一金属层为铜层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310507625.2A CN103594380B (zh) | 2013-10-24 | 2013-10-24 | 带焊球面阵列四面扁平无引脚封装件制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310507625.2A CN103594380B (zh) | 2013-10-24 | 2013-10-24 | 带焊球面阵列四面扁平无引脚封装件制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103594380A CN103594380A (zh) | 2014-02-19 |
| CN103594380B true CN103594380B (zh) | 2016-01-27 |
Family
ID=50084469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310507625.2A Active CN103594380B (zh) | 2013-10-24 | 2013-10-24 | 带焊球面阵列四面扁平无引脚封装件制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103594380B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019061119A1 (zh) * | 2017-09-28 | 2019-04-04 | 深圳传音制造有限公司 | 芯片封装模组、移动终端及芯片封装方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3766312B2 (ja) * | 2001-10-26 | 2006-04-12 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| US7122406B1 (en) * | 2004-01-02 | 2006-10-17 | Gem Services, Inc. | Semiconductor device package diepad having features formed by electroplating |
| CN102683230A (zh) * | 2012-05-30 | 2012-09-19 | 天水华天科技股份有限公司 | 四边扁平无引脚多圈排列ic芯片封装件生产方法及封装件 |
| CN103165475A (zh) * | 2012-12-17 | 2013-06-19 | 北京工业大学 | 一种半导体封装器件的制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020079572A1 (en) * | 2000-12-22 | 2002-06-27 | Khan Reza-Ur Rahman | Enhanced die-up ball grid array and method for making the same |
| US6661087B2 (en) * | 2001-10-09 | 2003-12-09 | Siliconware Precision Industries Co., Ltd. | Lead frame and flip chip semiconductor package with the same |
| US20090189296A1 (en) * | 2008-01-30 | 2009-07-30 | Chipmos Technologies Inc. | Flip chip quad flat non-leaded package structure and manufacturing method thereof and chip package structure |
| JP5127946B2 (ja) * | 2011-03-31 | 2013-01-23 | 株式会社東芝 | 電子機器、電子部品、および基板アセンブリの製造方法 |
-
2013
- 2013-10-24 CN CN201310507625.2A patent/CN103594380B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3766312B2 (ja) * | 2001-10-26 | 2006-04-12 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| US7122406B1 (en) * | 2004-01-02 | 2006-10-17 | Gem Services, Inc. | Semiconductor device package diepad having features formed by electroplating |
| CN102683230A (zh) * | 2012-05-30 | 2012-09-19 | 天水华天科技股份有限公司 | 四边扁平无引脚多圈排列ic芯片封装件生产方法及封装件 |
| CN103165475A (zh) * | 2012-12-17 | 2013-06-19 | 北京工业大学 | 一种半导体封装器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103594380A (zh) | 2014-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102005432B (zh) | 四面无引脚封装结构及其封装方法 | |
| CN103515362B (zh) | 堆叠式封装器件和封装半导体管芯的方法 | |
| EP3748672A1 (en) | Chip and packaging method | |
| CN108597998A (zh) | 晶圆级系统封装方法及封装结构 | |
| CN103730442B (zh) | 带焊球面阵列四边无引脚封装体堆叠封装件及制备方法 | |
| CN102263070A (zh) | 一种基于基板封装的wlcsp封装件 | |
| CN107785325A (zh) | 半导体封装及其制造方法 | |
| CN103794587A (zh) | 一种高散热芯片嵌入式重布线封装结构及其制作方法 | |
| CN103887256B (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法 | |
| CN105140140A (zh) | 一种新型晶圆级焊锡微凸点的制作方法 | |
| CN203573966U (zh) | 一种带焊球面阵列四面扁平无引脚封装件 | |
| CN103594380B (zh) | 带焊球面阵列四面扁平无引脚封装件制备方法 | |
| CN103730443B (zh) | 带焊球面阵列四边无引脚ic芯片堆叠封装件及生产方法 | |
| CN201838581U (zh) | 四面无引脚封装结构 | |
| CN105161475B (zh) | 带有双圈焊凸点的无引脚csp堆叠封装件及其制造方法 | |
| CN103579012B (zh) | 带焊球面阵列四面扁平无引脚封装件生产方法 | |
| JP2000040676A (ja) | 半導体装置の製造方法 | |
| CN203573976U (zh) | 带焊球面阵列四面扁平无引脚封装件 | |
| CN116053202A (zh) | 一种空腔结构晶圆级封装工艺方法 | |
| US20050266611A1 (en) | Flip chip packaging method and flip chip assembly thereof | |
| CN203674204U (zh) | 带焊球面阵列四边无引脚ic芯片堆叠封装件 | |
| CN204067332U (zh) | 基于基板的凸点倒装芯片csp封装件 | |
| CN204375727U (zh) | 一种高散热芯片嵌入式重布线封装结构 | |
| CN105895615A (zh) | 一种超薄封装元件及其制作工艺 | |
| KR100587033B1 (ko) | 칩 사이즈 패키지의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |