CN203573976U - 带焊球面阵列四面扁平无引脚封装件 - Google Patents
带焊球面阵列四面扁平无引脚封装件 Download PDFInfo
- Publication number
- CN203573976U CN203573976U CN201320659560.9U CN201320659560U CN203573976U CN 203573976 U CN203573976 U CN 203573976U CN 201320659560 U CN201320659560 U CN 201320659560U CN 203573976 U CN203573976 U CN 203573976U
- Authority
- CN
- China
- Prior art keywords
- pin
- layer
- groove
- pins
- bare copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
一种带焊球面阵列四面扁平无引脚封装件,包括有两条引脚槽和多个凹槽的裸铜框架,引脚槽两侧为第二引脚;凹槽下部为第一引脚;各引脚下依次有第一金属层和UBM2层;所有第一引脚中与第二引脚相邻的第一引脚及该第二引脚下面的第一金属层通过一个UBM2层相连接,与第二引脚相邻的第一引脚和该第二引脚、该两个引脚下面的第一金属层及连接该两个第一金属层的UBM2层组成一种导电体;其余的引脚、第一金属层和UBM2层组成另一导电体;导电体下面有锡球,导电体间有钝化体;裸铜框架上有芯片凸点与凹槽底部相连的IC芯片,芯片凸点与凹槽间有下填料。本封装件可以代替部分基板生产CSP封装器件,降低生产成本,缩短研发周期。
Description
技术领域
本实用新型属于电子自动化元器件制造技术领域,涉及一种AAQFN封装件,尤其涉及一种带焊球面阵列四面扁平无引脚封装件。
背景技术
一般UBM(under bump metalization)采用高频溅射多层金属,光刻腐蚀多余金属的生产方法,由于高频溅射机和光刻机价格昂贵,所以投入风险高,生产成本高。
实用新型内容
本实用新型的目的是提供一种带焊球面阵列四面扁平无引脚封装件制备方法,在保证UBM性能质量的同时,降低生产成本。
为实现上述目的,本实用新型所采用的技术方案是:一种带焊球面阵列四面扁平无引脚封装件,包括裸铜框架,裸铜框架上设有两条引脚槽;裸铜框架正面、两条引脚槽之间的裸铜框架上并排设有多个凹槽,引脚槽两侧形成互不相连的第二引脚;每个凹槽的下部均为第一引脚,相邻两个第一引脚之间有空隙;每个引脚的下面均设有第一金属层,每个第一金属层下面均设有UBM2层;所有第一引脚中与第二引脚相邻的第一引脚以及该第二引脚的下面均设有第一金属层,且该两个第一金属层通过一个UBM2层相连接,与第二引脚相邻的第一引脚和该第二引脚、该两个引脚下面的第一金属层以及连接该两个第一金属层的UBM2层组成一种导电体;其余的依次相连接的引脚、第一金属层和UBM2层组成另一种导电体;每个导电体的下面均设有一个锡球,相邻导电体之间填充有钝化体;裸铜框架正面设有倒置的带凸点的IC芯片,IC芯片上的芯片凸点分别位于不同的凹槽内,并与该凹槽底部相连接,芯片凸点与所在凹槽之间的间隙内填充有下填料,裸铜框架正面塑封有第一塑封体。
本实用新型封装件采用化学镀生长多层金属UBM层,减少了高频溅射方法生产中高频溅射机和光刻机的资金投入。化学电镀设备在多圈QFN生产中是必要的生产设备,不存在专门投入的问题,只是需要购买曝光机,其价格远远低于光刻机的资金投入,而且化学电镀设备耗电量也比高频溅射少,生产效率高,适合于批量生产。该封装件的引线框架正反两面制作BUM,适合正面倒装上芯,满足背面植球工艺,对AAQFN封装工艺有很大的促进作用,能够克服封装行业过去那种依赖引线框架制造商设计生产引线框架或提供引线框架设计要求生产引线框架的生产局限性,并且可以代替部分基板生产CSP封装器件。
本封装件的实施使封装企业可以根据芯片焊盘的位置进行封装设计,在引线框架背面根据I/O输出数量的需要,在引脚上生长UBM,满足植球工艺,或者印刷焊料,通过回流焊技术形成焊球。克服封装过去那种依赖引线框架制造商设计生产引线框架、或客户提供引线框架设计要求由客户生产引线框架的局限性,并且可以代替部分基板生产CSP封装器件,降低生产成本和生产风险,缩短研发周期。
附图说明
图1是本实用新型封装件的结构示意图。
图2是本实用新型封装件制备过程中裸铜框架上干膜后的剖面示意图。
图3是本实用新型封装制备过程中干膜曝光显影,做出图形的剖面示意图。
图4是本实用新型封装件制备过程中裸铜框架上蚀刻出第一凹槽和引脚槽并去除干膜的剖面示意图。
图5是本实用新型封装件制备过程中裸铜框架上涂覆第一钝化层并蚀刻UBM1窗口后的剖面示意图。
图6是本实用新型封装件制备过程中化学镀形成UBM1层后的剖面示意图。
图7是图6中P处放大图。
图8本实用新型封装件制备过程中倒装上芯及下填充后的剖面示意图。
图9是本实用新型封装件制备过程中第一次塑封及后固化后的剖面示意图。
图10是本实用新型封装件制备过程中涂覆第二钝化层及蚀刻出第四凹槽后的剖面示意图。
图11是本实用新型封装件制备过程中去除第二钝化层蚀刻出第五凹槽后的剖面示意图。
图12是本实用新型封装件制备过程中涂覆第三钝化层及蚀刻第六凹槽后的剖面示意图。
图13是本实用新型封装件制备过程中电镀金属层(Cu)及刻蚀第七凹槽后的剖面示意图。
图14是本实用新型封装件制备过程中涂覆第四钝化层及刻蚀UBM2窗口后的剖面示意图。
图15是本实用新型封装件制备过程中化学镀镀多层金属形成UBM2后的剖面示意图。
图16是本实用新型封装件制备过程中印刷锡焊料回流焊形成锡球后的剖面示意图。
图中:1.裸铜框架,2.下填料,3.芯片凸点,4.IC芯片,5.引脚隔墙,6.第一塑封体,7.锡球,8.第二塑封体,9.UBM2层,10.第一金属层,11.第一引脚,12.焊料,13.钝化体,14.引脚槽,15.第二引脚,16.干膜,17.第一凹槽,18.第二凹槽,19.第三凹槽,20.第一钝化层,21.UBM1窗口,22.UBM1层,23.第二钝化层,24.第四凹槽,25.第五凹槽,26.第三钝化层,27.第六凹槽,28.第七凹槽,29.第四钝化层,30.UBM2窗口,a.第二金属层,b.第三金属层,c.第四金属层。
具体实施方式
下面结合附图和具体实施方式对本实用新型进行详细说明。
如图1所示,本实用新型封装件,包括裸铜框架1,裸铜框架1上对称设置有两条引脚槽14;裸铜框架1正面、两条引脚槽14之间的裸铜框架1上并排设有多个凹槽,相邻两个凹槽之间为引脚隔墙5,引脚槽14两侧形成互不相连的第二引脚15;每个凹槽的下部均为第一引脚11,所有的第一引脚11互不相连,相邻两个第一引脚11之间有空隙;每个引脚的下面均设有第一金属层10,每个第一金属层10下面均设有UBM2层9;所有第一引脚11中与第二引脚15相邻的第一引脚11以及该第二引脚15的下面均设有第一金属层10,且该两个第一金属层10通过一个UBM2层9相连接,与第二引脚15相邻的第一引脚11和该第二引脚15、该两个引脚下面的第一金属层10以及连接该两个第一金属层10的UBM2层9组成一种导电体;其余的依次相连接的引脚、第一金属层10和UBM2层9组成另一种导电体;每个导电体的下面均设有一个锡球7,焊球7通过焊料12与UBM2层9相连接,相邻导电体之间填充有钝化体13;钝化体13表面塑封有第二塑封体8,所有的焊球7均露出第二塑封体8外;裸铜框架1正面设有倒置的带凸点的IC芯片4,IC芯片4上的芯片凸点3分别位于不同的凹槽内,并通过焊料12与该凹槽底部相连接,芯片凸点3与所在凹槽之间的间隙内填充有下填料2,裸铜框架1正面塑封有第一塑封体6,第一塑封体6填充引脚槽14;IC芯片4以及裸铜框架1正面均位于第一塑封体6内。
本实用新型封装件的制备方法:
步骤1:对带凸点的晶圆进行减薄划片,减薄划片工艺采用与QFN封装和BGA封装中晶圆减薄划片相同的工艺,晶圆最终厚度为150~200μm减薄划片过程中需保护芯片凸点3,形成IC芯片4;
采用上干膜机,在裸铜框架1正面贴上干膜16,如图2所示;
步骤2:将贴好干膜16的裸铜框架1放到曝光显影一体机的工作台上,固定后对准曝光,在干膜16上形成第一凹槽17和第二凹槽18,即在干膜16上形成图案,如图3所示,然后传送到显影槽内,干膜16的未曝光部分溶解掉,显影出图形,清洗并烘干;
步骤3:裸铜框架蚀刻第三凹槽及引脚槽
蚀刻第一凹槽17和第二凹槽18下方的裸铜框架1,在裸铜框架1上蚀刻出相应的凹槽,即在第一凹槽17下方的裸铜框架1上蚀刻出第三凹槽19,第二凹槽18下方的裸铜框架1上蚀刻出引脚槽14,相邻第三凹槽19之间有引脚隔墙5,如图4所示,清洗并烘干;
步骤4:涂覆第一钝化层
将裸铜框架1正面朝上置于涂覆机上,在裸铜框架1正面涂覆第一钝化层20,第一钝化层20覆盖裸铜框架1正面表面和所有凹槽的底面及侧面;然后在第三凹槽19底面的第一钝化层20上刻蚀UBM1窗口21,如图5所示;
步骤5:化学镀多层金属形成UBM1层
先在UBM1窗口21上化学镀第二金属层a,第二金属层a的两端分别位于裸铜框架1表面的第一钝化层20上,接着在第二金属层a上化学镀第三金属层b,最后在第三金属层b上化学镀第四金属层c;第二金属层a、第三金属层b和第四金属层c组成UBM1层22;通过光刻、蚀刻,去除多余的金属层,使相邻两个第三凹槽19内形成的UBM1层22不相接触,得到半成品引线框架,如图6和图7所示;
第二金属层a为铜层、镍层或铬层;第三金属层b为镍层、铬层或金层;第四金属层c为金层;
步骤6:倒装上芯及下填充
采用倒装上芯机,先在带凸点的IC芯片4的芯片凸点3上沾上焊料12,吸附后倒装放置在半成品引线框架的正面,使芯片凸点3伸入第三凹槽19内,芯片凸点3通过焊料12与第三凹槽19底部的UBM1层22接触,然后进行下填充,使下填料2填满第三凹槽19内芯片凸点3与UBM1层22之间的空隙,如图8所示;
倒装上芯及下填充工艺:在专用倒装上芯机上,先将芯片翻转,沾上焊料后,自动对准放置到倒装上芯的裸铜框架上相对应的UBM(metalization under bump,凸点下金属化)位置,整条框架上完芯片后,自动收入传递盒,整批芯片倒装上芯后的半成品引线框架传递盒送到回流焊工序。在通过DOE(Design of Experiment,试验设计)试验确定的回流焊温度曲线下,将芯片上的锡凸点、焊料和引线框架上相对应的UBM通过回流焊热熔,使得芯片与引线框架上的UBM牢固焊接在一起,直接替代了传统的上芯和压焊工艺;
通过DOE(Design of Experiment,试验设计) 试验选取合适的下填充料(更小的填充物),下填充模具具有真空吸附功能。在真空吸附下,使得下填充料能充分的将芯片凸点与凸点间的空隙完全填充,不会有空洞,防止焊球在高温移位;
步骤7:塑封及后固化
在自动包封填充中,塑封裸铜框架1正面,形成第一塑封体6;第一塑封体6覆盖了IC芯片4、芯片凸点3、引脚隔墙5及引脚槽14,见图9;
步骤8:在金属磨削机上,将裸铜框架1背面磨削去裸铜框架1原来厚度的1/4~1/3;然后在涂覆光刻一体机上,给磨削后的裸铜框架1背面涂覆第二钝化层23,曝光,在第二钝化层23上蚀刻出第四凹槽24,每个引脚隔墙5在第二钝化层23上对应的位置均有一个第四凹槽24,每个引脚槽14在第二钝化层23上对应的位置也均有一个第四凹槽24,如图10所示;
步骤9:在刻蚀机中,继续蚀刻第四凹槽24,并延伸蚀刻第四凹槽24相对的裸铜框架1的背面,在裸铜框架1背面蚀刻出分别与引脚隔墙5相通的第五凹槽25以及与引脚槽14相通的第五凹槽24,去除第二钝化层23,框架上形成互不相连的多个第一引脚11和多个第二引脚15,如图11所示;
步骤10:涂覆第三钝化层及刻蚀第六凹槽
涂覆机中,在所有引脚的底面上均匀涂覆第三钝化层26,第三钝化层26同时填充所有的第五凹槽25,然后,在第三钝化层26上刻蚀出第六凹槽27,第六凹槽27与引脚相对应,即一个第六凹槽27与一个引脚相通,如图12所示;
步骤11:化学镀第一金属层并蚀刻出第七凹槽
在第三钝化层26上化学镀第一金属层10,第一金属层10同时填充所有的第六凹槽27,第一金属层10与引脚相连,然后,刻蚀去除多余金属,并在第三钝化层26上刻出第七凹槽28,露出第三钝化层26,相邻的第一引脚11和第二引脚15通过第一金属层10相连接,如图13所示;
第一金属层10为铜层。
步骤12:涂覆第四钝化层
涂覆机中,在第一金属层10上涂覆第四钝化层29,第四钝化层29同时填充第七凹槽28,接着在第四钝化层29上刻蚀出UBM2窗口30,露出第一金属层10,第四钝化层29与第三钝化层26相连形成钝化体13,如图14;
步骤13:化学镀多层金属形成UBM2层
采用化学镀,在UBM2窗口30内化学沉积多层金属(Cu-Ni-Au或Cu-Cr-Au,但不局限于前面金属),形成UBM2层9,见图15;
步骤14:印刷焊料和锡焊料并回流焊
在UBM2层9上印刷焊料和锡焊料,通过回流焊形成锡球7,如图16所示,并清洗干净;
步骤15:第二次塑封及后固化
采用自动包封系统,在第四钝化层29上进行包封,形成第二塑封体8,所有的锡球7均露出第二塑封体8外,然后对第二塑封体8进行后固化,以固定锡球7;第二次塑封及后固化用于保护锡球7,增强锡球7的牢固度;
步骤16:采用与QFN封装相同的工艺进行打印、产品分离;采用与BGA封装相同的工艺进行测试,合格品即为图1所示带焊球面阵列四面扁平无引脚封装件。
本实用新型制备方法的特点:1)不采用现成框架,而是采用光刻工艺在裸铜框架上布线,蚀刻出第三凹槽19和引脚槽14。2)第三凹槽19的侧壁被第一钝化层20覆盖,底部蚀刻出UBM1窗口21,化学镀多层金属形成UBM1层22。3)在第三凹槽19内倒装上芯及下填充,第一塑封体6覆盖IC芯片4、芯片凸点3及引脚槽14。4)框架背面磨削后,涂覆第二钝化层23,蚀刻出第四凹槽24,沿第四凹槽24在裸铜框架1背面延伸蚀刻出第五凹槽25,使第五凹槽25与相对的引脚隔墙5及引脚槽14相通。5)裸铜框架1背面涂覆第三钝化层26,第三钝化层26同时填充第五凹槽25,在第三钝化层26上蚀刻出第六凹槽27。6)在第三钝化层26上化学镀第一金属层10,并刻蚀出第七凹槽28,形成“T”型或“П”型金属层(Cu)。7)涂覆第四钝化层29,并蚀刻出UBM2窗口30。8)化学镀多层金属形成UBM2层9。9)在UBM2层9上印刷锡焊料,回流焊后形成锡球7。10)在底部锡球7间进行第二次塑封,加固锡球7。
虽然本实用新型较佳的实施方式已如上所述,然而并非用于限定本实用新型,本领域技术人员可以理解,在不违背所附权利要求限定的本实用新型的精神和范围的前提下,可以进行修改和变换。
Claims (6)
1.一种带焊球面阵列四面扁平无引脚封装件,包括裸铜框架(1),其特征在于,裸铜框架(1)上设有两条引脚槽(14);裸铜框架(1)正面、两条引脚槽(14)之间的裸铜框架(1)上并排设有多个凹槽,引脚槽(14)两侧形成互不相连的第二引脚(15);每个凹槽的下部均为第一引脚(11),相邻两个第一引脚(11)之间有空隙;每个引脚的下面均设有第一金属层(10),每个第一金属层(10)下面均设有UBM2层(9);所有第一引脚(11)中与第二引脚(15)相邻的第一引脚(11)以及该第二引脚(15)的下面均设有第一金属层(10),且该两个第一金属层(10)通过一个UBM2层(9)相连接,与第二引脚(15)相邻的第一引脚(11)和该第二引脚(15)、该两个引脚下面的第一金属层(10)以及连接该两个第一金属层(10)的UBM2层(9)组成一种导电体;其余的依次相连接的引脚、第一金属层(10)和UBM2层(9)组成另一种导电体;每个导电体的下面均设有一个锡球(7),相邻导电体之间填充有钝化体(13);裸铜框架(1)正面设有倒置的带凸点的IC芯片(4),IC芯片(4)上的芯片凸点(3)分别位于不同的凹槽内,并与该凹槽底部相连接,芯片凸点(3)与所在凹槽之间的间隙内填充有下填料(2),裸铜框架(1)正面塑封有第一塑封体(6)。
2.根据权利要求1所述带焊球面阵列四面扁平无引脚封装件,其特征在于,相邻两个凹槽之间为引脚隔墙(5)。
3.根据权利要求1所述带焊球面阵列四面扁平无引脚封装件,其特征在于,所述的焊球(7)通过焊料(12)与UBM2层(9)相连接。
4.根据权利要求1所述带焊球面阵列四面扁平无引脚封装件,其特征在于,所述的钝化体(13)表面塑封有第二塑封体(8),所有的焊球(7)均露出第二塑封体(8)。
5.根据权利要求1所述带焊球面阵列四面扁平无引脚封装件,其特征在于,所述的第一塑封体(6)填充引脚槽(14),IC芯片(4)以及裸铜框架(1)正面均位于第一塑封体(6)内。
6.根据权利要求1所述带焊球面阵列四面扁平无引脚封装件,其特征在于,所述的第一金属层(10)为铜层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201320659560.9U CN203573976U (zh) | 2013-10-24 | 2013-10-24 | 带焊球面阵列四面扁平无引脚封装件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201320659560.9U CN203573976U (zh) | 2013-10-24 | 2013-10-24 | 带焊球面阵列四面扁平无引脚封装件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203573976U true CN203573976U (zh) | 2014-04-30 |
Family
ID=50541690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201320659560.9U Expired - Fee Related CN203573976U (zh) | 2013-10-24 | 2013-10-24 | 带焊球面阵列四面扁平无引脚封装件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203573976U (zh) |
-
2013
- 2013-10-24 CN CN201320659560.9U patent/CN203573976U/zh not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102005432B (zh) | 四面无引脚封装结构及其封装方法 | |
CN106531647B (zh) | 一种扇出型芯片的封装结构及其封装方法 | |
EP3748672A1 (en) | Chip and packaging method | |
CN108028225A (zh) | 热增强型全模制扇出模组 | |
CN101221937A (zh) | 具有晶粒容纳通孔之晶圆级封装与其方法 | |
CN103730442B (zh) | 带焊球面阵列四边无引脚封装体堆叠封装件及制备方法 | |
CN102263070A (zh) | 一种基于基板封装的wlcsp封装件 | |
CN101710581A (zh) | 半导体芯片的封装结构及其制造工艺 | |
CN103594447B (zh) | 封装密度大高频性能好的ic芯片堆叠封装件及制造方法 | |
CN103094241A (zh) | 一种引线框架再布线的fcaaqfn封装件及其制作工艺 | |
CN203573966U (zh) | 一种带焊球面阵列四面扁平无引脚封装件 | |
CN105140255B (zh) | 一种覆晶摄像头封装片及其制作方法 | |
CN203573976U (zh) | 带焊球面阵列四面扁平无引脚封装件 | |
CN103594380B (zh) | 带焊球面阵列四面扁平无引脚封装件制备方法 | |
CN100468711C (zh) | 具有散热装置的半导体封装件及其制法 | |
CN210743964U (zh) | 基于光伏模块的封装框架 | |
CN103730443B (zh) | 带焊球面阵列四边无引脚ic芯片堆叠封装件及生产方法 | |
CN201838581U (zh) | 四面无引脚封装结构 | |
CN103579012B (zh) | 带焊球面阵列四面扁平无引脚封装件生产方法 | |
CN105225975B (zh) | 封装结构及其制法 | |
CN108400218B (zh) | 一种基于csp型式的led封装方法 | |
CN101090077A (zh) | 半导体封装件及其制法 | |
TW202036812A (zh) | 半導體裝置封裝方法及半導體裝置 | |
CN115148695A (zh) | 一种预包封基板及其制作方法 | |
CN1316611C (zh) | 具有增层结构的晶圆级半导体封装件及其制法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140430 Termination date: 20181024 |