CN103579199B - 双密封环 - Google Patents
双密封环 Download PDFInfo
- Publication number
- CN103579199B CN103579199B CN201210398123.6A CN201210398123A CN103579199B CN 103579199 B CN103579199 B CN 103579199B CN 201210398123 A CN201210398123 A CN 201210398123A CN 103579199 B CN103579199 B CN 103579199B
- Authority
- CN
- China
- Prior art keywords
- sealing ring
- ring
- integrated circuit
- double seal
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007789 sealing Methods 0.000 claims description 198
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 29
- 239000004020 conductor Substances 0.000 claims description 8
- 239000002305 electric material Substances 0.000 claims 1
- 239000000463 material Substances 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000010944 silver (metal) Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种用于集成电路的双密封环包括具有第一开口的第一密封环。该第一密封环围绕集成电路。具有第二开口的第二密封环围绕第一密封环。两个连接件连接第一密封环的第一开口和第二密封环的第二开口。第一密封环、第二密封环以及两个连接件形成闭环。
Description
技术领域
本发明大体上涉及集成电路，具体来说，涉及一种双密封环。
背景技术
集成电路中的密封环在切割(管芯切割)工艺中通过阻止裂缝来保护集成电路。密封环还可以阻挡湿气。然而，密封环可通过密封环的金属路径将来自外部的射频信号或内部的噪音源的噪音耦合到集成电路内部并且显著地影响器件性能。密封环可以提供噪音路径，在该路径上噪音可从电路的噪音区传到其它区。另外，由沿着密封环的感应电流引起的互感问题也促成噪音。
对于断开的密封环，水分可穿透断开的空间引起诸如早期损坏的可靠性问题。断开的密封环可能不适合于额外的低k器件。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种用于集成电路的双密封环，包括：第一密封环，具有第一开口，所述第一密封环围绕所述集成电路；第二密封环，具有第二开口，所述第二密封环围绕所述第一密封环；以及两个连接件，连接所述第一密封环的第一开口和所述第二密封环的第二开口，其中所述第一密封环、所述第二密封环以及所述两个连接件形成闭环。
在上述双密封环中，其中，所述第一密封环、所述第二密封环以及所述两个连接件包括导电材料。
在上述双密封环中，其中，所述第一密封环、所述第二密封环以及所述两个连接件包括金属。
在上述双密封环中，其中，所述第一密封环、所述第二密封环以及所述两个连接件包括至少一层金属层和至少一层通孔层。
在上述双密封环中，其中，所述第一密封环和所述第二密封环是矩形。
在上述双密封环中，其中，所述第一密封环和所述第二密封环具有圆角。
在上述双密封环中，其中，所述第一密封环和所述第二密封环是八边形。
在上述双密封环中，其中，所述第一密封环和所述第二密封环具有圆角。
在上述双密封环中，其中，所述第一开口和所述第二开口对准。
在上述双密封环中，其中，所述两个连接件之间的距离介于10μm至20μm的范围内。
在上述双密封环中，其中，所述第一密封环和所述第二密封环之间的距离介于10μm至50μm的范围内。
根据本发明的另一方面，还提供了一种形成用于集成电路的双密封环的方法，包括：形成具有第一开口的第一密封环，所述第一密封环围绕所述集成电路；形成具有第二开口的第二密封环，所述第二密封环围绕所述第一密封环；以及形成连接所述第一密封环的第一开口和所述第二密封环的第二开口的两个连接件，其中所述第一密封环、所述第二密封环以及所述两个连接件形成闭环。
在上述方法中，其中，所述第一密封环、所述第二密封环以及所述两个连接件包括导电材料。
在上述方法中，其中，所述第一密封环、所述第二密封环以及所述两个连接件包括金属。
在上述方法中，其中，所述第一密封环、所述第二密封环以及所述两个连接件包括至少一层金属层和至少一层通孔层。
在上述方法中，其中，所述第一密封环和所述第二密封环是矩形。
在上述方法中，其中，所述第一密封环和所述第二密封环是八边形。
根据本发明的又一方面，还提供了一种具有双密封环的集成电路，所述双密封环包括：第一密封环，具有第一开口，所述第一密封环围绕所述集成电路；第二密封环，具有与所述第一开口对准的第二开口，所述第二密封环围绕所述第一密封环；以及两个连接件，连接所述第一密封环的第一开口和所述第二密封环的第二开口；其中所述第一密封环、所述第二密封环以及所述两个连接件形成闭环并且包括导电材料。
在上述集成电路中，其中，所述第一密封环、所述第二密封环以及所述两个连接件包括金属。
在上述集成电路中，其中，所述第一密封环、所述第二密封环以及所述两个连接件包括至少一层金属层和至少一层通孔层。
附图说明
现在将参考结合附图所进行的以下描述，其中：
图1是根据一些实施例用于集成电路的双密封环的示意图；
图2是根据一些实施例的图1中示例性双密封环的一部分的详示图；
图3是形成用于集成电路的双密封环的方法的流程图。
具体实施方式
在下面详细讨论各种实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明构思。所讨论的具体实施例仅仅是制造和使用实施例的示例性具体方式，而不用于限制本发明的范围。
另外，本发明可能在各个实施例中重复参考数字和/或字母。这种重复只是为了简明的目的且其本身并不指定各个实施例和/或所讨论的结构之间的关系。而且，本公开中一个部件形成在另一个部件上，一个部件与另一个部件连接和/或连在一起包括其中部件以直接接触形成的实施例，并且也可包括其中额外的部件形成在部件之间的实施例，使得部件不直接接触。另外，空间相对位置的术语，例如“下方”、“上方”、“水平”、“垂直”、“在...之上”、“在...之下”、“向上”、“向下”、“顶部”、“底部”等及其派生词(例如，“水平地”、“向下地”、“向上地”等)是用于简化本发明中一个部件和另一个部件的关系。这些相对术语意图涵盖包括这些部件的器件的不同方位。
图1是根据一些实施例用于集成电路102的示例性双密封环100的示意图。用于集成电路102的双密封环100包括第一密封环104，其具有第一开口105。第一密封环104围绕集成电路102。第二密封环106具有第二开口107，并且第二密封环106围绕第一密封环104。在一些实施例中对准第一开口105和第二开口107，并且第一开口105和第二开口107与第一密封环104和第二密封环106以90°的角连接。
两个连接件110和112连接第一密封环104的第一开口105和第二密封环106的第二开口107。第一密封环104、第二密封环106以及两个连接件110和112形成闭环。在一些实施例中，连接件110和112是曲线诸如弧线或任何其它的形状。在第一开口105和第二开口107不对准的一些实施例中，两个连接件110和112可以具有不同的形状或角度而不是以90°的角与第一密封环104和第二密封环106连接的直线。
第一密封环104、第二密封环106以及两个连接件110和112包括导电材料。在一些实施例中，第一密封环104、第二密封环106以及两个连接件110和112包括金属，例如铜、铝，或任何其它合适的材料。在一些实施例中，如图2所示，第一密封环104、第二密封环106以及两个连接件110和112包括具有金属层和通孔层的多层206。在一些实施例中，当集成电路102具有取代多层206的单一的金属层时，可使用单一的金属层来取代多层206。
第一密封环104和第二密封环106具有图1中的矩形。在一些实施例中，第一密封环104和第二密封环106具有圆角。在一些其它的实施例中，第一密封环104和第二密封环106具有其它形状如八边形。在一些实施例中，具有其它形状的第一密封环104和第二密封环106具有圆角。
在闭环中形成的双密封环100引起任何由噪音产生的电流的反向电流以降低互感。例如，如果在第一密封环104上由射频噪音或另一种噪音源引起第一电流114，那么在第二密封环106中引起相反方向的第二电流116(反向电流)。因为第一密封环104和第二密封环106形成具有两个连接件110和112的闭环，所以引起反向电流。由于电流114和116引起的磁场的方向相反，从而减小或消除了来自相反电流114和116的互感。因此，减小或消除了射频噪音或另一种噪音源对集成电路102的影响。
与常规的断开的密封环相比，双密封环100还更好地阻止湿气穿透并改进了可靠性。双密封环100可用于所有器件，包括额外的低k器件。在一些实施例中，双密封环100的任何部分可被接地以进一步为集成电路102降低噪音耦合。
图2是根据一些实施例的图1所示的示例性双密封环100的一部分108的详示图。在一些实施例中，两个连接件110和112之间的距离202介于10μm至20μm的范围内。在一些其它实施例中，距离202保持尽可能地小(例如，1μm-5μm)以阻止湿气穿透开口105和107，以及降低互感。在一些实施例中第一密封环104和第二密封环106具有介于10μm至70μm范围内的总宽度204。在一个实例中，总宽度204是20μm。在一些实施例中，第一密封环104和第二密封环106之间的距离208介于10μm至50μm的范围内。在一些其它的实施例中，距离208保持尽可能地小(例如，1μm-5μm)以降低互感。
在一个实例中，当距离208是50μm时，与具有常规密封环的集成电路相比，在5千兆赫(GHz)的噪声频率下，具有图1中的双密封环100的集成电路的互感耦合减小27％。当距离208是10μm时，与具有常规密封环的集成电路相比，在5GHz的噪声频率下，具有图1中的双密封环100的集成电路的互感耦合减小40％。
第一密封环104、第二密封环106以及两个连接件110和112包括导电材料。在一些实施例中，第一密封环104、第二密封环106以及两个连接件110和112包括金属，例如铜、铝，或任何其它合适的材料。在一些实施例中，第一密封环104、第二密封环106以及两个连接件110和112包括多层206，例如在后段工艺中形成的接触层、金属层以及通孔层。
图2中，多层206包括接触层CO、第一金属层M1、第一通孔层V1、第二金属层M2、第二通孔层V2、第三金属层M3、第三通孔层V3、第四金属层M4、第四通孔层V4、第五金属层M5、第五通孔层V5以及第六金属层M6。在一些实施例中，在形成内部集成电路102的同时形成图1中的双密封环100的多层206(用于接触层、金属层和通孔层)。换句话说，同时形成第一密封环104和第二密封环106的层。因此，双密封环100的制造不需要额外的掩模、工艺或额外成本。
多层206的接触层、金属层和通孔层可以包括任何合适的材料并且其是使用本领域中已知的任何合适的方法或工艺来形成或制造。例如，接触层和金属层包括Al、Cu、Sn、Ni、Au、Ag或其它合适的材料，并且可以使用电镀、物理汽相沉积(PVD)、溅射或任何其它合适的工艺来沉积以及通过蚀刻来限定。在一些实施例中，通孔层包括Cu、Cu合金、W、Au、Al或任何其它合适的材料。例如，可通过PVD、化学汽相沉积(CVD)和化学机械抛光(CMP)形成通孔层。
图3是形成用于集成电路的双密封环的方法的流程图。步骤302中，形成围绕集成电路的具有第一开口的第一密封环。步骤304中，形成围绕第一密封环的具有第二开口的第二密封环。步骤306中，形成连接第一密封环的第一开口和第二密封环的第二开口的两个连接件。第一密封环、第二密封环以及两个连接件形成闭环。虽然以某一顺序的多个步骤示出流程图，但是可以以不同的顺序或者同时实施这些步骤。例如，可以同时沉积用于第一密封环、第二密封环以及两个连接件的金属层。
在各种实施例中，第一密封环、第二密封环以及两个连接件包括导电材料或如铜或铝的金属。在一些实施例中，第一密封环、第二密封环以及两个连接件包括多层，例如金属层和通孔层。金属层和通孔层可包括任何合适的材料，并且其是使用本领域中已知的任何合适的方法或工艺来形成或制造。例如，金属层包括Al、Cu、Sn、Ni、Au、Ag或其它合适的材料，并且可以使用电镀、物理汽相沉积(PVD)、溅射或任何其它合适的工艺来沉积以及通过蚀刻来限定。在一些实施例中，通孔层包括Cu、Cu合金、W、Au、Al或任何其它合适的材料。例如，可通过PVD、化学汽相沉积(CVD)以及化学机械抛光(CMP)形成通孔层。
在一些实施例中，第一密封环和第二密封环具有矩形的形状，并且可以具有圆角或弧形角。在一些实施例中，第一密封环和第二密封环具有八边形的形状并且可以具有圆角或弧形角。
根据一些实施例，用于集成电路的双密封环包括具有第一开口的第一密封环。第一密封环围绕集成电路。具有第二开口的第二密封环围绕第一密封环。两个连接件连接第一密封环的第一开口和第二密封环的第二开口。第一密封环、第二密封环以及两个连接件形成闭环。
根据一些实施例，一种形成用于集成电路的双密封环的方法包括形成具有第一开口的第一密封环，第一密封环围绕集成电路。形成围绕第一密封环的具有第二开口的第二密封环。形成连接第一密封环的第一开口和第二密封环的第二开口的两个连接件。第一密封环、第二密封环以及两个连接件形成闭环。
本领域普通技术人员将认识到存在本发明的许多实施例变化。尽管已经详细描述了实施例以及它们的特征，但应该理解，可以在不背离实施例的构思和范围的情况下，进行各种改变、替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明应很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。
上述方法实施例示出示例性的步骤，但并不是必须以示出的顺序实施这些步骤。根据本发明的实施例的构思和范围，视情况步骤可以增加、取代、改变顺序和/或除去。对于本领域普通技术人员来说，在阅读本发明后，不同的权利要求和/或不同的实施例的组合将是显而易见的，因此也包括在本发明的范围内。
Claims (18)
1.一种用于集成电路的双密封环，包括：
第一密封环，具有第一开口，所述第一密封环围绕所述集成电路；
第二密封环，具有第二开口，所述第二密封环围绕所述第一密封环；以及
两个连接件，连接所述第一密封环的第一开口和所述第二密封环的第二开口，其中所述第一密封环、所述第二密封环以及所述两个连接件形成导电闭环，并且其中所述第一密封环配置成产生具有与所述第二密封环中的第二电流流向相反的第一电流；
其中，所述第一密封环、所述第二密封环以及所述两个连接件包括导电材料。
2.根据权利要求1所述的用于集成电路的双密封环，其中，所述第一密封环、所述第二密封环以及所述两个连接件包括金属。
3.根据权利要求1所述的用于集成电路的双密封环，其中，所述第一密封环、所述第二密封环以及所述两个连接件包括至少一层金属层和至少一层通孔层。
4.根据权利要求1所述的用于集成电路的双密封环，其中，所述第一密封环和所述第二密封环是矩形。
5.根据权利要求4所述的用于集成电路的双密封环，其中，所述第一密封环和所述第二密封环具有圆角。
6.根据权利要求1所述的用于集成电路的双密封环，其中，所述第一密封环和所述第二密封环是八边形。
7.根据权利要求6所述的用于集成电路的双密封环，其中，所述第一密封环和所述第二密封环具有圆角。
8.根据权利要求1所述的用于集成电路的双密封环，其中，所述第一开口和所述第二开口对准。
9.根据权利要求1所述的用于集成电路的双密封环，其中，所述两个连接件之间的距离介于10μm至20μm的范围内。
10.根据权利要求1所述的用于集成电路的双密封环，其中，所述第一密封环和所述第二密封环之间的距离介于10μm至50μm的范围内。
11.一种形成用于集成电路的双密封环的方法，包括：
形成具有第一开口的第一密封环，所述第一密封环围绕所述集成电路；
形成具有第二开口的第二密封环，所述第二密封环围绕所述第一密封环；以及
形成连接所述第一密封环的第一开口和所述第二密封环的第二开口的两个连接件，其中所述第一密封环、所述第二密封环以及所述两个连接件形成导电闭环，并且其中所述第一密封环配置成产生具有与所述第二密封环中的第二电流流向相反的第一电流；
其中，所述第一密封环、所述第二密封环以及所述两个连接件包括导电材料。
12.根据权利要求11所述的形成用于集成电路的双密封环的方法，其中，所述第一密封环、所述第二密封环以及所述两个连接件包括金属。
13.根据权利要求11所述的形成用于集成电路的双密封环的方法，其中，所述第一密封环、所述第二密封环以及所述两个连接件包括至少一层金属层和至少一层通孔层。
14.根据权利要求11所述的形成用于集成电路的双密封环的方法，其中，所述第一密封环和所述第二密封环是矩形。
15.根据权利要求11所述的形成用于集成电路的双密封环的方法，其中，所述第一密封环和所述第二密封环是八边形。
16.一种具有双密封环的集成电路，所述双密封环包括：
第一密封环，具有第一开口，所述第一密封环围绕所述集成电路；
第二密封环，具有与所述第一开口对准的第二开口，所述第二密封环围绕所述第一密封环；以及
两个连接件，连接所述第一密封环的第一开口和所述第二密封环的第二开口；
其中所述第一密封环、所述第二密封环以及所述两个连接件形成导电闭环并且包括导电材料，并且其中所述第一密封环配置成产生具有与所述第二密封环中的第二电流流向相反的第一电流。
17.根据权利要求16所述的具有双密封环的集成电路，其中，所述第一密封环、所述第二密封环以及所述两个连接件包括金属。
18.根据权利要求16所述的具有双密封环的集成电路，其中，所述第一密封环、所述第二密封环以及所述两个连接件包括至少一层金属层和至少一层通孔层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/562,776 US8530997B1 (en) | 2012-07-31 | 2012-07-31 | Double seal ring |
| US13/562,776 | 2012-07-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103579199A CN103579199A (zh) | 2014-02-12 |
| CN103579199B true CN103579199B (zh) | 2017-05-10 |
Family
ID=49084112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210398123.6A Expired - Fee Related CN103579199B (zh) | 2012-07-31 | 2012-10-18 | 双密封环 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8530997B1 (zh) |
| CN (1) | CN103579199B (zh) |
| TW (1) | TWI485832B (zh) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6026322B2 (ja) | 2013-03-12 | 2016-11-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびレイアウト設計システム |
| US20150262902A1 (en) | 2014-03-12 | 2015-09-17 | Invensas Corporation | Integrated circuits protected by substrates with cavities, and methods of manufacture |
| CN105374765B (zh) * | 2014-09-02 | 2018-05-04 | 中芯国际集成电路制造(上海)有限公司 | 一种芯片密封环结构及其制作方法 |
| CN104749806B (zh) * | 2015-04-13 | 2016-03-02 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
| US10366956B2 (en) | 2015-06-10 | 2019-07-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9824985B2 (en) * | 2015-07-16 | 2017-11-21 | Taiwan Semiconductor Manufacturing Co., Ltd | Semiconductor device and semiconductor system |
| US10373865B2 (en) * | 2015-07-24 | 2019-08-06 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device and manufacturing method thereof |
| TWI557844B (zh) * | 2015-08-19 | 2016-11-11 | 矽品精密工業股份有限公司 | 封裝結構及其製法 |
| CN107591373A (zh) * | 2016-07-08 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 保护环结构及其制作方法 |
| TWI668813B (zh) * | 2016-11-02 | 2019-08-11 | 以色列商馬維爾以色列股份有限公司 | 晶片上的密封環 |
| US10002844B1 (en) | 2016-12-21 | 2018-06-19 | Invensas Bonding Technologies, Inc. | Bonded structures |
| JP7030825B2 (ja) | 2017-02-09 | 2022-03-07 | インヴェンサス ボンディング テクノロジーズ インコーポレイテッド | 接合構造物 |
| US10508030B2 (en) | 2017-03-21 | 2019-12-17 | Invensas Bonding Technologies, Inc. | Seal for microelectronic assembly |
| US10446507B2 (en) * | 2017-08-30 | 2019-10-15 | Micron Technology, Inc. | Semiconductor devices and semiconductor dice including electrically conductive interconnects between die rings |
| US10916512B2 (en) * | 2017-12-20 | 2021-02-09 | Skyworks Solutions, Inc. | Capacitor metal guard ring for moisture ingression prevention |
| US11380597B2 (en) | 2017-12-22 | 2022-07-05 | Invensas Bonding Technologies, Inc. | Bonded structures |
| US10923408B2 (en) | 2017-12-22 | 2021-02-16 | Invensas Bonding Technologies, Inc. | Cavity packages |
| US11004757B2 (en) | 2018-05-14 | 2021-05-11 | Invensas Bonding Technologies, Inc. | Bonded structures |
| RU2697458C1 (ru) * | 2018-09-19 | 2019-08-14 | Акционерное общество "Научно-производственный центр "Алмаз-Фазотрон" | Способ изготовления герметичного электронного модуля |
| US11373962B2 (en) | 2020-08-14 | 2022-06-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Advanced seal ring structure and method of making the same |
| US20220130775A1 (en) * | 2020-10-28 | 2022-04-28 | Changxin Memory Technologies, Inc. | Semiconductor device and manufacturing method thereof |
| US11728229B2 (en) | 2021-03-25 | 2023-08-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy patterns in redundant region of double seal ring |
| CN113809019B (zh) * | 2021-09-15 | 2023-11-07 | 长江存储科技有限责任公司 | 半导体器件及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1438696A (zh) * | 2002-02-10 | 2003-08-27 | 台湾积体电路制造股份有限公司 | 应力释放的图案组合结构 |
| CN102171814A (zh) * | 2008-10-03 | 2011-08-31 | 高通股份有限公司 | 具有其中有间隙的双密封环的集成电路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4502173B2 (ja) * | 2003-02-03 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| CN1617312A (zh) * | 2003-11-10 | 2005-05-18 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| JP4636839B2 (ja) * | 2004-09-24 | 2011-02-23 | パナソニック株式会社 | 電子デバイス |
| JP4689244B2 (ja) * | 2004-11-16 | 2011-05-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN100461408C (zh) * | 2005-09-28 | 2009-02-11 | 中芯国际集成电路制造(上海)有限公司 | 带有密封环拐角结构的集成电路器件 |
| JP5167671B2 (ja) * | 2006-10-31 | 2013-03-21 | ソニー株式会社 | 半導体素子 |
| US7893459B2 (en) * | 2007-04-10 | 2011-02-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal ring structures with reduced moisture-induced reliability degradation |
| US8188578B2 (en) * | 2008-05-29 | 2012-05-29 | Mediatek Inc. | Seal ring structure for integrated circuits |
| JP2010153753A (ja) * | 2008-12-26 | 2010-07-08 | Renesas Electronics Corp | 半導体装置 |
| US8749027B2 (en) * | 2009-01-07 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Robust TSV structure |
| US9128123B2 (en) * | 2011-06-03 | 2015-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interposer test structures and methods |
-
2012
- 2012-07-31 US US13/562,776 patent/US8530997B1/en active Active
- 2012-10-18 CN CN201210398123.6A patent/CN103579199B/zh not_active Expired - Fee Related
-
2013
- 2013-06-20 TW TW102121858A patent/TWI485832B/zh not_active IP Right Cessation
- 2013-08-08 US US13/962,262 patent/US9093308B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1438696A (zh) * | 2002-02-10 | 2003-08-27 | 台湾积体电路制造股份有限公司 | 应力释放的图案组合结构 |
| CN102171814A (zh) * | 2008-10-03 | 2011-08-31 | 高通股份有限公司 | 具有其中有间隙的双密封环的集成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9093308B2 (en) | 2015-07-28 |
| US20140035107A1 (en) | 2014-02-06 |
| TWI485832B (zh) | 2015-05-21 |
| US8530997B1 (en) | 2013-09-10 |
| CN103579199A (zh) | 2014-02-12 |
| TW201405752A (zh) | 2014-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103579199B (zh) | 双密封环 | |
| CN104037157B (zh) | 用于集成电路的rf扼流器 | |
| CN205508776U (zh) | 半导体装置 | |
| CN103250248B (zh) | 具有电容功能的用于集成电路的连接结构 | |
| CN102655627B (zh) | Mems扩音器 | |
| US9312068B2 (en) | Coil component and method of manufacturing the same | |
| US10886730B2 (en) | Filter having an ESD protection device | |
| US8988073B2 (en) | Magnetoresistive sensor | |
| CN104253094A (zh) | 半导体封装 | |
| KR970068758A (ko) | 전자부품(electronic componet) | |
| US9905357B2 (en) | Integrated circuit | |
| CN107369673B (zh) | 设置有天线的集成电路封装装置及其制造方法 | |
| CN105390247B (zh) | 层叠线圈部件 | |
| CN107924877A (zh) | 高频模块及其制造方法 | |
| CN102545828A (zh) | 石英振荡器及其制造方法 | |
| KR20150055440A (ko) | 공통 모드 필터 및 그 제조 방법 | |
| CN101800216A (zh) | 具有电磁干扰保护的电子模块 | |
| US10716212B2 (en) | LC device and method of manufacturing LC device | |
| CN103339856B (zh) | 高频模块 | |
| TW201703428A (zh) | 電子零件 | |
| CN103025082B (zh) | 一种印刷电路板的制造方法和一种印刷电路板结构 | |
| US20220130603A1 (en) | Magnetic Device and the Method to Make the Same | |
| CN106653285B (zh) | 螺旋状堆叠式集成变压器和电感 | |
| CN101442048A (zh) | 射频cmos集成电感中的接地环结构 | |
| KR20100078877A (ko) | 반도체 소자 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170510 |