CN103579002A - 鳍式场效应晶体管及其形成方法 - Google Patents

鳍式场效应晶体管及其形成方法 Download PDF

Info

Publication number
CN103579002A
CN103579002A CN201210276076.8A CN201210276076A CN103579002A CN 103579002 A CN103579002 A CN 103579002A CN 201210276076 A CN201210276076 A CN 201210276076A CN 103579002 A CN103579002 A CN 103579002A
Authority
CN
China
Prior art keywords
fin
field effect
semiconductor substrate
sub
formula field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210276076.8A
Other languages
English (en)
Other versions
CN103579002B (zh
Inventor
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210276076.8A priority Critical patent/CN103579002B/zh
Publication of CN103579002A publication Critical patent/CN103579002A/zh
Application granted granted Critical
Publication of CN103579002B publication Critical patent/CN103579002B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

一种鳍式场效应晶体管及其形成方法，其中，鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面覆盖有外延本征层，所述外延本征层表面形成有硬掩膜层，所述硬掩膜层具有暴露出外延本征层的开口；沿所述开口干法刻蚀所述外延本征层形成鳍部，所述鳍部顶部的宽度小于其表面的部分硬掩膜层的宽度，且所述鳍部侧壁与半导体衬底表面的夹角小于90度；通过所述开口向所述鳍部内掺杂离子，使掺杂后的离子主要分布于鳍部的中部，少量离子分布于鳍部的底部。本发明实施例形成的鳍式场效应晶体管的栅极漏电流小，晶体管的性能稳定。

Description

鳍式场效应晶体管及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种鳍式场效应晶体管及其形成方法。
背景技术
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅（gate-last）工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸（CD，Critical Dimension）进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。
鳍式场效应晶体管（Fin FET）是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层（图中未示出）和位于栅介质层上的栅电极（图中未示出）。对于Fin FET，鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。
然而随着工艺节点的进一步减小，现有技术的鳍式场效应晶体管的器件性能存在问题。
更多关于鳍式场效应晶体管的结构及形成方法请参考专利号为“US7868380B2”的美国专利。
发明内容
本发明解决的问题是提供一种性能优越的鳍式场效应晶体管及其形成方法。
为解决上述问题，本发明的实施例提供了一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面覆盖有外延本征层，所述外延本征层表面形成有硬掩膜层，所述硬掩膜层具有暴露出外延本征层的开口；沿所述开口干法刻蚀所述外延本征层形成鳍部，所述鳍部顶部的宽度小于其表面的部分硬掩膜层的宽度，且所述鳍部侧壁与半导体衬底表面的夹角小于90度；通过所述开口向所述鳍部内掺杂离子，使鳍部的顶部为本征层，鳍部的中部和底部具有掺杂离子。
可选地，所述鳍部顶部的宽度为所述鳍部表面的硬掩膜层的宽度的1/3-2/3。
可选地，所述鳍部侧壁与半导体衬底表面的夹角为80度-85度。
可选地，掺杂离子时离子注入的方向于所述硬掩膜层表面垂直。
可选地，所述干法刻蚀所述外延本征层的气体包括：SF6、CF4或CF3。
可选地，刻蚀所述外延本征层的气体还包括HBr和He。
可选地，当刻蚀气体为HBr、SF6和He时，刻蚀所述外延本征层的工艺参数范围为：刻蚀功率为1100瓦-1250瓦，偏置功率为200瓦-220瓦，刻蚀压强为10毫托-20毫托。
可选地，所述外延本征层的厚度为20纳米-30纳米。
可选地，所述半导体衬底的材料为单晶硅，所述外延本征层的材料为单晶硅、锗硅、锗、氮化硅或III-V族化合物。
可选地，所述半导体衬底表面的晶面指数为（100），且所述半导体衬底的晶向为<110>。
可选地，沿所述开口干法刻蚀所述外延本征层，形成鳍部的同时，还包括：形成位于所述鳍部表面的聚合物层；待形成鳍部后，在掺杂离子前，采用过氧化氢和磷酸去除所述鳍部侧壁的聚合物层。
可选地，所述硬掩膜层具有第一开口和多个第二开口，所述第二开口的宽度小于第一开口的宽度。
可选地，沿所述第一开口和第二开口刻蚀所述外延本征层形成鳍部，所述鳍部包括位于所述半导体衬底表面的第一子鳍部，和位于所述第一子鳍部表面的多个第二子鳍部，且所述第一子鳍部与半导体衬底表面的夹角、第二子鳍部的侧壁与半导体衬底表面的夹角小于90度。
可选地，还包括：向鳍部内掺杂离子后，去除所述硬掩膜层；形成位于所述半导体衬底表面的绝缘层。
可选地，所述绝缘层表面低于所述第二子鳍部顶部，但高于所述第一子鳍部表面；或者所述绝缘层表面低于所述第一子鳍部表面；或者与所述第一子鳍部表面齐平。
可选地，还包括：在所述绝缘层表面形成横跨所述鳍部顶部和侧壁的栅介质层；形成覆盖所述栅介质层的栅电极层；形成位于所述栅介质层和栅电极层两侧的鳍部内的源极和漏极。
相应的，本发明的实施例还提供了一种鳍式场效应晶体管，包括：
半导体衬底；位于所述半导体衬底表面的鳍部，所述鳍部侧壁与所述半导体衬底表面的夹角小于90度；所述鳍部的顶部为本征层，鳍部的中部和底部具有掺杂离子。
可选地，所述鳍部侧壁与半导体衬底表面的夹角为80度-85度。
可选地，所述鳍部的高度为20纳米-30纳米。
可选地，所述半导体衬底的材料为单晶硅，所述鳍部的材料为单晶硅、锗硅、锗、氮化硅或III-V族化合物。
可选地，所述半导体衬底表面的晶面指数为（100），且所述半导体衬底的晶向为<110>。
可选地，所述鳍部包括位于所述半导体衬底表面的第一子鳍部，和位于所述第一子鳍部表面的多个第二子鳍部，所述第一子鳍部的侧壁与半导体衬底表面的夹角、所述第二子鳍部的侧壁与半导体衬底表面的夹角为80度-85度。
可选地，还包括：位于所述半导体衬底表面的绝缘层，所述绝缘层表面低于所述第二子鳍部顶部，但高于所述第一子鳍部表面；或者所述绝缘层表面与所述第一子鳍部表面齐平；或者所述绝缘层表面低于所述第一子鳍部表面。
可选地，还包括：位于所述绝缘层表面、且横跨所述鳍部的顶部和侧壁的栅介质层；覆盖所述栅介质层的栅电极层；位于所述栅介质层和栅电极层两侧的鳍部内的源极和漏极。
与现有技术相比，本发明的技术方案具有以下优点：
由于形成的鳍部顶部的宽度小于其表面的部分硬掩膜层的宽度，且鳍部侧壁与半导体衬底表面的夹角小于90度，掺杂离子时离子受所述部分硬掩膜层的遮挡，不会掺杂到鳍部顶部，所述鳍部的顶部仍然为本征层，形成的鳍式场效应晶体管的栅极漏电流小，晶体管的性能稳定。而所述鳍部的中部和底部具有掺杂离子，以提高晶体管沟道区的载流子迁移率。
进一步的，掺杂离子时离子注入的方向与所述硬掩膜层表面垂直，位于鳍部顶部的部分硬掩膜层能够更有效的遮挡掺杂的离子，鳍部的顶部不具有掺杂的离子的部分厚度更大，即本征层的厚度更大，鳍式场效应晶体管的栅极漏电流更小，晶体管的性能更稳定。
进一步的，干法刻蚀形成的鳍部侧壁与半导体衬底之间的夹角为80度-85度，鳍部侧壁较为光滑，无需再采用湿法刻蚀对鳍部侧壁进行光滑处理。不仅节省了工艺步骤，而且，避免了两次刻蚀工艺尤其是湿法刻蚀鳍部侧壁的同时，对半导体衬底的晶格造成损坏。形成的鳍式场效应晶体管的性能优越。
更进一步的，所述鳍部包括位于所述半导体衬底表面的第一子鳍部，和位于所述第一子鳍部表面的多个第二子鳍部，利于后续形成栅极宽度大于等于多个第二子鳍部侧壁和顶部长度总和的鳍式场效应晶体管，鳍式场效应晶体管的栅极宽度大，更利于形成性能稳定的鳍式场效应晶体管。
鳍式场效应晶体管中，鳍部的顶部为本征层，不具有掺杂离子，鳍式场效应晶体管的栅极漏电流小；而鳍部中部和底部具有掺杂离子，提高了鳍式场效应晶体管的沟道区的载流子迁移率，晶体管的性能稳定。
鳍式场效应管的鳍部包括位于所述半导体衬底表面的第一子鳍部，和位于所述第一子鳍部表面的多个第二子鳍部，鳍式场效应管的栅极宽度大于等于第二子鳍部侧壁的长度总和，增加了鳍式场效应管的栅极宽度，进一步提高了鳍式场效应晶体管的性能。
附图说明
图1是现有技术的鳍式场效应晶体管的立体结构示意图；
图2是现有技术的鳍式场效应晶体管的鳍部内掺杂离子的浓度分布示意图；
图3-图9是本发明实施例的鳍式场效应晶体管的形成过程的剖面结构示意图；
图10是本发明实施例的鳍式场效应晶体管的鳍部内掺杂离子的浓度分布示意图。
具体实施方式
正如背景技术所述，现有技术的鳍式场效应晶体管的性能不稳定。
经过研究发现，经过研究，发明人发现，影响鳍式场效应晶体管的性能稳定性的原因有多个，其中一个原因是：现有技术在半导体衬底表面形成鳍部14（如图1所示）后，由所述鳍部14的顶部表面向鳍部14内部进行掺杂离子，以提高鳍式场效应晶体管的沟道区载流子迁移率时，如图2中所示，图2中X轴代表鳍部14内的掺杂离子的浓度，Y轴代表鳍部14内任一点到鳍部14顶部的距离，理想掺杂情况下，希望掺杂后的离子浓度在鳍部14内的分布情况如曲线100所示，掺杂离子集中在鳍部14的中段部位，而鳍部14两端的离子浓度较少，且分布均匀；然而，实际掺杂后的离子浓度在鳍部14内的分布情况如曲线110所示，所述鳍部14的中段部位的离子浓度最高，并且鳍部14内的离子浓度由中段部位向两端逐渐减小（doping tail），所述鳍部14顶部也会不可避免的存在较多的掺杂离子，采用所述顶部具有较多掺杂离子的鳍部14形成的鳍式场效应晶体管，其栅极漏电流增加，鳍式场效应管的性能不稳定。
另外，发明人发现，现有技术为提高鳍式场效应晶体管的沟道区的载流子迁移率，通常选择晶面为（110）的半导体衬底，后续刻蚀半导体衬底形成剖面形状为矩形的鳍部。形成所述矩形的鳍部的工艺过程包括：首先干法刻蚀半导体衬底形成侧壁粗糙的鳍部；然后，采用湿法刻蚀工艺对所述鳍部的侧壁（相当于继续刻蚀外延本征层）进行处理，最终形成具有光滑侧壁的鳍部。然而，上述方法形成鳍部的过程中采用了两次刻蚀工艺，尤其是湿法刻蚀鳍部侧壁时，极易造成半导体衬底的晶格损伤，影响鳍式场效应晶体管的沟道区的载流子迁移率，导致形成的鳍式场效应晶体管的性能降低。
经过进一步研究，发明人发现，如果以硬掩膜层为掩膜，刻蚀外延本征层形成的鳍部顶部宽度小于其表面的部分硬掩膜层的宽度，且所述鳍部侧壁与半导体衬底表面的夹角小于90度，尤其是在82度时（约晶面指数为（551）的晶面）时，鳍部侧壁光滑。一方面，后续掺杂离子时所述鳍部顶部由于受硬掩膜层的遮挡，不会具有掺杂离子，掺杂离子主要分布于鳍部的中部，少部分掺杂离子则分布于鳍部的底部，减小了栅极漏电流；另一方面，当干法刻蚀外延本征层形成的鳍部，所述鳍部侧壁与半导体衬底表面的夹角小于90度时，所述鳍部的侧壁较为光滑，无需再对其侧壁进行湿法刻蚀工艺，半导体衬底的晶格损伤较小，鳍式场效应晶体管的沟道区的载流子迁移率高，形成的鳍式场效应晶体管的性能优越。
更进一步的，发明人提供了一种鳍式场效应晶体管及其形成方法，不仅形成的鳍式场效应晶体管的性能优越，而且节省了工艺步骤。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
具体的，请参考图3-图10，图3-图9示出了本发明实施例的鳍式场效应晶体管的形成过程的剖面结构示意图，图10示出了本发明实施例的鳍部内掺杂离子的浓度分布示意图。
请参考图3，提供半导体衬底200，所述半导体衬底200表面覆盖有外延本征层201，所述外延本征层201表面形成有硬掩膜层203，所述硬掩膜层203具有暴露出外延本征层201的第一开口205和第二开口207。
所述半导体衬底200用于为后续工艺提供工作平台。所述半导体衬底200为半导体材料。考虑到提高后续鳍式场效应晶体管的沟道区的载流子迁移率，所述半导体衬底200表面的晶面指数为（100），且所述半导体衬底200的晶向为<110>。
在本发明的实施例中，所述半导体衬底200的材料为单晶硅，且其晶向为<110>，所述单晶硅表面的晶面指数为（100），利于后续形成沟道区的载流子迁移率的鳍式场效应晶体管。
所述外延本征层201用于后续形成鳍部。所述外延本征层201的材料为单晶硅、锗硅、锗、氮化硅、碳化硅或III-V族化合物。发明人发现，在选择外延本征层201的材料时，若选择相同刻蚀工艺条件下，外延本征层201的刻蚀速率大于半导体衬底200的刻蚀速率的材料，那么后续刻蚀外延本征层201的过程中，当刻蚀到半导体衬底200时则会自动停止，有助于节省工艺步骤。进一步的，由于相同刻蚀工艺条件下，单晶锗硅（SiGe）、锗（Ge）、碳化硅（SiC）或III-V族化合物（例如镓化砷（GaAs）等）的刻蚀速率均大于单晶硅的刻蚀速率。因此，在半导体衬底200的材料为单晶硅的情况下，所述外延本征层201的材料优选为单晶锗硅、锗、碳化硅或III-V族化合物。在本发明的实施例中，所述外延本征层201的材料为单晶锗硅。
为使后续由所述外延本征层201形成的鳍部质量好，不易断裂，所述外延本征层201的厚度为20纳米-30纳米。在本发明的实施例中，所述外延本征层201的厚度为30纳米。
所述硬掩膜层203的材料为氮化硅，所述硬掩膜层203内具有暴露出外延本征层201的开口，用于后续作为刻蚀外延本征层201形成鳍部时的掩膜。在本发明的实施例中，由于后续形成多个相互分离的鳍部，且每一所述鳍部由位于所述半导体衬底200表面的第一子鳍部，和位于所述第一子鳍部表面的多个第二子鳍部构成，所述硬掩膜层203内具有不同宽度的第一开口205和第二开口207，所述第二开口207的宽度小于所述第一开口205的宽度。
本发明的实施例中，第一开口205的宽度大于9纳米，例如15纳米，用于定义出相邻鳍部间的区域，第二开口207的宽度小于9纳米，例如5纳米，用于定义出相邻子鳍部间的区域。
由于所述硬掩膜层203的形成工艺已为本领域技术人员所熟知，在此不再赘述。
需要说明的是，在本发明的其他实施例中，所述硬掩膜层203内的第一开口205和第二开口207的宽度还可以为其他大小，只要沿第一开口205刻蚀外延本征层201时形成的鳍部相互分立（即相邻的第一子鳍部相互分立），沿第二开口207刻蚀外延本征层201时形成的第二子鳍部的高度小于外延本征层201的厚度即可。
需要说明的是，本发明的技术方案中，所述宽度指的是平行于半导体衬底表面方向的尺寸。
请参考图4，以所述硬掩膜层203为掩膜，刻蚀所述外延本征层201（如图3所示）形成鳍部209和位于所述鳍部209表面的聚合物层211，所述鳍部209顶部的宽度小于其表面的部分硬掩膜层203a的宽度，且所述鳍部209侧壁与半导体衬底200表面的夹角小于90度。
刻蚀所述外延本征层201形成鳍部209的工艺为干法刻蚀工艺。所述干法刻蚀工艺采用的气体包括：SF6、CF4或CF3。为加快刻蚀速率，刻蚀所述外延本征层201的气体还包括HBr和He。在本发明的实施例中，所述干法刻蚀采用的刻蚀气体为HBr、SF6和He。
考虑到后续会沿硬掩膜层203的开口向所述鳍部209内掺杂离子，为使掺杂离子不分布在鳍部209顶部。所述鳍部209顶部的宽度小于其表面的硬掩膜层203a的宽度，且所述鳍部209侧壁与所述半导体衬底200表面的夹角小于90度。较佳的，所述鳍部209顶部的宽度为所述鳍部209表面的硬掩膜层203a的宽度的1/3-2/3，所述鳍部209顶部不具有掺杂离子部分的厚度大。并且，为避免半导体衬底200表面的晶格损伤，所述鳍部209侧壁与半导体衬底200表面间的夹角为80度-85度。
经过反复研究，本发明的实施例中，当所述刻蚀气体为HBr、SF6和He时，干法刻蚀所述外延本征层201形成鳍部209的工艺参数范围为：刻蚀功率为1100瓦-1250瓦，偏置功率为200瓦-220瓦，刻蚀压强为10毫托-20毫托。此参数范围内，形成的鳍部209顶部的宽度为其表面的部分硬掩膜层203a的宽度的1/3-2/3，且所述鳍部209侧壁与半导体衬底200表面间的夹角为80度-85度，较佳的，为82度，不仅利于形成栅极漏电流小的鳍式场效应晶体管。而且，形成的鳍部209侧壁表面光滑，无需额外进行湿法刻蚀的步骤，有效节省了工艺。
并且，由于在上述刻蚀工艺条件下，外延本征层201的刻蚀速率大于半导体衬底200的刻蚀速率，刻蚀外延本征层201形成鳍部209a的过程中，当刻蚀到半导体衬底200时，刻蚀速率明显变小，半导体衬底200相当于干法刻蚀工艺的刻蚀停止层，本领域技术人员可以有效停止刻蚀工艺，而不会继续刻蚀半导体衬底200。
为增加形成的鳍式场效应晶体管的栅极宽度（gate width），所述鳍部209包括形成于所述半导体衬底200表面的第一子鳍部209a，和形成于所述第一子鳍部209a表面的多个第二子鳍部209b，后续鳍式场效应晶体管的栅极宽度大于等于多个第一子鳍部209a的侧壁长度之和。
请参考图5，图5为图4在处的放大示意图（为绘图方便，图5中未示出覆盖于第二子鳍部209b侧壁的聚合物层211）。为使后续掺杂的离子不分布在第二子鳍部209b的顶部，在本发明的实施例中，所述第二子鳍部209b顶部的宽度W1小于第二子鳍部209b表面的部分硬掩膜层203a的宽度W2。优选的，所述第二子鳍部209b的宽度W1为所述部分硬掩膜203a的宽度W2的1/3-2/3。后续所述第二子鳍部209b顶部不具有掺杂离子部分的厚度大。
请继续参考图4，本发明的实施例中，形成多个分立的鳍部209的工艺步骤与刻蚀每一鳍部209形成第一子鳍部209a和第二子鳍部209b的工艺步骤同时进行，有效节省了工艺步骤。形成第一子鳍部209a和第二子鳍部209b与形成鳍部209的工艺参数相同，干法刻蚀后，第一子鳍部209a的侧壁与半导体衬底200表面、所述第二子鳍部209b的侧壁与半导体衬底200表面的夹角均为80度-85度，较佳的，为82度。由于本发明实施例形成的第一子鳍部209a和第二子鳍部209b的侧壁光滑，无需额外对第一子鳍部209a和第二子鳍部209b的侧壁进行湿法刻蚀。
需要说明的是，沿所述开口干法刻蚀所述外延本征层201，形成鳍部209的同时，还包括：形成位于所述鳍部209表面的聚合物层211。所述聚合物层211为刻蚀外延本征层201形成子鳍部209a的过程中，所述刻蚀气体中的成分（主要是碳或硫）与外延本征层的材料发生反应后形成的聚合物（polyma）。
本发明的实施例中，所述聚合物层211覆盖所述第一子鳍部209a和第二子鳍部209b表面。在刻蚀外延本征层201形成第二子鳍部209b的过程中，聚合物逐渐在第二子鳍部209b的侧壁聚集，以阻碍本发明实施例中干法刻蚀的进行，当第二子鳍部209b的整个侧壁都被聚合物覆盖时，干法刻蚀过程自动停止。本发明的实施例中，形成第二子鳍部209b时也无需额外形成刻蚀阻挡层，节省了工艺步骤。
需要说明的是，由于聚合物首先沉积在鳍部209的侧壁，而未聚集在底部，本领域技术人员知道通过调整外延本征层201的厚度、第一开口205的宽度尺寸以及鳍部209的侧壁与半导体衬底200表面的夹角，形成多个分立的鳍部209。
请参考图6，通过所述硬掩膜层203的第一开口205和第二开口207，向所述鳍部209内掺杂离子220，使鳍部209的顶部为本征层，鳍部209的中部和底部具有掺杂离子。
本发明的实施例中，掺杂离子前，还包括：采用过氧化氢（H2O2）和磷酸（H3PO4）去除所述鳍部209侧壁的聚合物层211（请参考图4），以利于将离子掺杂入鳍部209的中部和底部。
如前文所述，考虑到鳍部209顶部存在较多的掺杂离子时，鳍式场效应晶体管的栅极漏电流增加，鳍式场效应管的性能不稳定。本发明的实施例中，为避免所述鳍部209顶部存在较多掺杂的离子，除了将第二子鳍部209b顶部的宽度设置为小于其表面的部分硬掩膜层203a的宽度外，还可以对掺杂离子220时离子注入的方向进行限定。例如，本发明的实施例中，掺杂离子220时离子注入的方向与硬掩膜层203表面垂直。
请结合参考图6和10，图10为本发明的实施例中鳍部209内部掺杂离子的分布示意图。其中，X1轴代表鳍部209内的掺杂离子的浓度，Y1轴代表鳍部内任一点到鳍部209顶部的距离，曲线300代表了鳍部209内各点的离子浓度分布。通过图10可知，本发明的实施例中，掺杂的离子主要分布于鳍部209的中部，还有少量的离子分布于鳍部209的底部，而不易进入鳍部209顶部（第二子鳍部209b顶部），即鳍部209的顶部为本征层。后续形成的鳍式场效应晶体管的栅极漏电流小，性能稳定。
请参考图7，待掺杂离子的工艺结束后，去除所述硬掩膜层203（如图6所示）。
由于去除所述硬掩膜层203的工艺已为本领域技术人员所熟知，在此不再赘述。
请参考图8，在本发明的一个实例中，去除所述硬掩膜层203后，形成位于所述半导体衬底200表面的绝缘层213a，所述绝缘层213a表面高于所述第一子鳍部209a表面，低于所述第二子鳍部209b表面。随后，在所述绝缘层213a表面形成横跨所述第二子鳍部209b的侧壁和顶部的栅介质层215a；形成覆盖所述栅介质层215a表面的栅电极层217a；形成位于所述栅电极层217a、栅介质层215a两侧的源极（未图示）和漏极（未图示）。该实例中每个第二子鳍部209b均对应于一个鳍式场效应晶体管，其栅极宽度为暴露于绝缘层213a表面的单个第二子鳍部209b的侧壁和顶部长度之和。
请参考图9，在本发明的另一个实例中，去除所述硬掩膜层203（如图6所示）后，形成位于所述半导体衬底200表面的绝缘层213b，所述绝缘层213b表面与所述第一子鳍部209a表面齐平，或低于所述第一子鳍部209a表面。随后，在所述绝缘层213b表面形成横跨所述第二子鳍部209b的侧壁和顶部的栅介质层215b；形成覆盖所述栅介质层215b表面的栅电极层217b；形成位于所述栅电极层217b、栅介质层215b两侧的源极（未图示）和漏极（未图示）。图9的实例中每一鳍部209对应于一个鳍式场效应晶体管，所述鳍式场效应晶体管的栅极宽度大于等于每一鳍部209内的多个第二子鳍部209b的侧壁和顶部长度之和，所述鳍式场效应晶体管的栅极宽度大，鳍式场效应晶体管的性能好。
上述两个实例，通过形成不同厚度的绝缘层，则可以得到栅极宽度不同的鳍式场效应管，为本领域技术人员提供了更多的选择。
需要说明的是，在本发明的其他实施例中，也可以先形成绝缘层213a或213b，然后再去除硬掩膜层203，在此不再赘述。
上述步骤完成之后，本发明实施例的鳍式场效应晶体管的制作完成。由于第二子鳍部顶部的宽度小于位于其表面的部分硬掩膜层的宽度，后续掺杂离子时，离子主要分布于第二子鳍部的中部，少部分离子分布于第二子鳍部和第一子鳍部的底部。而第二子鳍部顶部由于有硬掩膜层的遮挡，掺杂离子不会分布在第二子鳍部的顶部。所述顶部不具有掺杂离子的鳍式场效应晶体管的栅极漏电流小，性能稳定。并且，本发明实施例形成的鳍式场效应晶体管的栅极宽度大，形成工艺简单。
请继续参考图7，相应的，发明人还提供了一种鳍式场效应晶体管，包括：
半导体衬底200；
位于所述半导体衬底200表面的鳍部209，所述鳍部209侧壁与所述半导体衬底200表面的夹角小于90度；
所述鳍部209的顶部为本征层，鳍部209的中部和底部具有掺杂离子。
其中，所述半导体衬底200为半导体材料。考虑到提高后续鳍式场效应晶体管的沟道区的载流子迁移率，所述半导体衬底200表面的晶面指数为（100），且所述半导体衬底200的晶向为<110>。
在本发明的实施例中，所述半导体衬底200的材料为单晶硅，且其晶向为<110>，所述单晶硅表面的晶面指数为（100），利于后续形成沟道区的载流子迁移率的鳍式场效应晶体管。
所述鳍部209的材料为单晶硅、锗硅、锗、氮化硅、碳化硅或III-V族化合物；所述鳍部209的高度为20纳米-30纳米；所述鳍部209的侧壁与半导体衬底200表面的夹角小于90度，例如为80度-85度；所述鳍部209为多个，且相互分立。
在本发明的实施例中，所述鳍部209包括位于所述半导体衬底200表面的第一子鳍部209a，和位于所述第一子鳍部209a表面的多个第二子鳍部209b，利于形成栅极宽度大的鳍式场效应晶体管。所述第一子鳍部209a的侧壁与半导体衬底200表面的夹角、第二子鳍部209b的侧壁与半导体衬底200表面的夹角为80度-85度，较佳的，为82度，所述第一子鳍部209a和第二子鳍部209b的侧壁光滑。所述鳍部209的材料为单晶锗硅，所述鳍部209的高度为30纳米。
所述鳍部209内掺杂有离子，为获得较小的栅极漏电流，掺杂的所述离子主要分布于鳍部209的中部，少部分离子分布于鳍部209的底部，而所述鳍部209的顶部几乎不具有离子，为本征层。
请参考图10，图10示出了本发明的实施例中鳍部209内掺杂离子的浓度分布示意图。由图10可知，掺杂的离子主要分布于第二子鳍部209b的中部，少部分离子分布于第二子鳍部209b的底部和第一子鳍部209a内，鳍式场效应晶体管的栅极漏电流小。更多关于离子分布的描述请参考前文鳍式场效应晶体管的形成方法中的相关描述，在此不再赘述。
需要说明的是，本发明的实施例中，所述鳍式场效应晶体管还包括：位于所述半导体衬底表面的绝缘层，用于隔离相邻的鳍部。
请继续参考图8，图8中绝缘层213a表面高于所述第一子鳍部209a表面，低于所述第二子鳍部209b表面。图8中鳍式场效应晶体管还包括：位于所述绝缘层213a表面、且横跨所述第二子鳍部209b的侧壁和顶部的栅介质层215a；覆盖所述栅介质层215a表面的栅电极层217a；位于所述栅电极层217a、栅介质层215a两侧的源极（未图示）和漏极（未图示）。该实例中每个第二子鳍部209b均对应于一个鳍式场效应晶体管，其栅极宽度为暴露于绝缘层213a表面的单个第二子鳍部209b的侧壁和顶部长度之和。
请继续参考图9，在本发明的另一个实例中，所述绝缘层213b表面与所述第一子鳍部209a表面齐平，或低于所述第一子鳍部209a表面。图9中鳍式场效应晶体管还包括：位于所述绝缘层213b表面、且横跨所述第二子鳍部209b的侧壁和顶部的栅介质层215b；覆盖所述栅介质层215b表面的栅电极层217b；位于所述栅电极层217b、栅介质层215b两侧的源极（未图示）和漏极（未图示）。图9的实例中每一鳍部209对应于一个鳍式场效应晶体管，所述鳍式场效应晶体管的栅极宽度大于等于每一鳍部209内的多个第二子鳍部209b的侧壁和顶部长度之和，所述鳍式场效应晶体管的栅极宽度大，鳍式场效应晶体管的性能好。
上述两个实例，绝缘层的厚度不同，鳍式场效应管的栅极宽度不同，为本领域技术人员提供了更多的选择。
需要说明的是，所述鳍式场效应晶体管还包括：覆盖所述第一子鳍部和第二子鳍部侧壁的聚合物层211（请参考图4）。所述聚合物层211由干法刻蚀气体与外延本征层201反应的产物，主要为包含碳或硫的聚合物，所述聚合物难以被干法刻蚀去除。因此，所述聚合物层211有助于使干法刻蚀外延本征层的过程自动停止。
本发明实施例中，掺杂的离子主要分布于第二子鳍部的中部，少量离子分布于第二子鳍部的底部和第一子鳍部内，鳍式场效应晶体管的栅极漏电流小，晶体管的性能稳定。而且，鳍式场效应晶体管内具有多个第二子鳍部，鳍式场效应晶体管的栅极宽度大于等于多个第二子鳍部的侧壁和顶部长度之和，栅极宽度增加，进一步提高了鳍式场效应晶体管的性能。
综上，由于形成的鳍部顶部的宽度小于其表面的部分硬掩膜层的宽度，且鳍部侧壁与半导体衬底表面的夹角小于90度，掺杂离子时离子受所述部分硬掩膜层的遮挡，不会掺杂到鳍部顶部，所述鳍部的顶部仍然为本征层，形成的鳍式场效应晶体管的栅极漏电流小，晶体管的性能稳定。而所述鳍部的中部和底部具有掺杂离子，以提高晶体管沟道区的载流子迁移率。
进一步的，掺杂离子时离子注入的方向与所述硬掩膜层表面垂直，位于鳍部顶部的部分硬掩膜层能够更有效的遮挡掺杂的离子，鳍部的顶部不具有掺杂的离子的部分厚度更大，即本征层的厚度更大，鳍式场效应晶体管的栅极漏电流更小，晶体管的性能更稳定。
进一步的，干法刻蚀形成的鳍部侧壁与半导体衬底之间的夹角为80度-85度，鳍部侧壁较为光滑，无需再采用湿法刻蚀对鳍部侧壁进行光滑处理。不仅节省了工艺步骤，而且，避免了两次刻蚀工艺尤其是湿法刻蚀鳍部侧壁的同时，对半导体衬底的晶格造成损坏。形成的鳍式场效应晶体管的性能优越。
更进一步的，所述鳍部包括位于所述半导体衬底表面的第一子鳍部，和位于所述第一子鳍部表面的多个第二子鳍部，利于后续形成栅极宽度大于等于多个第二子鳍部侧壁和顶部长度总和的鳍式场效应晶体管，鳍式场效应晶体管的栅极宽度大，更利于形成性能稳定的鳍式场效应晶体管。
鳍式场效应晶体管中，鳍部的顶部为本征层，不具有掺杂离子，鳍式场效应晶体管的栅极漏电流小；而鳍部中部和底部具有掺杂离子，提高了鳍式场效应晶体管的沟道区的载流子迁移率，晶体管的性能稳定。
鳍式场效应管的鳍部包括位于所述半导体衬底表面的第一子鳍部，和位于所述第一子鳍部表面的多个第二子鳍部，鳍式场效应管的栅极宽度大于等于第二子鳍部侧壁的长度总和，增加了鳍式场效应管的栅极宽度，进一步提高了鳍式场效应晶体管的性能。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (24)

1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面覆盖有外延本征层，所述外延本征层表面形成有硬掩膜层，所述硬掩膜层具有暴露出外延本征层的开口；
沿所述开口干法刻蚀所述外延本征层形成鳍部，所述鳍部顶部的宽度小于其表面的部分硬掩膜层的宽度，且所述鳍部侧壁与半导体衬底表面的夹角小于90度；
通过所述开口向所述鳍部内掺杂离子，使鳍部的顶部为本征层，鳍部的中部和底部具有掺杂离子。
2.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述鳍部顶部的宽度为所述鳍部表面的部分硬掩膜层的宽度的1/3-2/3。
3.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述鳍部侧壁与半导体衬底表面的夹角为80度-85度。
4.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，掺杂离子时离子注入的方向与所述硬掩膜层表面垂直。
5.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述干法刻蚀所述外延本征层的气体包括：SF6、CF4或CF3。
6.如权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，刻蚀所述外延本征层的气体还包括HBr和He。
7.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，当刻蚀气体为HBr、SF6和He时，刻蚀所述外延本征层的工艺参数范围为：刻蚀功率为1100瓦-1250瓦，偏置功率为200瓦-220瓦，刻蚀压强为10毫托-20毫托。
8.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述外延本征层的厚度为20纳米-30纳米。
9.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述半导体衬底的材料为单晶硅，所述外延本征层的材料为单晶硅、锗硅、锗、氮化硅或III-V族化合物。
10.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述半导体衬底表面的晶面指数为（100），且所述半导体衬底的晶向为<110>。
11.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，沿所述开口干法刻蚀所述外延本征层，形成鳍部的同时，还包括：形成位于所述鳍部表面的聚合物层；待形成鳍部后，在掺杂离子前，采用过氧化氢和磷酸去除所述鳍部侧壁的聚合物层。
12.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述硬掩膜层具有第一开口和多个第二开口，所述第二开口的宽度小于第一开口的宽度。
13.如权利要求12所述的鳍式场效应晶体管的形成方法，其特征在于，沿所述第一开口和第二开口刻蚀所述外延本征层形成鳍部，所述鳍部包括位于所述半导体衬底表面的第一子鳍部，和位于所述第一子鳍部表面的多个第二子鳍部，且所述第一子鳍部与半导体衬底表面的夹角、第二子鳍部的侧壁与半导体衬底表面的夹角小于90度。
14.如权利要求13所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：向鳍部内掺杂离子后，去除所述硬掩膜层；形成位于所述半导体衬底表面的绝缘层。
15.如权利要求14所述的鳍式场效应晶体管的形成方法，其特征在于，所述绝缘层表面低于所述第二子鳍部顶部，但高于所述第一子鳍部表面；或者所述绝缘层表面低于所述第一子鳍部表面；或者与所述第一子鳍部表面齐平。
16.如权利要求14所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：在所述绝缘层表面形成横跨所述鳍部顶部和侧壁的栅介质层；形成覆盖所述栅介质层的栅电极层；形成位于所述栅介质层和栅电极层两侧的鳍部内的源极和漏极。
17.一种鳍式场效应晶体管，其特征在于，包括：
半导体衬底；
位于所述半导体衬底表面的鳍部，所述鳍部侧壁与所述半导体衬底表面的夹角小于90度；
所述鳍部的顶部为本征层，鳍部的中部和底部具有掺杂离子。
18.如权利要求17所述的鳍式场效应晶体管，其特征在于，所述鳍部侧壁与半导体衬底表面的夹角为80度-85度。
19.如权利要求17所述的鳍式场效应晶体管，其特征在于，所述鳍部的高度为20纳米-30纳米。
20.如权利要求17所述的鳍式场效应晶体管，其特征在于，所述半导体衬底的材料为单晶硅，所述鳍部的材料为单晶硅、锗硅、锗、氮化硅或III-V族化合物。
21.如权利要求17所述的鳍式场效应晶体管，其特征在于，所述半导体衬底表面的晶面指数为（100），且所述半导体衬底的晶向为<110>。
22.如权利要求17所述的鳍式场效应晶体管，其特征在于，所述鳍部包括位于所述半导体衬底表面的第一子鳍部，和位于所述第一子鳍部表面的多个第二子鳍部，所述第一子鳍部的侧壁与半导体衬底表面的夹角、所述第二子鳍部的侧壁与半导体衬底表面的夹角为80度-85度。
23.如权利要求22所述的鳍式场效应晶体管，其特征在于，还包括：位于所述半导体衬底表面的绝缘层，所述绝缘层表面低于所述第二子鳍部顶部，但高于所述第一子鳍部表面；或者所述绝缘层表面与所述第一子鳍部表面齐平；或者所述绝缘层表面低于所述第一子鳍部表面。
24.如权利要求23所述的鳍式场效应晶体管，其特征在于，还包括：位于所述绝缘层表面、且横跨所述鳍部的顶部和侧壁的栅介质层；覆盖所述栅介质层的栅电极层；位于所述栅介质层和栅电极层两侧的鳍部内的源极和漏极。
CN201210276076.8A 2012-08-03 2012-08-03 鳍式场效应晶体管及其形成方法 Active CN103579002B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210276076.8A CN103579002B (zh) 2012-08-03 2012-08-03 鳍式场效应晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210276076.8A CN103579002B (zh) 2012-08-03 2012-08-03 鳍式场效应晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN103579002A true CN103579002A (zh) 2014-02-12
CN103579002B CN103579002B (zh) 2016-08-31

Family

ID=50050511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210276076.8A Active CN103579002B (zh) 2012-08-03 2012-08-03 鳍式场效应晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN103579002B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990239A (zh) * 2015-02-06 2016-10-05 联华电子股份有限公司 半导体元件及其制作方法
WO2019014957A1 (en) * 2017-07-18 2019-01-24 Hong Kong Applied Science and Technology Research Institute Company Limited FIELD FIELD EFFECT TRANSISTOR

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7391068B2 (en) * 2005-06-23 2008-06-24 Kabushiki Kaisha Toshiba Semiconductor device
CN101558497A (zh) * 2006-12-15 2009-10-14 Nxp股份有限公司 晶体管器件和制造这一晶体管器件的方法
CN101604628A (zh) * 2008-06-11 2009-12-16 美格纳半导体有限会社 形成半导体器件的栅极的方法
JP2010034467A (ja) * 2008-07-31 2010-02-12 Renesas Technology Corp 半導体装置の製造方法
US20110068401A1 (en) * 2009-09-24 2011-03-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US20120132958A1 (en) * 2010-11-29 2012-05-31 Fabio Alessio Marino High performance transistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7391068B2 (en) * 2005-06-23 2008-06-24 Kabushiki Kaisha Toshiba Semiconductor device
CN101558497A (zh) * 2006-12-15 2009-10-14 Nxp股份有限公司 晶体管器件和制造这一晶体管器件的方法
CN101604628A (zh) * 2008-06-11 2009-12-16 美格纳半导体有限会社 形成半导体器件的栅极的方法
JP2010034467A (ja) * 2008-07-31 2010-02-12 Renesas Technology Corp 半導体装置の製造方法
US20110068401A1 (en) * 2009-09-24 2011-03-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US20120132958A1 (en) * 2010-11-29 2012-05-31 Fabio Alessio Marino High performance transistor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990239A (zh) * 2015-02-06 2016-10-05 联华电子股份有限公司 半导体元件及其制作方法
US10692777B2 (en) 2015-02-06 2020-06-23 United Microelectronics Corp. Semiconductor device
US11387148B2 (en) 2015-02-06 2022-07-12 United Microelectronics Corp. Semiconductor device
WO2019014957A1 (en) * 2017-07-18 2019-01-24 Hong Kong Applied Science and Technology Research Institute Company Limited FIELD FIELD EFFECT TRANSISTOR
US10510743B2 (en) 2017-07-18 2019-12-17 Hong Kong Applied Science and Technology Research Institute Company, Limited Step fin field-effect-transistor (FinFET) with slim top of fin and thick bottom of fin for electro-static-discharge (ESD) or electrical over-stress (EOS) protection

Also Published As

Publication number Publication date
CN103579002B (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
US10510853B2 (en) FinFET with two fins on STI
US10699941B2 (en) MOSFETs with channels on nothing and methods for forming the same
US9093354B1 (en) Three-dimensional quantum well transistor
CN102446972B (zh) 具有带凹口的鳍片结构的晶体管及其制造方法
US20150214318A1 (en) Aligned gate-all-around structure
CN103137686B (zh) 半导体器件及其制造方法
KR20160072823A (ko) 소스/드레인 연장 영역들을 포함하는 집적 회로 소자들 및 이를 형성하는 방법들
CN103187439B (zh) 半导体结构及其形成方法、cmos及其形成方法
CN103426765A (zh) 半导体器件的形成方法、鳍式场效应管的形成方法
US9087859B2 (en) FinFET with enhanced embedded stressor
CN103579001B (zh) 鳍式场效应晶体管及其形成方法
KR20150126310A (ko) 핀 전계 효과 트랜지스터 형성 방법 및 집적 회로 소자
CN115579290B (zh) 一种p-GaN增强型器件制备方法
TWI682548B (zh) 半導體裝置及半導體裝置的製造方法
CN103579002A (zh) 鳍式场效应晶体管及其形成方法
CN103123899B (zh) FinFET器件制造方法
CN106920748B (zh) 鳍式场效应晶体管及其形成方法
CN113838934A (zh) 半导体结构及其形成方法
CN108369954B (zh) 隧穿场效应晶体管及其制作方法
CN110854195B (zh) 半导体结构及其形成方法
US20230369328A1 (en) Semiconductor structure and method for forming same
CN107431088B (zh) 隧穿晶体管及隧穿晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant