CN103578537A - 存取非易失性存储器的方法 - Google Patents

存取非易失性存储器的方法 Download PDF

Info

Publication number
CN103578537A
CN103578537A CN201210370772.5A CN201210370772A CN103578537A CN 103578537 A CN103578537 A CN 103578537A CN 201210370772 A CN201210370772 A CN 201210370772A CN 103578537 A CN103578537 A CN 103578537A
Authority
CN
China
Prior art keywords
bit
word line
data
copy
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210370772.5A
Other languages
English (en)
Inventor
刘亦峻
李忠勋
周铭宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skymedi Corp
Original Assignee
Skymedi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skymedi Corp filed Critical Skymedi Corp
Publication of CN103578537A publication Critical patent/CN103578537A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/186—Passive fault masking when reading multiple copies of the same data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

公开一种存取非易失性存储器的方法。数据的初始位以位级进行复制，以产生对应于每个初始位的多个复制位。在对应于不同初始位的复制位之间提供至少一个屏蔽位。将复制位与至少一个屏蔽位烧录到非易失性存储器。根据复制位产生或决定初始位。

Description

存取非易失性存储器的方法
技术领域
本发明涉及一种有关于非易失性存储器的技术，特别是涉及一种避免受到耦合效应及异常行(bad column)问题影响的存取非易失性存储器的方法。
背景技术
快闪存储器为一种非易失性存储器元件，其可以电气方式进行抹除及写入。传统快闪存储器可在每一存储器单元内储存单一位的数据，因而每一存储器单元具有两种可能状态。因此，将此种传统快闪存储器称为单一位单元（single-bit per cell）快闪存储器。现今快闪存储器可在每一存储器单元内储存两位或多位的数据，因而每一存储器单元具有两个以上的可能状态。此种快闪存储器因此称之为多位单元（multi-bit per cell）快闪存储器。
图1示出了与非门（NAND）快闪存储器的示意图，其中与非门（NAND）快闪存储器包括由浮栅存储器单元11所排列组合的阵列(n-by-m)。从字线WL0至字线WLn-1中选取位在列上的浮门存储器单元。位在行上的浮栅存储器单元11耦接漏极至源极，以形成对应耦接至感测放大器的位线BL0至BLm-1。
当存储器储存密度增加和/或更多位储存在单一单元中，则浮栅存储器单元11间的电容耦合也会随之增加。耦合效应可以降低，例如，可通过使用位在存储器控制器中的信号高频滤波元件，或是在快闪存储器中使用非单一快取存储器容错设计(fault-tolerant design)，但其整体所需的费用高且系统设计复杂性高。
快闪存储器一般可能具有一些缺陷位线，也就是位线上有一或多个浮栅存储器单元不能正常工作，因此这些位线通常视作为异常行。异常行问题可以被解决，例如，通过在快闪存储器中使用复制电路(replacement circuit)，以使数据改向到快闪存储器中的保留区域，然而如此将产生高成本的缺点。异常行问题的解决方式也可以是通过存储器控制器，使得当在存取快闪存储器时，跳过缺陷位线。
传统解决异常行问题的方法需要在最初时，将参数储存到快闪存储器中，并且须根据参数可适当初始化以用于快闪存储器的存储器控制器。然而，使用于存储器控制器以解决由于快闪存储器缺陷或不完善所产生的问题的参数，一开始即可能储存在快闪存储器的缺陷区域中。
因此，亟需提出具有高效率及高效益的存取非易失性存储器的新颖方法。
发明内容
鉴于上述情况，本发明的一实施例提供一种避免受到耦合效应及异常行(bad column)问题影响，准确的在非易失性存储器存取数据的方法。
根据本发明的一实施例，以位级复制一数据的初始位，由此产生对应于每一初始位的多个复制位。在对应于不同初始位的复制位之间提供至少一个屏蔽位。将复制位与至少一个屏蔽位烧录至非易失性存储器。之后，根据复制位来产生或决定数据的初始位。
附图说明
图1是示出与非门（NAND）快闪存储器的示意图;
图2是示出存储器系统的功能方框图;
图3是示出保护数据及保护码的数据结构的示例图;
图4A及图4B是根据本发明的第一实施例示出的一种存取非易失性存储器的方法示意图;
图4C是根据本发明的第一实施例示出一种烧录多位单元快闪存储器的方法示意图;
图4D是根据本发明的第一实施例示出在烧录多位单元快闪存储器后的门限电压分布图;
图5A是根据本发明的第二实施例示出一种存取非易失性存储器的方法示意图;
图5B及图5C是根据本发明的第二实施例示出的一种烧录快闪存储器的方法示意图;
图6A至图6D是根据本发明的另一第二实施例示出一种烧录非易失性存储器的方法示意图;
图7A是根据本发明的第三实施例示出一种存取非易失性存储器的方法示意图;
图7B及图7C是根据本发明的第三实施例示出一种烧录非易失性存储器的方法示意图;
图8A及图8B是根据本发明的另一第三实施例示出一种烧录非易失性存储器的方法示意图;
图9A至图9C是根据本发明的第四实施例示出一种烧录非易失性存储器的方法示意图;以及
图10是示出考虑异常行的存取非易失性存储器的方法示意图。
附图标号说明
11：浮栅存储器单元
21：存储器控制器
22：非易失性存储器
具体实施方式
本发明公开一种在非易失性存储器存取数据的方法。而所公开的方法可用于存储器控制器21中，如图2所示，其中存储器控制器21控制在非易失性存储器22(例如：快闪存储器)流出或流入的数据流。在一实施例中，作为初始化非易失性存储器22以使用存储器控制器21的参数，是以一特定方式(其描述记载在后述说明内容中)写入(或烧录)至非易失性存储器22，以使即便参数部分有误，参数也可从非易失性存储器22正确读取。此外，所公开的方法可适用于在非易失性存储器22中储存重要数据或一般数据。在本说明书中，用语”写入(write)”可与用语”烧录(program)”相互交替。虽然以下实施例是以快闪存储器作为示例，但其所公开的方法可广泛适用于非易失性存储器，其中非易失性存储器在电源关闭时仍可保留存储数据。
在本说明书中，用语“数据”可指欲保护的信息(或数据)，并且还可包括至少一个保护码，其用于检测错误和/或确保保护数据完整性的修正。图3图示了一些保护数据及保护码的数据结构示例，例如：纠错码(error-correcting code;ECC)、循环冗余校验(cyclic redundancycheck;CRC)或校验和(checksum)。
第一实施例
图4A是根据本发明的第一实施例所图示的一种存取非易失性存储器(以下简称为“存储器”或“快闪存储器”)的方法示意图。在本实施例中，数据的初始位(例如：写入存储器的数据)依序以位级复制，以产生复制位。如图4A所示，初始数据包括26位A,B，...Z，其中每一位具有8个初始位，即A=(a0,a1,…a7)、B=(b0,b1,…b7)、…Z=(z0,z1，...z7)。初始位依序在位级复制七次，以分别生成复制位(a00,a01，...a06)、(a10,a11，...a16)、…(b00,b01，...b06)、(b10,b11，...b16)、…(z70,z71,…z76)，其中a00=a01…=a06、a10=a11…=a16等。根据本实施例的一方面，对应于每一初始位的复制位邻接着至少一个(位线)屏蔽位(sb)。在实施例中，屏蔽位最好是不同于复制位，以防止产生耦合效应。实施例中的屏蔽位所烧录的数据，最好其所表示的电压尽可能低。在一实施例中，屏蔽位是以虚拟数据烧录，举例来说，位“1”可表示为存储器单元中的最低电压电平。
所属本领域技术人员可领会到，对应于每一初始位的复制位的数量及屏蔽位的数量，都不局限于图4A所示出的示意数量。举例来说，如图4B所示的优选实施例中，初始位依序在一位级复制八次，并且对应于每一初始位的复制位邻接着八个屏蔽位(sb1,sb2，...sb8)。
关于多位单元(multi-bit per cell)快闪存储器，举例来说，三位单元(3b/cell)快闪存储器中的每一单元可储存三个信息位(例如：最低有效位(LSB)、中间有效位(CSB)及最高有效位(MSB))，而将数据烧录至多位单元快闪存储器的一些方法则如下所述。
在第一种将数据烧录到多位单元快闪存储器的方法中，如图4C所示，复制位(例如：a00,a01，...a06)以及屏蔽位(sb)烧录到字线的全页(例如：LSB、CSB及MSB页)。
在第二种将数据烧录至多位单元快闪存储器的方法中，仅LSB页是以复制位与屏蔽位烧录，至于其他页(例如：CSB页与MSB页)则是以虚拟数据烧录。在一优选实施例中，CSB页与MSB页是以虚拟数据烧录，以使位在LSB页中的数据“0”与“1”的门限电压分布，在实质上可以彼此保持距离。如图4D所示，在以虚拟数据“11”烧录至CSB页及MSB页之后，位在LSB页中的数据“0”与“1”的门限电压分布，则分别位于相距最远的两端(最低电压电平111及最高电压电平110)。
在第三种将数据烧录至多位单元快闪存储器的方法中，多位单元快闪存储器作为单位单元快闪存储器而配置，若快闪存储器支持此类配置架构，将复制位及屏蔽位进行烧录。另外，在第三种方法中，仅用LSB页供复制位及屏蔽位的烧录。
根据上述所公开的第一实施例，屏蔽位用以防止分别对应于相邻初始位(例如：a0与a1)的复制位间的相互干扰。因此，在初始位之后可从快闪存储器正确读取。例如，初始位(a0)可通过读取其中的复制位(a00,a01,a02,a03,a04,a05,a06,a07)予以确认。更好地，初始位(a0)的判定可通过读取复制位的中间一个或多个位(例如：a03和/或a04)。以下实施例提供一些从快闪存储器读取数据的方法。
在从快闪存储器读取数据的第一种方法中，首先确定已烧录的复制位的页位址(page address)，根据该页位址中的复制位，将数据自快闪存储器读取(或撷取)出来。用于烧录复制位的页位址可以是一预定页位址，例如：快闪存储器的第一位址。也或是，页位址可预先设定于存储器控制器中(例如：图2所示之存储器控制器21)，例如：页位址可预先设定在只读存储器(read only memory;ROM)或单次可编程式(one-time programmable;OTP)存储器；或是外部设置，例如：通过存储器控制器21的探针。接着，初始位可根据所对应的复制位通过投票(或采多数)方式予以判定。举例来说，当复制位(a00,a01,a02,a03,a04,a05,a06)中的数值“1”多于数值“0”时，则初始位a0认定为“1”。已认定的初始位可通过相关的保护码予以检测和/或修正错误，从而确定保护数据的完整性。
从快闪存储器读取数据的第二种方法中，在决定储存复制位的页面位址后，选取对应于初始位的其中一个复制位，并且合并对应于不同初始位的选取位，且之后经由相关保护码予以确认(例如：错误检测和/或修正)。若确认失败，上述选取过程将依至少其中另外一个复制位，重新进行。将重复不断进行选取和确认，直到确认成功。
第二实施例
图5A是根据本发明的第二实施例所图示的一种存取非易失性存储器的方法示意图。在本实施例中，数据的初始位依序用位级进行复制，以产生复制位。如图5A所示，初始数据包括26位A,B，...Z，其中每一位具有8个初始位，即A=(a0,a1，...a7)、B=(b0,b1，...b7)、…Z=(z0,z1，...z7)。初始位在位级依序复制八次，以分别产生复制位(a00,a01,…a07)、(a10,a11,…a17)、…(b00,b01,…b07)、(b10,b11,…b17)、…(z70,z71，...z77)，其中a00=a01…=a07、a10=a11…=a17等。根据本实施例的一方面，如图5B所示，将对应于每一初始位的复制位烧录到字线的非连续第一位线(例如：偶数位线)，并且上述复制位也烧录到字线的非连续第二位线(例如：奇数位线)，其中第一位线散布在第二位线之间。相较于第一实施例中所使用屏蔽位以防止相邻初始位(例如：a0与a1)间的相互干扰，第二实施例则使用烧录至第二位线(例如：奇数位线)的复制位作为屏蔽位，以防止相邻复制位(例如：a00与a01、a07与a10)间的相互干扰。
关于多位单元快闪存储器，例如：3位单元(3b/cell)快闪存储器，其相似于第一实施例，而多位单元快闪存储器的三种烧录数据方法如下所示。
在第一种将数据烧录至多位单元快闪存储器的方法中，如图5C所示，位在第一位线及第二位线上的复制位(例如：a00,a01，...a07)烧录至字线的全页(例如：LSB、CSB及MSB页)。
在第二种将数据烧录至多位单元快闪存储器的方法中，仅使用LSB页烧录复制位，而至于其他页(例如：CSB页与MSB页)则是以虚拟数据烧录。
在第三种将数据烧录至多位单元快闪存储器的方法中，多位单元快闪存储器作为单位单元快闪存储器而配置，若快闪存储器支援此类配置架构，将复制位烧录在各第一位线与第二位线上。另外，在第三种方法中，仅LSB页是以同时位在第一位线及第二位线的复制位烧录。
另一第二实施例
图6A及图6B是根据本发明的另一第二实施例所图示的一种存取非易失性存储器的方法示意图。相较于图5B至图5C所图示的第二实施例，对应于本实施例的每一初始位的复制位烧录至字线中的非连续第一位线(例如：偶数位线)，然而作为屏蔽位的虚拟数据DD(例如：位“1”)则烧录至字线的非连续第二位线(例如：奇数位线)。
图6C还示出了一实施例，其中虚拟数据烧录至一字线之第二位线，并且烧录至一相邻字线的第一位线。复制位烧录至一字线中的第一位线，且相同的复制位(或反转复制位)烧录至一相邻字线中的第二位线。烧录至字线之第一位线的复制位，可与烧录至相邻字线的第二位线的复制位进行比较，以检查数据的正确性。
图6D图示如图6C所示的烧录方式的另一实施利。此外，在另一非需相邻在前两字线的字线中，以反转复制位(或非反转复制位)烧录至第一位线上，并且以虚拟数据烧录至第二位线。因此，在两字线中的第一位线的复制位将可相互比对，(例如：通过异或运算(exclusive ORoperation))，以监视数据的正确性，或监视异常行的产生。
第三实施例
图7A是根据本发明的第三实施例所图示的一种存取非易失性存储器的方法示意图。在此实施例中，数据的初始位(例如：初始数据页)在页级复制，以产生复制位(例如：复制数据页)。如图7A所示，初始数据包括26位A,B，...Z，其中每一位具有8个初始位，即A=(a0,a1，...a7)、B=(b0,b1，...b7)、…Z=(z0,z1，...z7)。初始数据页在页级复制，以分别产生复制数据页(a01,a11,…a71)、(b01,b11,…b71)、…(z01,z11,…z71)。根据此实施例的一方面，如图7B所示，初始数据页烧录至字线的非连续第一位线(例如：偶数位线)，并且复制数据页烧录至字线的非连续第二位线(例如：奇数位线)。本实施例使用烧录至第二位线(例如：偶数位线)的复制数据作为屏蔽位，以预防相邻初始位间的相互干扰。
关于多位单元快闪存储器，例如：3位单元(3b/cell)快闪存储器，其相似于第一实施例或第二实施例，多位单元快闪存储器的三种烧录数据方法如下所示。
在第一种将数据烧录至多位单元快闪存储器的方法中，如图7C所示，第一位线的初始数据页及第二位线的复制数据页烧录至字线的全页(例如：LSB、CSB及MSB页)。
在第二种将数据烧录至多位单元快闪存储器的方法中，仅用LSB页的第一位线与第二位线分别烧录初始数据页与复制数据页，而至于其他页(例如：CSB页与MSB页)则是以虚拟数据烧录。
在第三种将数据烧录至多位单元快闪存储器的方法中，多位单元快闪存储器作为单位单元快闪存储器配置，若快闪存储器支援此类配置架构，将初始数据页与复制数据页分别烧录在第一位线与第二位线。另外，在第三种方法中，仅LSB页是分别以位在第一位线的初始数据及位在第二位的复制位予以烧录。
另一第三实施例
图8A及第图8A是根据本发明的另一第三实施例所绘示一种存取非易失性存储器之方法示意图。相较于图7B至图7C所示出的第三实施例，初始数据页烧录至字线的非连续第一位线(例如：偶数位线)，然而作为屏蔽位的虚拟数据DD(例如：位“1”)则烧录至字线的非连续第二位线(例如：偶数位线)。
第四实施例
图9A是根据本发明的第四实施例所图示的一种存取非易失性存储器的方法示意图。在此实施例中，其相似于第一实施例，数据的初始位在位级依序复制，以产生复制位，其中复制位邻接着至少一个屏蔽位。根据此实施例的一方面，下一字线通过烧录虚拟数据(DD)至其至少一数据页以作为遮蔽位(字线)。在一实施例中，不烧录作为屏蔽位的字线，相同地说，也或是其全部以位“1”予以烧录。
图9B是根据本发明的第四实施例所图示的另一种存取非易失性存储器的方法示意图。在实施例中，其相似于第二实施例，对应于每一初始位的复制位烧录至字线的非连续第一位线(例如：偶数位线)，并且上述复制位也烧录至字线的非连续第二位线(例如：奇数位线)。根据此实施例的一方面，下一字线通过烧录虚拟数据(DD)至其至少一数据页以作为遮蔽位(字线)。在一实施例中，作为屏蔽位的字线不予以烧录，相同地说，也或是其全部以位“1”予以烧录。
图9C是根据本发明的第四实施例所图示的又一种存取非易失性存储器的方法示意图。在实施例中，其相似于图9A，复制位烧录至字线(例如：WL0)，其中复制位邻接着以虚拟数据烧录的相邻字线(WL1)。此外，另一对无须相邻于第一对字线的两字线中，其中一个字线是以反转复制位(或非反转复制位)烧录，而另一字线则是以虚拟数据烧录。因此，两对字线中的复制位可相互比较，(例如：通过异或运算(exclusiveOR operation))，以监视数据的正确性，或监视异常行的产生。
关于图2所示的存储器系统，在量产阶段中，存储器控制器21可通过由主机(未显示)所提供的程序，从存储器22读取系统信息(例如：异常行)。因此，存储器控制器21将可写入一些初始设定信息(例如：固件、控制器配置参数等)至存储器22中。然而，在量产之外的阶段中，由于没有可用的主机，存储器控制器21无法适当地辨识存储器22，因而无法取得异常行的信息。图10是示出一种考虑异常行的存取非易失性存储器的方法。如图10所示，复制位及其相关屏蔽位烧录至第一字线WL0。当遇到异常行(例如：BL2)时，对应于一初始位的复制位(例如：a00,a01，...a06)将再次分配至下一位线(例如：BL8-BL14)。复制位将持续重新复制配置直到不再遇到异常行，并且后续将分配下一复制位(例如：a10,a11，...a16)。在另一字线(例如：WLn)中，当遇到异常行时，(非反转)复制位(例如：a00,a01，...a06)分配到程序中。复制位将持续重新复制直到不再遇到异常行，并且后续将分配反转复制位(例如：~a00,~a01，...~a06)。如图10所示，复制位邻接着至少一个屏蔽位，并且下一字线以虚拟数据(DD)烧录作为遮蔽位，其相似于图9A所示出的方法。
从快闪存储器读取如图10所示的烧录数据时，将所选取的复制位及反转复制位进行位逻辑异或运算(bit-wise logical exclusive-OR(XOR)operation)。若异或运算结果为假(“0”)，则显示遇到异常行，应需丢弃所选取的复制位。由此可得知异常行的位置，以丢弃不可靠的数据。
虽然本发明已经以如上述实施的方式公开，但其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种之更动与改进，因此本发明的保护范围视权利要求范围所界定的为准。

Claims (25)

1.一种存取非易失性存储器的方法，包括：
以位级复制数据的多个初始位，以生成对应于每一个所述初始位的多个复制位；
在对应于不同初始位的所述复制位之间提供至少一个屏蔽位；
将所述复制位和所述至少一个屏蔽位烧录至所述非易失性存储器；以及
根据所述复制位，产生所述数据的所述初始位。
2.如权利要求1所述的方法，其中，所述非易失性存储器包括快闪存储器。
3.如权利要求1所述的方法，其中，所述数据包括保护数据以及至少一个保护码，
其中，该保护码用于错误检测和/或纠正，以确定该保护数据的正确性。
4.如权利要求1所述的方法，其中，所述至少一个屏蔽位是以表示最低电压电平的数据而烧录的。
5.如权利要求1所述的方法，其中，对应于每一个所述初始位的所述复制位邻接着所述至少一个屏蔽位。
6.如权利要求1所述的方法，其中，所述屏蔽位是以虚拟数据而烧录的。
7.如权利要求1所述的方法，其中，将对应于每一个所述初始位的所述复制位烧录到一字线的非连续第一位线和该字线的非连续第二位线；并且
其中，所述第一位线散布在所述第二位线之间，使所述第二位线的所述复制位作为所述屏蔽位。
8.如权利要求7所述的方法，其中，所述第一位线是偶数位线，并且所述第二位线是奇数位线。
9.如权利要求1所述的方法，其中，将对应于每一个所述初始位的所述复制位烧录至一字线的非连续第一位线，并且将一虚拟数据烧录至所述字线的非连续第二位线，并且
其中，所述第一位线散布在所述第二位线之间，使所述第二位线的所述虚拟数据作为所述屏蔽位。
10.如权利要求1所述的方法，其中，将对应于每一个所述初始位的所述复制位烧录至一第一字线的非连续第一位线与一相邻第二字线的非连续第二位线，并且将一虚拟数据烧录至该第一字线的非连续第二位线与该第二字线的非连续第一位线，
其中，所述第一位线散布在所述第二位线之间，使所述第二位线的所述虚拟数据作为所述屏蔽位。
11.如权利要求10所述的方法，还包括：
将一反转复制位烧录至一第三字线的非连续第一位线，其中所述反转复制位反转于所述复制位；以及
将所述虚拟数据烧录至所述第三字线的非连续第二位线。
12.如权利要求1所述的方法，其中，将所述复制位与所述屏蔽位烧录至一第一字线，并且将一虚拟数据烧录至一相邻第二字线。
13.如权利要求12所述的方法，还包括：
将一反转复制位烧录至一第三字线，其中所述反转复制位反转于所述复制位；以及
将所述虚拟数据烧录至一第四字线，其中，所述第四字线与所述第三字线相邻。
14.如权利要求1所述的方法，其中，所述非易失性存储器包括多位单元存储器。
15.如权利要求14所述的方法，其中，将所述复制位与所述屏蔽位烧录至一字线的全页。
16.如权利要求14所述的方法，其中，将所述复制位烧录至字线的最低有效位(LSB)页，并且将虚拟数据烧录至所述字线的另一页。
17.如权利要求14所述的方法，其中，将所述多位单元存储器配置为单位单元存储器，并以所述复制位烧录。
18.如权利要求14所述的方法，其中，仅烧录字线的最低有效位(LSB)页。
19.如权利要求1所述的方法，其中，所述根据所述复制位产生所述数据的所述初始位的步骤包括：
将对应于所述其中一个初始位的所述烧录复制位予以投票，并且根据所述烧录复制位的多数，来决定所述初始位。
20.如权利要求1所述的方法，其中，所述根据所述复制位产生所述数据的所述初始位的步骤包括：
选取对应于不同初始位的所烧录的复制位的其中一位；
合并该数据的所述初始位的所述选取位；以及
验证所述合并位。
21.如权利要求1所述的方法，还包括：
当烧录至第一字线时，分配对应于所述初始位的所述复制位，直到不再遇到异常行；
当烧录至第二字线时，如果遇到异常行，则分配对应于所述初始位的所述复制位，而如果没遇到所述异常行，则烧录反转复制位；
其中，所述反转复制位反转于所述复制位。
22.如权利要求21所述的方法，其中，所述复制位与所述反转复制位分别邻接着所述至少一个屏蔽位。
23.如权利要求21所述的方法，其中，在所述根据所述复制位产生所述数据的所述初始位的步骤中，还包括：
读取所述第一字线和所述第二字线；以及
比较读取自该第一字线的所述数据与读取自该第二字线的所述数据，以检查是否存在异常行。
24.如权利要求23所述的方法，其中，所述比较读取自该第一字线的所述数据与读取自该第二字线的所述数据的步骤是通过所述读取复制位和所述读取反转复制位，执行位逻辑异或运算。
25.如权利要求23所述的方法，其中，所述根据所述复制位产生所述数据的所述初始位的步骤还包括：
当所述复制位遇到所述异常行时，丢弃对应于所述第一字线中的所述初始位的所述复制位。
CN201210370772.5A 2012-07-24 2012-09-28 存取非易失性存储器的方法 Pending CN103578537A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/556,807 2012-07-24
US13/556,807 US8867272B2 (en) 2012-07-24 2012-07-24 Method of accessing a non-volatile memory

Publications (1)

Publication Number Publication Date
CN103578537A true CN103578537A (zh) 2014-02-12

Family

ID=49996055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210370772.5A Pending CN103578537A (zh) 2012-07-24 2012-09-28 存取非易失性存储器的方法

Country Status (3)

Country Link
US (1) US8867272B2 (zh)
CN (1) CN103578537A (zh)
TW (1) TWI474323B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150170747A1 (en) * 2013-12-17 2015-06-18 Skymedi Corporation Method and system for programming a multi-bit per cell non-volatile memory
TWI527037B (zh) * 2014-04-10 2016-03-21 群聯電子股份有限公司 資料儲存方法、記憶體控制電路單元與記憶體儲存裝置
US9575993B2 (en) * 2014-12-30 2017-02-21 Here Global B.V. Binary difference operations for navigational bit streams
US10726922B2 (en) 2018-06-05 2020-07-28 Sandisk Technologies Llc Memory device with connected word lines for fast programming
US10636487B2 (en) 2018-06-05 2020-04-28 Sandisk Technologies Llc Memory device with bit lines disconnected from NAND strings for fast programming
US11392450B1 (en) * 2020-12-07 2022-07-19 Amazon Technologies, Inc. Data integrity check for one-time programmable memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110096601A1 (en) * 2009-10-28 2011-04-28 Gavens Lee M Non-Volatile Memory And Method With Accelerated Post-Write Read To Manage Errors
CN102054530A (zh) * 2009-11-10 2011-05-11 索尼公司 存储器件和读取存储器件的方法
CN103065678A (zh) * 2011-10-21 2013-04-24 点序科技股份有限公司 闪速存储器装置及其数据储存方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI489471B (zh) * 2009-02-06 2015-06-21 Sidense Corp 高可靠度一次可編程（ｏｔｐ）記憶體
US8230305B2 (en) * 2009-04-02 2012-07-24 Micron Technology, Inc. Extended single-bit error correction and multiple-bit error detection
TWI446169B (zh) 2011-09-09 2014-07-21 Asolid Technology Co Ltd 快閃記憶體裝置及其資料儲存方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110096601A1 (en) * 2009-10-28 2011-04-28 Gavens Lee M Non-Volatile Memory And Method With Accelerated Post-Write Read To Manage Errors
CN102054530A (zh) * 2009-11-10 2011-05-11 索尼公司 存储器件和读取存储器件的方法
CN103065678A (zh) * 2011-10-21 2013-04-24 点序科技股份有限公司 闪速存储器装置及其数据储存方法

Also Published As

Publication number Publication date
TWI474323B (zh) 2015-02-21
TW201405565A (zh) 2014-02-01
US8867272B2 (en) 2014-10-21
US20140032813A1 (en) 2014-01-30

Similar Documents

Publication Publication Date Title
CN111538458B (zh) 使用深度学习的存储装置性能优化
CN105144302B (zh) 存储器装置中的错误校正操作
CN102667943B (zh) 通过加速的写入后读取来管理错误的非易失性存储器和方法
CN102667945B (zh) 通过写入后读取和适应性重写来管理错误的非易失性存储器和方法
US10020072B2 (en) Detect developed bad blocks in non-volatile memory devices
Cai et al. Program interference in MLC NAND flash memory: Characterization, modeling, and mitigation
US8072805B2 (en) Method and system of finding a read voltage for a flash memory
KR102190399B1 (ko) 신뢰성을 보장할 수 있는 불휘발성 메모리 장치의 동작 방법 및 상기 방법을 수행하는 메모리 시스템
CN103578537A (zh) 存取非易失性存储器的方法
US8345487B2 (en) Method of setting read voltage minimizing read data errors
CN102403039B (zh) 半导体存储器件及其操作方法
JP5735543B2 (ja) データ状態に固有の失敗の計数に基づく不揮発性メモリのデータ復旧
CN103680637B (zh) 具有异常字线检测器的闪存系统及其异常字线检测方法
KR100704628B1 (ko) 다수의 스트링을 사용하여 상태 정보를 저장하는 방법 및비휘발성 저장 장치
KR20120051606A (ko) 저장 디바이스 내에 에러 데이터를 추적하는 시스템 및 방법
CN102171659A (zh) 非易失性存储器中的数据错误恢复
JP2008047273A (ja) 半導体記憶装置およびその制御方法
JP2013089082A (ja) メモリコントローラ、半導体記憶システムおよびメモリ制御方法
CN108694098A (zh) 对于存储设备的不同存储器区域的比特顺序修改
TWI602189B (zh) 記憶體系統
JP2019169211A (ja) メモリシステム
KR20190009630A (ko) 비휘발성 메모리의 ecc 제어 방법 및 이를 수행하는 메모리 시스템
US20160216910A1 (en) Solving MLC NAND paired page program using reduced spatial redundancy
JP2010218637A (ja) 半導体記憶装置およびその制御方法
US9305655B2 (en) Solving MLC NAND paired page program using reduced spatial redundancy

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140212