CN103548040B - 数字值生成装置及方法 - Google Patents

数字值生成装置及方法 Download PDF

Info

Publication number
CN103548040B
CN103548040B CN201280024965.3A CN201280024965A CN103548040B CN 103548040 B CN103548040 B CN 103548040B CN 201280024965 A CN201280024965 A CN 201280024965A CN 103548040 B CN103548040 B CN 103548040B
Authority
CN
China
Prior art keywords
digital value
value generation
node
generation unit
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280024965.3A
Other languages
English (en)
Other versions
CN103548040A (zh
Inventor
崔秉德
金东奎
金兑郁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ICTK Holdings Co Ltd
Original Assignee
ICTK Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ICTK Co Ltd filed Critical ICTK Co Ltd
Publication of CN103548040A publication Critical patent/CN103548040A/zh
Application granted granted Critical
Publication of CN103548040B publication Critical patent/CN103548040B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/0241—Structural association of a fuse and another component or apparatus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17768—Structural details of configuration resources for security
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0869—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving random numbers or seeds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

提供一种数字值生成装置，用于生成随机的数字值并保障所述生成的数字值的时不变性。数字值生成装置的数字值生成单元可利用半导体工程变差来生成随机的数字值。此外，与所述数字值生成单元连接的数字值锁定单元可对应所述生成的数字值，以第1状态或第2状态中的任何一个状态被固定，来锁定所述数字值。

Description

数字值生成装置及方法
技术领域
本发明涉及数字安全领域，特别是涉及一种生成识别密钥的装置及方法，该识别密钥在加密与解码方法以及数字签名中被使用，来用于电子装置安全性；嵌入式系统(Embedded system)安全性；系统芯片SoC(System on Chip)安全性；智能卡(Smart Card)安全性，全球用户识别卡USIM(Universal Subscriber Identity Module)安全性等。
技术背景
最近电子标识等技术不断发展，同时需要在大量生产的芯片中插入固定的标识号（以下称为识别密钥）。因此，需要开发一种用于生成随机的数字值（例如，识别密钥或固有标识号）的装置及方法。
但是，为了将识别密钥作为装置或芯片的固有标识号来使用，须保障生成的识别密钥的数字比特为“1”的概率和为“0”的概率完全是随机性的 (Randomness)，以及保障一次性生成的识别密钥具有随时间流逝也不会改变的较高水准的时不变性。
但是，现有的用于生成数字值的装置所生成的数字值虽然可满足随机性，但由于噪音、差分老化(differential aging)等原因，具有较难满足可靠性，即，时不变性(timeinvariant)的问题。
因此，需要一种用于生成不可复制的数字值的装置及方法，保障不受噪音影响，并具有不受外部温度等环境变化影响的时不变性。
发明内容
技术课题
提供一种装置及方法，利用半导体芯片制备工程的工程变差（processvariation）来实现物理性不可复制的PUF，不但结构简单，同时可生成随机的数字值，并进行锁定(Freezing)来保障生成的值具时不变性。
提供一种数字值生成装置及方法，可生成不受噪音和环境变化的影响并保障时不变性的可靠的随机数字值。
技术方案
根据本发明的一个侧面，提供一种数字值生成装置，包括：数字值生成单元，利用半导体工程变差来生成随机的数字值；和数字值锁定单元，与所述数字值生成单元连接，并对应所述生成的数字值，以第1状态或第2状态中的任何一个状态被固定，来锁定所述数字值。
在此，所述数字值生成单元可包括物理防克隆功能PUF(Physically UnclonableFunction)。
根据本发明的一个实施例，所述PUF包括第1逆变器和第2逆变器，在相同工程中被制备，并根据所述制备过程中的工程变差具有电特性值的差异，所述第1逆变器的输出端和所述第2逆变器的输入端被连接至第1节点，且所述第1逆变器的输入端和所述第2逆变器的输出端被连接至不同于所述第1节点的第2节点，当所述第1节点和所述第2节点短路后又开路时，利用所述第1 节点和所述第2节点中的至少一个逻辑电平，来生成所述数字值。
根据本发明的另一个实施例，所述PUF包括差分放大器，且比较所述差分放大器的两个输入节点短路时的两个输出节点各自的电压差异，来生成所述数字值。
根据本发明的又另一个实施例，所述PUF包括SR锁存器，且当所述SR锁存器的两个输入节点同时输入逻辑电平“1”后，所述两个输入节点又同时输入逻辑电平“0”时，利用两个输出节点值中的至少一个逻辑电平来生成所述数字值，所述两个输出节点值由构成所述SR锁存器的逻辑门的逻辑阈值差异被确定。
根据本发明的又另一个实施例，所述PUF包括SR锁存器，且在所述SR锁存器的两个输入节点同时输入逻辑电平“0”的状态下，当所述SR锁存器的两个输出节点之间短路后，又重新使所述两个输出节点开路时，利用两个输出节点值中的至少一个逻辑电平来生成所述数字值，所述两个输出节点值由构成所述SR锁存器的逻辑门的逻辑阈值差异被确定。
根据本发明的一个实施例，所述数字值锁定单元，包括至少一个熔断器，对应所述数字值生成单元初始驱动时所生成的所述数字值，接收过电流断开或是不断开，从而来锁定所述数字值。
在这种情况下，所述第1状态为所述熔断器断开的状态，且所述第2状态为所述熔断器没有断开的状态。
所述数字值锁定单元，包括至少一个一次性可编程OTP(One Time Programmable)元件，经所述数字值生成单元初始驱动时所生成的所述数字值被编程，来固定所述数字值。
根据本发明的另一个侧面，提供一种数字值生成装置，包括：数字值生成单元，利用半导体工程变差来生成随机的数字值；和数字值存储单元，与所述数字值生成单元连接，存储所述生成的数字值。
在此，所述数字值生成单元可包括物理防克隆功能PUF(Physically UnclonableFunction)。
根据本发明的一个实施例，所述PUF包括第1逆变器和第2逆变器，在相同工程中被制备，并根据所述制备过程中的工程变差具有电特性值的差异，且所述第1逆变器的输出端和所述第2逆变器的输入端被连接至第1节点，且所述第1逆变器的输入端和所述第2逆变器的输出端被连接至不同于所述第1 节点的第2节点，当所述第1节点和所述第2节点短路后又开路时，利用所述第1节点和所述第2节点中的至少一个逻辑电平，来生成所述数字值。
根据本发明的另一个实施例，所述PUF包括差分放大器，且比较所述差分放大器的两个输入节点短路时的两个输出节点各自的电压差异，来生成所述数字值。
根据本发明的又另一个实施例，所述PUF包括SR锁存器，且当所述SR锁存器的两个输入节点同时输入逻辑电平“1”后，所述两个输入节点又同时输入逻辑电平“0”时，利用两个输出节点值中的至少一个逻辑电平来生成所述数字值，所述两个输出节点值由构成所述SR锁存器的逻辑门的逻辑阈值差异被确定。
根据本发明的又另一个实施例，所述PUF包括SR锁存器，且在所述SR锁存器的两个输入节点同时输入逻辑电平“0”的状态下，当所述SR锁存器的两个输出节点之间短路后，又重新使所述两个输出节点开路时，利用所述SR 锁存器的两个输出节点中的至少一个逻辑电平，来生成所述数字值。
此外，所述数字值存储单元，可包括至少一个非易失性存储元件，用于存储所述数字值生成单元初始驱动时所生成的所述数字值。
在这种情况下，所述非易失性存储元件可以是多次可编程MTP(Multi TimeProgrammable or Many Time Programmable)元件。
此外，所述非易失性存储元件可以是电可擦只读存储器 EEPROM(ElectricallyErasable and Programmable Read Only Memory)、闪 (Flash)存、硅氧化氮氧化硅SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)、铁电随机存储器FRAM(FerroelectricsRandom Access Memory)、和电阻式随机存储器RRAM(Resistive Random Access Memory)中的至少一个。
根据本发明的又另一个侧面，提供一种数字值生成方法，包括以下步骤：数字值生成装置的数字值生成单元利用所述数字值生成单元中包含的至少一个元件的工程变差，来生成随机的数字值；以及与所述数字值生成单元连接的数字值锁定单元，其对应所述生成的数字值，以第1状态或第2状态中的任何一个状态被固定，来锁定所述数字值。
在这种情况下，将所述数字值锁定的步骤，可包括以下步骤：对应所述数字值生成单元初始驱动时所生成的所述数字值，在所述数字值锁定单元中包含的至少一个熔断器中认可过电流；以及根据所述至少一个熔断器是否经所述过电流被断开，来物理性地锁定所述数字值。
此外，将所述数字值锁定的步骤，可包括以下步骤：对应所述数字值生成单元初始驱动时所生成的所述数字值，将所述数字值锁定单元中包含的至少一个一次性可编程OTP(One Time Programmable)元件进行编程；以及根据所述至少一个OTP元件是否被编程，来锁定所述数字值。
根据本发明的又另一个侧面，提供一种数字值生成方法，包括以下步骤：数字值生成装置的数字值生成单元利用所述数字值生成单元中包含的至少一个元件的工程变差，来生成随机的数字值；以及通过与所述数字值生成单元连接的数字值存储单元，来存储所述生成的数字值。
在这种情况下，将所述数字值存储的步骤，可以是将所述生成的数字值编程至所述数字值生成单元中包含的至少一个非易失性存储元件中的步骤。
在此，所述非易失性存储元件可以是多次可编程MTP(Multi Time Programmableor Many Time Programmable)元件。
根据本发明的一个实施例，所述非易失性存储元件可以是电可擦只读存储器EEPROM(Electrically Erasable and Programmable Read Only Memory)、闪 (Flash)存、硅氧化氮氧化硅SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)、铁电随机存储器FRAM(Ferroelectrics Random Access Memory)、和电阻式随机存储器RRAM(Resistive RandomAccess Memory)中的至少一个。
技术效果
利用半导体芯片制备工程的工程变差，不但生成数字值的电路结构简单，同时可满足时不变性，由此可提高上述数字值的可靠性。
此外，在相同的设计下，就算制备其他的半导体芯片也不会生成相同的识别密钥，因此，半导体芯片不可物理性复制，保障了较高的安全性。
附图说明
图1是示出根据本发明的一个侧面的数字值生成装置的框图。
图2是示出根据本发明的一个实施例的数字值生成装置的数字值锁定单元的示例性结构的示图。
图3是示出根据本发明的另一个实施例的数字值锁定单元的示例性结构的示图。
图4是示出根据本发明的另一个侧面的数字值生成装置的框图。
图5是用于说明根据本发明的一个实施例的数字值生成单元的结构的示例性电路图。
图6是用于说明图5的数字值生成单元的结构的运作的概念性图表。
图7是用于说明根据本发明的另一个实施例的数字值生成单元的结构的示例性电路图。
图8是用于说明根据本发明的又另一个实施例的数字值生成单元的结构的示例性电路图。
图9是用于说明根据本发明的又另一个实施例的数字值生成单元的结构的示例性电路图。
图10是示出示例性数字值生成装置的电路结构的示图，根据图2的实施例的数字值锁定单元被结合至根据图8的实施例的数字值生成单元中。
图11是用于说明根据图10的实施例在数字值锁定单元中执行数字值锁定的过程的示例性图表。
图12是示出根据本发明的多种实施例，数字值锁定单元配置在数字值生成装置内的示例性电路图。
图13是用于说明根据本发明的另一个实施例，数字值锁定单元通过OTP 元件被体现时，数字值锁定单元的多种结构的电路图。
图14是示出根据本发明的另一个实施例，数字值生成单元通过图5的实施例被体现时，数字值锁定单元配置在数字值生成装置内的多种示例性电路图。
图15是用于说明根据本发明的另一个实施例，数字值生成单元通过图5 的实施例被体现，且数字值锁定单元通过OTP元件被体现时，数字值锁定单元的多种结构的电路图。
图16是示出根据本发明的另一个实施例，数字值生成单元通过图7的实施例被体现时，数字值锁定单元配置在数字值生成装置内的多种示例性电路图。
图17是用于说明根据本发明的另一个实施例，数字值生成单元通过图7 的实施例被体现，且数字值锁定单元通过OTP元件被体现时，数字值锁定单元的多种结构的电路图。
图18是示出根据本发明的另一个侧面的数字值生成方法的流程图。
图19是示出根据本发明的又另一个侧面的数字值生成方法的流程图。
具体实施方式
以下，参照附图对本发明的实施例进行详细说明。参照附图被说明的实施例，仅为用于传达本发明的技术性思想和结构及运作的示例性实施例，本发明并不局限于该实施例。
因此，虽然利用了以下实施例，但本发明的技术领域中的普通技术人员可基于以下的实施例进行多种变形和应用，该变形及应用不能超出本发明的思想范围。
图1是示出根据本发明的一个侧面的数字值生成装置的框图。
根据本发明的一个实施例的数字值生成装置包括数字值生成单元110和数字值锁定单元120。
所述数字值生成单元110对应所述数字值生成单元110中所认可的信号来生成随机(Random)的数字值。所述随机的数字值经半导体工程上的工程变差被生成，该工程变差在制备用于体现所述数字值生成单元110的至少一个半导体元件的过程中发生。该部分将具体进行说明。
在半导体工程中，工程变差经多种原因发生。例如，在制备晶体管时，有效栅长度、参杂度相关指数、氧化物厚度相关指数、或阈值电压等参数可能成为工程变差的原因。由于该工程变差起因于自然现象，因此，可减小工程变差，但不能完全去除。
因此，一般工程变差较小的半导体工程被认为较优秀，在半导体工程技术领域中，正进行多种试验来减少工程变差。
但是，根据本发明的数字值生成单元110可利用该半导体工程的工程变差来生成随机确定的数字值。例如，随机确定的数字值可为“1”或“0”中的任何一个。
但是，数字值生成单元110在利用半导体工程变差来生成随机的数字值时，如上所述，可能会具有因噪音、差分老化(differential aging)、外部温度等环境变化而不能保障时不变性(time invariant)的问题。由于该时不变性的保障与用于确定生成的数字值是否可在安全/认证领域中使用的可靠性直接相关，因此，需解决该问题。
因此，根据本发明的一个实施例，数字值锁定单元120，可针对根据所述数字值生成单元110所生成的数字值，在噪音或外部温度等环境变化中也可保障较强的时不变性。
根据本发明的一个实施例，所述数字值锁定单元120与所述数字值生成单元110连接，并对应所述数字值生成单元110所生成的数字值，以第1状态或第2状态中的任何一个状态被固定，从而来锁定(freezing)所述数字值。
所述第1状态和第2状态可分别读取所述生成的数字值，例如，可以是对应于“1”或“0”的值。
以下，参照图2，对本发明的多种实施例进行说明。首先，参照图2及图 3来说明数字值锁定单元120的示例性体现，并参照图5至图9，来说明数字值生成单元110的示例性体现。
进一步，将参照图10至图17来说明包括有数字值生成单元110和数字值锁定单元120的示例性电路结构。
此外，根据本发明的另一个侧面，为保障上述的时不变性，包含有数字值存储单元，用来存储并提供所述生成的数字值，来代替数字值锁定单元 120。有关上述本发明的另一个侧面将参照图4进行说明。
图2是示出根据本发明的一个实施例的数字值生成装置的数字值锁定单元的示例性结构的示图。
根据本发明的一个实施例，图1的数字值生成装置100的数字值锁定单元 120中包括熔断器控制单元220，其根据包含有熔断器201、202的熔断器单元 210和所述生成的数字值来改变所述熔断器201、202的物理连接状态。
当数字值生成单元110通过out端子及out_bar端子来提供具互补性的数字值，例如：“1”和“0”时，数字值锁定单元120的熔断器控制单元220向熔断器单元210中包含的熔断器201或熔断器202分别传输信号C和Cb。由此，经控制信号C和Cb，所述熔断器201或熔断器202中的任何一个中过电流被认可，从而熔断器被物理性断开。
例如，out端子的值为“1”时，所述熔断器控制单元220可将熔断器201 断开。当然，不仅是将对应于数字值“1”的熔断器断开，也可以是将对应于数字值“0”的熔断器断开的相反实施例。以下，不管是对应于数字值“1”或“0”的哪个实施例被说明都可实现如上述的相反实施例。
此外，为断开熔断器，熔断器201和熔断器202的端子211、212、213、 214中的至少一部分可连接至Vdd电压，或是接地(ground)连接。此外，根据实施例，端子211、212、213、214也可分别与数字值生成单元中所包含的一部分节点连接。该结构将参照图12、图14、图16等进行详细说明。
由此，根据数字值生成单元110所生成的数字值，数字值锁定单元120可进行物理性状态改变，从而固定成不能回置的状态，因此，数字值生成单元 110所生成的随机数字值(random digital value)的时不变性被保障。
随后，在读取所述数字值时，由于可电力地来识别数字值锁定单元120 内的熔断器单元210所包含的熔断器201、202中哪个熔断器断开，哪个熔断器没有断开，因此，可读取所述数字值。
此外，在本发明的另一个实施例中，根据熔断器201、202中哪个熔断器断开，哪个熔断器没有断开，数字值生成装置内的电路连接状态被固定，从而数字值生成单元110的输出值被锁定，并可将该输出值读取为所述数字值。
作为参考，根据本发明的实施例，所述数字值生成单元110可包括N个单位晶格(unit cell)，用来生成一个数字值或互补性数字值对(pair)，从而可生成 N比特(bit)的数字值，其中N为自然数。
在这种情况下，数字值锁定单元120也包括N个熔断器单元210，来锁定 N比特的数字值。在此，当任何单位晶格所对应的熔断器单元210的熔断器 201、202运作一段时间后断开时，或是相反，运作一段时间后没有断开时，相应单位晶格的值可处理成无效(invalid)。
由此，在整个说明书中，为了方便说明，说明了数字值生成单元100生成一个数字值或数字值对的内容，但本发明也不仅局限于该内容。
因此，就算没有其他说明本领域技术人员也应理解，由于电路的可扩展性(scalability)，该数字值生成单元中可包含N个单位晶格，生成N个数字值并锁定（或是存储）。
此外，在整个说明书中，虽然参照图2的熔断器单元210结构，说明了根据数字值生成单元110所生成的数字值进行物理性状态改变，从而锁定所述数字值的实施例，但是，该内容仅为本发明的实施例，也不排除通过生成的数字值来改变物理性结构，从而提供该生成的数字值的时不变性的其他任何变形实施例。
同时，根据本发明的一个实施例，所述数字值锁定单元120也可通过一次性可编程(One Time Programmable)的OTP元件来体现。
当然，在广义中，经物理性状态改变，将所述生成的数字值一次性存储的所述熔断器单元210也可理解为OTP元件，但是以下，熔断器210结构除外，以非易失性(NonVolatile)存储器为示例，将一次性可编程的元件称为 OTP元件。该实施例将参照图3进行详细说明。
图3是示出根据本发明的另一个实施例的数字值锁定单元的示例性结构的示图。
在本实施例中，数字值生成单元110所生成的数字值对，通过out端子和 out_bar端子被传输至控制单元330，经控制单元330的控制信号C和Cb，数字值锁定单元120中包含的OTP元件的门(gate)被控制，由此，所述数字值被编程至非易失性OTP元件310、320中。在这种情况下，所述数字值被一次性编程后将不改变。
因此，与图2的实施例中的熔断器单元210中所说明的相似，数字值生成单元110所生成的随机数字值的时不变性被保障。
例如，当通过out端子及out_bar端子，数字值“1”及数字值“0”被分别传输至控制单元330时，经控制单元330的控制信号C和Cb，数字值“1”被编程至OTP元件310中，且数字值“0”被编程至OTP元件320中，且该值不可重写。
根据实施例，OTP元件310、320两端的端子可分别与数字值生成装置 100内的节点中的一部分连接，该连接的多种实例将参照图13、图15、和图 17被说明。
物理性地体现OTP元件310、320的方法有多种实施例，本领域的技术人员所熟悉的有可编程只读存储器PROM(programmable read-only memory)或现场可编程只读存储器FPROM(Field Programmable read-only memory)。因此，有关该OTP元件310、320的物理性体现，在此不作详细说明，本领域的技术人员也应理解。
在上述图1至图3的实施例中，数字值生成装置100中最初电压（或电流）被认可的过程中，由于数字值生成单元110内的半导体元件的工程变差，数字值或数字值对被生成，且该值立即在熔断器单元210或OTP元件 310、320中被物理性地锁定。
但是，根据实施例，也可将所述生成的数字值存储至非易失性存储器 NVM(NonVolatile Memory)中，来代替上述的锁定(freezing)。该本发明的另一个实施例将参照图4被说明。
图4是示出根据本发明的另一个侧面的数字值生成装置400的框图。
当数字值生成单元410在out端子及out_bar端子分别生成互补性数字值时，该数字值被存储在作为非易失性存储器的数字值存储单元420中。
根据本发明的一个实施例，所述数字值存储单元420可通过上述的OTP 元件被体现，也可通过多次可编程MTP(Multiple Time Programmable or Multi TimeProgrammable)元件被体现。
MTP元件也可理解为具重写(rewritable)特征的非易失性存储器(NVM)的概念。该MTP元件中可以是通常所熟悉的电可擦只读存储器(Electrically Erasable andProgrammable Read Only Memory)、闪存(Flash)、硅氧化氮氧化硅SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)、铁电随机存储器 FRAM(Ferroelectrics Random AccessMemory)、和电阻式随机存储器 RRAM(Resistive Random Access Memory)中的任何一个形态的非易失性存储器元件。
因此，当数字值存储单元420通过MTP元件被体现时，存在多种体现方式的实施例。
在图1至图3的实施例中，自数字值生成单元110生成数字值后，该值被物理性地编程至熔断器单元210或OTP元件310、320中，且由此编程的值，其具有不能物理性/电力地返回至之前的值的不可逆性(irreversibility)。因此，数字值显示为被锁定。
但是，虽然图4中所说明的本实施例中不能保障上述的不可逆性，但是，由于须减少制备/体现的成本或其他多种要求，将数字值生成单元410所生成的数字值存储(store)至作为非易失性存储元件的数字值存储单元420中时具有差异性。
因此，在图4的实施例中，由于数字值存储单元420可再次编程，不能提供如图1至图3的实施例所述的水准的时不变性，但是，如果防止对数字值存储单元420的重写(rewriting)的话，也可保障较高水准的时不变性。
在上述的说明书中，虽然提出了有关数字值存储单元420由非易失性存储元件被体现的内容，但是，本发明不排除可存储数字值生成单元410所生成的数字值并保障时不变性的其他任何形态的存储元件的变形。
通过上述说明，本领域的技术人员可充分理解使用数字值存储单元420 的背景及其体现方法，在此，省略详细说明。以下，参照图5，对体现数字值生成单元110或410的多种实施例进行详细说明。
图5是用于说明根据本发明的一个实施例的数字值生成单元110或410的结构的示例性电路图。
根据本发明的一个实施例，数字值生成单元110或410可根据图5中所示出的电路500被体现。
第1逆变器510具有第1逻辑阈值(Threshold)。此外，第2逆变器520具有第 2逻辑阈值。逻辑阈值(logic threshold)是逆变器的输入电压与输出电压为相同值的情况下的电压值。该逻辑阈值可测定为运作中的逆变器的输出端和输入端短路(short)的情况下的电压值。
在相同的工程中被制备的逆变器，虽然理论上被设计成具有相同的逻辑阈值，但是在如上所述的实际工程中，由于存在工程变差，实际上制备的任何两个逆变器不可能具备完全相同的逻辑阈值。
根据本发明的一个实施例，由于所述第1逆变器510和所述第2逆变器520 在相同的制备工程中被制备，因此，具有起因于工程变差的逻辑阈值差异。
该逻辑阈值差异根据工程有所不同，例如，具有十至数十毫伏的差异大小。因此，在利用另外的比较器电路来测定所述第1逆变器510的逻辑阈值和所述第2逆变器520的逻辑阈值时，由于检测上的误差可能会不准确。
因此，在本实施例中，通过图5的电路500来体现可相对性地比较两个逆变器的逻辑阈值的（即，不使用另外的比较器电路的检测）方法。
根据电路500，通过相对地比较两个逆变器510、520之间的逻辑阈值，从而可判断哪一方的逻辑阈值较大。
在第2逆变器520不存在的情况下，第1逆变器510的输入端和输出端短路时，第1逆变器510的输出电压与所述第1逆变器510的逻辑阈值相同。
此外，在第1逆变器510不存在的情况下，第2逆变器520的输入端和输出端短路时，第2逆变器520的输出电压与所述第2逆变器520的逻辑阈值相同。
但是，如图5中所示出的，当第1逆变器510的输入端和第2逆变器520的输出端被短路并与第1节点501连接，且第1逆变器510的输出端和第2逆变器 520的输入端被短路并与第2节点502连接时，具有与上述情况不同的结果。
在将开关530关闭(close)使所述第1节点501和所述第2节点502短路(short) 时，短路的两个节点的电压值为所述第1逆变器510的逻辑阈值和所述第2逆变器520的逻辑阈值之间的特定值（如下，可能不是平均值）。
与上述两个逆变器510、520的逻辑阈值中哪一个值较高无关，所述开关 530在关闭期间，第1节点510和第2节点502的电压为上述两个逆变器510、 520的逻辑阈值之间的特定值。
然后，将开关530打开(open)，使所述第1节点501和所述第2节点502之间开路(open)时，所述第1节点501和所述第2节点502中的任何一个电压值的逻辑电平(logicallevel)为“0”，且另一个逻辑电平为“1”。
例如，假设第1逆变器510的逻辑阈值比所述第2逆变器520的逻辑阈值低，所述开关530被关闭，从而第1节点501和第2节点502被短路期间的第1节点501的电压比所述第1逆变器510的逻辑阈值高。
因此，所述开关530重新打开，所述第1节点501和所述第2节点502之间被开路后，第1逆变器510将（自身的输入端）第1节点501的电压识别为高 (High)逻辑电平，且由此，第1逆变器510的输出端第2节点502的电压设置为低(Low)逻辑电平。
在这种情况下，第2逆变器520将（自身的输入端）第2节点502的电压识别为低逻辑电平，且由此，第2逆变器520的输出端第1节点501的电压设置为高逻辑电平。
结果，电路500的输出(Out)第2节点502的逻辑电平较高。
相反，假设第1逆变器510的逻辑阈值比所述第2逆变器520的逻辑阈值高，所述开关530被关闭，从而第1节点501和第2节点502被短路期间的第1节点501的电压比所述第1逆变器510的逻辑阈值低。
因此，所述开关530重新打开，所述第1节点501和所述第2节点502之间被开路后，第1逆变器510将（自身的输入端）第1节点501的电压识别为低逻辑电平，且由此，第1逆变器510的输出端第2节点502的电压设置为低逻辑电平。
在这种情况下，第2逆变器520将（自身的输入端）第2节点502的电压识别为高逻辑电平，且由此，第2逆变器520的输出端第1节点501的电压设置为低逻辑电平。
结果，电路500的输出(Out)第2节点502的电压的逻辑电平较低。
如上所述，根据第1逆变器510的逻辑阈值和第2逆变器520的逻辑阈值中哪一方较高，来将开关530短路-开路后的输出(Out)的逻辑电平设置为高（数字值为“1”）或是低（数字值为“0”）。
但是，在相同的制备工程中所制备的第1逆变器510和第2逆变器520中，哪一方的逻辑阈值较高具随机性。此外，一旦制备后，哪一方的逻辑阈值较高不会轻易改变。除非逻辑阈值的差异较小，或是噪音、外部温度等环境变化较大时，哪一方的逻辑阈值较高可能会改变。在该情况下，虽然不经常发生，但是在用于安全/认证等识别密钥的体现中须保障较好的时不变性。
因此，通过电路500生成数字值时，该值被锁定在根据本发明的实施例的图1的数字值锁定单元120中，或是被存储在根据另一个实施例的图4的数字值存储单元420中，从而可保障时不变性。
同时，再次反复强调，电路500可理解为用于生成1比特(bit)的数字值的单位晶格(unit cell)，当提供N个单位晶格时，可提供N比特的数字值，且就算以下没有说明，也应理解，在体现数字值生成单元110或410时具有扩展性。
有关所述逆变器的逻辑阈值差异的内容，将参照图6的图表来进行详细说明。
图6是示出参照图5所说明的实施例中第1逆变器510的逻辑阈值比第2逆变器520的逻辑阈值低的情况下电压特征(voltage characteristic)的曲线图。
曲线610为第1逆变器510的电压特征曲线，且曲线620为第2逆变器520的电压特征曲线。根据本发明的一个实施例，当第1逆变器510和第2逆变器520 在相同的制备工程中被制备时，曲线610和曲线620虽然几乎相同，但由于工程变差，如图6所示具有一些差异。
通过曲线610与倾斜直线630的交点，可确定第1逆变器610的逻辑阈值 V1。此外，通过曲线620和直线630的交点，可确定第2逆变器620的逻辑阈值 V2。
在本实施例中，V1比V2低，因此，图5的开关530被关闭，所述第1节点 501和所述第2节点502被短路时（以下称“Reset”），第1节点501和第2节点 502的电压(VReset)可以是V1和V2之间的任何值。
此外，所述开关530重新打开，所述第1节点501和所述第2节点502被开路后，第1逆变器510将第1节点501的电压(VReset)识别为高逻辑电平，且由此，第1逆变器510的输出端第2节点502的电压设置为低逻辑电平。
在这种情况下，第2逆变器520将第2节点502的电压(VReset)识别为低逻辑电平，且由此，第2逆变器520的输出端第1节点501的电压设置为高逻辑电平。
因此，图5的电路500的输出(Out)第2节点502的电压的逻辑电平较高。
以上，参照图4至图5，对于利用半导体工程变差的元件之间的特征差异来说明随机的数字值的多种实施例中的利用逆变器的一个实施例进行了说明。
但是应理解，逆变器的结构并不仅局限于图5的电路500，在不超出本发明的思想范围下，利用半导体工程变差，并利用元件之间的特征值差异来生成随机的数字值的多种实施例可包含在本发明中。
同时，就算是不逆变器，也可通过多种电子电路，例如，差分放大器(Differential Amplifier)或锁存(Latch)电路等来体现数字值生成单元110或410。以下，参照图7至图9对多种实施例中的一部分进行说明。
图7是用于说明根据本发明的另一个实施例的数字值生成单元110或410 的结构的示例性电路图。
在本实施例中，差分放大器电路700被用来体现数字值生成单元110或 410。
当差分放大器的两个输入端711、712短路时，由于半导体工程变差，第 1输出节点721和第2输出节点722中，输出互不相同的数字值，例如“1”和“0”。
差分放大器700是用来扩大第1输入端711和第2输入端712的电压差异，作为第1输入节点721和第2输入节点722之间电压差异的电路。
因此，当所述第1输入节点711和第2输入节点712短路时，理论上，作为输出的第1输出节点721和第2输出节点722之间的电压差异必须为“0”。
但是，差分放大器电路700中所包含的元件，例如，由于晶体管 (Transistor)的半导体制备工程变差的电特征差异，两个输入节点711、712短路时，第1输出节点721的电压和第2输出节点722的电压差异不是“0”。
此外，不仅是上述晶体管元件的电特征差异，由于差分放大器电路内所包含的电阻、电容器、或电感器等无源元件（未示图）的电特征差异，也可能发生电压差异。
即，芯片制备时的工程变差可导致上述无源元件的形状/结构上的差异，由此，上述无源元件在实际的数值上具有差异。
因此，当输入节点711、712短路时，通过比较两个输出节点721、722中哪个输出端的电压较高时，可生成1比特的识别密钥。
例如，第1输入节点711和第2输入节点712短路的情况下，当第1输出节点721的电压值比第2输出节点722的电压值高时，数字值可为“1”，且相反的情况下，数字值可为“0”。
此外，如上所述，当单位晶格为N个时，可生成N比特的数字值。
图8是用于说明根据本发明的又另一个实施例的数字值生成单元的结构 110或410的示例性电路图。
在本实施例中，利用SR锁存器(Set-Reset Latch)来体现数字值生成单元 100或410。如图8所示，在SR锁存器的多个实施例中例示出图8(a)和(b)两种。
图8(a)为使用或非门(NOR gate)的体现，且图8(b)为使用与非门（NAND gate)的体现。
为了使或非门和与非门的体现中具有相同的逻辑输入及输出，与非门(b) 体现中两个输入Sb和Rb分别为或非门体现(a)中的两个输入S和R的反转信号。
在本实施例中，为通过电路(a)或(b)来实现数字值生成单元110或410，首先S和R都输入1。
根据SR锁存器的理论性逻辑表(Logic Table)，当S和R都输入逻辑值“0”时，作为输出值的Q和作为其反转值的Qb将不会定义(undefined)成具有任何值。此外，当S和R都输入逻辑值“1”时，作为输出值的Q和Qb都输出逻辑值“0”。在该状态中，S和R同时改变为“0”时，Q和Qb通过构成两个 NOR的元件的特征值差异来互补性地决定其值。即，Q为“1”时，则Qb为“0”，或相反，Q为“0”时，则Qb为“1”。
上述两种情况中哪一种情况会成为实际的结果具随机性。这是由于构成电路(a)的或非门或电路(b)的与非门的元件特征（阈值电压、迁移率(mobility) 等）互不相同，因此，其结果也不可预测。
因此，经图8(a)或(b)所体现的数字值生成单元110或410中可生成随机的数字值。
图9是用于说明根据本发明的又另一个实施例的数字值生成单元的结构的示例性电路图。
在利用SR锁存器的方面与图8相似，输出节点Q和Qb之间附加有开关 910。
此外，输入节点S和R都输入逻辑值“0”，并将开关910关闭。由此，输出节点Q和Qb的电压为相同的值，该值为相当于逻辑值“1”的电压值和相当于逻辑值“0”的电压值之间的任何特征值。
之后，重新将开关910打开，根据各或非门的逻辑阈值，当输出节点Q为“1”，且Qb为“0”时，或相反，输出节点Q为“0”且Qb为“1”时，所述两种情况中哪一种情况会成为实际的结果具随机性。
与上述的图8相同，该随机性与构成或非门的元件的特征（阈值电压、迁移率等）互不相同，因此，其结果也不可预测。
因此，通过图9所示出的电路被体现数字值生成单元110或410中可生成随机的数字值。
以下，参照图10来说明将数字值锁定单元120结合至数字值生成单元110 中从而来体现数字值生成装置100的具体的电路图。
图10是示出示例性数字值生成装置的电路结构的示图，根据图2的实施例的数字值锁定单元120被结合至根据图8的利用SR锁存器的实施例的数字值生成单元中。
数字值生成单元1010的结构可理解为是参照图8所述的SR锁存器的具体的电路体现。
通过数字值生成单元1010，两个输出端out和out_bar中分别生成不同的数字值，例如：“1”和“0”。根据该结果，数字值锁定单元1020内的熔断器 1021中的任何一方认可接收过电流并断开。
因此，当电力地识别出哪一方的熔断器断开时，便可识别由数字值生成单元1010生成的并由数字值锁定单元1020被锁定的数字值。
熔断器被断开的过程可参照图11的图表进行说明。
图11是用于说明根据图10的实施例在数字值锁定单元1020中执行数字值锁定的过程的示例性图表。
图10的数字值生成单元1010被初始驱动时(First operation)，由于输出out 和out_bar的差异，例如熔断器2中过电流被认可，且熔断器2被断开，因此，数字值被锁定。
此外，图10中构成的熔断器1021的配置示例仅为本发明的多种实施例中的一部分。因此，以下，参照图12来对图10中的示例以外的熔断器的多种配置来进一步进行说明。
图12是示出根据本发明的多种实施例，数字值锁定单元配置在数字值生成装置内的示例性电路图。
(a)示出通过SR锁存器被体现的数字值生成单元，(b)至(d)示出可与SR锁存器一起配置的熔断器的多个位置1210、1220、1230。
对于具体运作，可通过上述图8至图11被充分理解，在此，省略详细的说明。
此外，如图3中所述，也可通过OTP元件来执行数字值锁定，来代替所述熔断器，该实施例将参照图13来进行说明。
图13是用于说明根据本发明的另一个实施例，数字值锁定单元通过OTP 元件被体现时，数字值锁定单元的多种结构的电路图。
与图12相同，(a)示出通过SR锁存器被体现的数字值生成单元，(b)至(d) 示出可与SR锁存器一起配置的OTP元件的多个位置1310、1320、1330。
与此相同，通过该元件，数字值被锁定的过程可通过图3等被充分理解，在此，省略详细的说明。
以下，不仅是SR锁存器的结构，还根据图5至图6中所述的利用逆变器的实施例，示出数字值锁定单元被结合至数字值生成单元的多种电路配置的示例，
图14是示出根据本发明的另一个实施例，数字值生成单元通过图5的实施例被体现时，数字值锁定单元配置在数字值生成装置内的多种示例性电路图。
(a)示出通过图5中所述的逆变器被体现的数字值生成单元，(b)至(e)示出可与逆变器一起配置的熔断器的多个位置1410、1420、1430、1440。
此外，在本实施例中，也可通过OTP元件来执行数字值锁定，来代替所述熔断器，该实施例在图15中被提出。
图15是用于说明根据本发明的另一个实施例，数字值生成单元通过图5 的实施例被体现，且数字值锁定单元通过OTP元件被体现时，数字值锁定单元的多种结构的电路图。
与图14相同，(a)示出通过逆变器被体现的数字值生成单元，(b)至(e)示出可与逆变器一起配置的OTP元件的多个位置1510、1520、1530、1540。
图16是示出根据本发明的另一个实施例，数字值生成单元通过图7的实施例被体现时，数字值锁定单元配置在数字值生成装置内的多种示例性电路图。
(a)示出通过图7中所述的差分放大器被体现的数字值生成单元，(b)至(d) 示出可与差分放大器一起配置的熔断器的多个位置1610、1620、1630。
此外，在本实施例中，也可通过OTP元件来执行数字值锁定，来代替所述熔断器，该实施例在图17中被提出。
图17是用于说明根据本发明的另一个实施例，数字值生成单元通过图7 的实施例被体现，且数字值锁定单元通过OTP元件被体现时，数字值锁定单元的多种结构的电路图。
与图16相同，(a)示出通过差分放大器被体现的数字值生成单元，(b)至(d) 示出可与差分放大器一起配置的OTP元件的多个位置1710、1720、1730。
图18是示出根据本发明的另一个侧面的数字值生成方法的流程图。
在步骤1810中，图1的数字值生成装置100的数字值生成单元110中输入信号被认可。该输入信号认可也可理解为电压认可、电流驱动、初始驱动 (first operation)等。
由此，在步骤1820中，数字值生成单元110利用起因于半导体工程变差的半导体元件的特性值差异，来生成数字值。数字值生成单元110在步骤 1820中生成随机的数字值的过程与图1至图3、图5至图9中所述的相同。
在步骤1830中，数字值锁定单元120将所述步骤1820中生成的随机的数字值锁定，从而保障时不变性。
该数字值的锁定过程与图2至图3、图10至图17中所述的相同。
图19是示出根据本发明的又另一个侧面的数字值生成方法的流程图。
在步骤1910中，输入信号被认可，且数字值生成单元410生成随机数字值的过程与图18的步骤1810至1820相似。
但是，与图18的实施例不同的是，生成的随机数字值被存储在图4中所述的数字值存储单元420中。有关数字值存储单元420的多种实施例与图4中所述的相同。
根据上述的本发明的多种实施例，利用半导体制备工程上的工程变差来生成随机的数字值，并通过将数字值锁定或存储来保障时不变性，使该数字值不会因时间流逝的元件老化(aging)、周围环境（例如温度）的变化、噪音等被改变。
因此，可提供一种具可靠性的随机数字值，在包括安全/认证的多种应用领域中作为识别密钥来使用。
根据本发明的实施例的方法可通过多种计算机手段以可执行的程序指令形态被记录在计算机可读媒体中。该媒体计算机可读媒体可包括独立的或结合的程序指令、数据文件、数据结构等。媒体和程序指令可为了本发明被专门设计和创建，或为计算机软件技术人员熟知而应用。计算机可读媒体的例子包括：磁媒体(magnetic media)，如硬盘、软盘和磁带；光学媒体(optical media)，如CD ROM、DVD；磁光媒体(magneto-optical media)，如光盘 (floptical disk)；和专门配置为存储和执行程序指令的硬件装置，如只读存储器(ROM)、随机存取存储器(RAM)等。程序指令的例子，既包括由编译器产生的机器代码，也包括使用解释程序并可通过计算机被执行的高级语言代码。为执行本发明的运作，所述硬件装置可被配置为以一个以上软件模来运作，反之亦然。
如上所示，本发明虽然已参照有限的实施例和附图进行了说明，但是本发明并不局限于所述实施例，在本发明所属领域中具备通常知识的人均可以从此记载中进行各种修改和变形。
因此，本发明的范围不受说明的实施例的局限或定义，而是由后附的权利要求范围以及权利要求范围等同内容定义。

Claims (13)

1.一种数字值生成装置，包括：
数字值生成单元，利用半导体工程上的工程变差来生成随机的数字值，其中，所述数字值生成单元包括用于生成N比特数字值的N个单位晶格，每个单位晶格均用于生成一个数字值或互补性数字值对；和
数字值锁定单元，所述数字值锁定单元包括控制单元，所述控制单元与所述数字值生成单元连接，并对应所述生成的数字值，以第1状态或第2状态中的任何一个状态被固定，来锁定所述数字值；其中，所述数字值锁定单元还对应包括N个熔断器单元，以及与所述数字值生成单元电连接，根据所述数字值生成单元生成的数字值改变所述N个熔断器单元的物理连接状态的熔断器控制单元；
所述数字值生成单元包括物理防克隆功能PUF；
所述PUF包括SR锁存器，且
当所述SR锁存器的两个输入节点同时输入逻辑电平“1”后，所述两个输入节点又同时输入逻辑电平“0”时，利用两个输出节点值中的至少一个逻辑电平来生成所述数字值，所述两个输出节点值由构成所述SR锁存器的逻辑门的逻辑阈值差异确定；
所述数字值根据所述数字值锁定单元中所述N个熔断器单元的物理连接状态被读取；
当所述N个单位晶格中任一单位晶格所对应的熔断器单元运作一段时间后断开，或运作一段时间后未断开时，该单位晶格的值被处理成无效。
2.如权利要求1所述的数字值生成装置，其中，所述PUF包括第1逆变器和第2逆变器，在相同工程中被制备，并根据所述制备过程中的工程变差具有电特性值的差异，
所述第1逆变器的输出端和所述第2逆变器的输入端被连接至第1节点，且所述第1逆变器的输入端和所述第2逆变器的输出端被连接至不同于所述第1节点的第2节点，当所述第1节点和所述第2节点短路后又开路时，利用所述第1节点和所述第2节点中的至少一个逻辑电平，来生成所述数字值。
3.如权利要求1所述的数字值生成装置，其中，所述PUF包括差分放大器，且
比较所述差分放大器的两个输入节点短路时的两个输出节点各自的电压差异，来生成所述数字值。
4.如权利要求1所述的数字值生成装置，其中，每一所述熔断器单元用于对应所述数字值生成单元初始驱动时所生成的所述数字值，接收过电流断开或是不断开，从而来锁定所述数字值。
5.如权利要求4所述的数字值生成装置，其中，所述第1状态为所述熔断器断开的状态，且所述第2状态为所述熔断器没有断开的状态。
6.如权利要求1所述的数字值生成装置，其中，所述数字值锁定单元，包括至少一个一次性可编程OTP元件，将所述数字值生成单元初始驱动时所生成的所述数字值在所述OTP元件中编程，来固定所述数字值。
7.如权利要求1所述的数字值生成装置，其中，所述数字值锁定单元，包括至少一个非易失性存储元件，用于存储所述数字值生成单元初始驱动时所生成的所述数字值。
8.如权利要求7所述的数字值生成装置，其中，所述非易失性存储元件包括一次性可编程OTP元件及多次可编程MTP元件的其中一种。
9.如权利要求7所述的数字值生成装置，其中，所述非易失性存储元件包括电可擦只读存储器EEPROM、闪存、硅氧化氮氧化硅SONOS、铁电随机存储器FRAM、和电阻式随机存储器RRAM中的至少一个。
10.一种数字值生成方法，包括以下步骤：
数字值生成装置中的数字值生成单元的PUF基于与所述数字值生成装置相关的半导体工程上的工程变差来生成数字值，其中，所述数字值生成单元包括用于生成N比特的数字值的N个单位晶格，每个单位晶格均用于生成一个数字值或互补性数字值对；以及
通过所述数字值生成装置的数字值锁定单元，对应所述生成的数字值，以第1状态或第2状态中的任何一个状态被固定，来锁定所述数字值；其中，所述数字值锁定单元相应地包括N个熔断器单元，以及与所述数字值生成单元电连接，根据所述数字值生成单元生成的数字值改变所述N个熔断器单元的物理连接状态的熔断器控制单元；
所述PUF包括SR锁存器，所述基于与所述数字值生成装置相关的半导体工程上的工程变差来生成数字值的步骤具体包括：
当所述SR锁存器的两个输入节点同时输入逻辑电平“1”后，所述两个输入节点又同时输入逻辑电平“0”时，利用两个输出节点值中的至少一个逻辑电平来生成所述数字值，所述两个输出节点值由构成所述SR锁存器的逻辑门的逻辑阈值差异确定；
所述方法进一步包括：
根据所述N个熔断器单元的物理连接状态读取所述数字值；
当所述N个单位晶格中任一单位晶格所对应的熔断器单元运作一段时间后断开，或运作一段时间后未断开时，将该单位晶格的值处理成无效。
11.如权利要求10所述的数字值生成方法，其中，将所述数字值锁定的步骤，包括以下步骤：
对应所述PUF初始驱动时所生成的所述数字值，在所述数字值锁定单元中包含的N个熔断器单元中认可过电流；以及
根据所述N个熔断器单元是否经所述过电流被断开，来物理性地锁定所述数字值。
12.如权利要求10所述的数字值生成方法，其中，将所述数字值锁定的步骤，包括以下步骤：
对应所述PUF初始驱动时所生成的所述数字值，将所述数字值编程至至少一个非易失性存储器之中。
13.如权利要求12所述的数字值生成方法，其特征在于，所述至少一个非易失性存储器包括一次性可编程OTP元件、多次可编程MTP元件、电可擦只读存储器EEPROM、闪存、硅氧化氮氧化硅SONOS、铁电随机存储器FRAM、和电阻式随机存储器RRAM中的至少一种。
CN201280024965.3A 2011-03-31 2012-03-30 数字值生成装置及方法 Active CN103548040B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2011-0029431 2011-03-31
KR20110029431 2011-03-31
KR10-2012-0033362 2012-03-30
PCT/KR2012/002417 WO2012134239A2 (ko) 2011-03-31 2012-03-30 디지털 값 생성 장치 및 방법
KR1020120033362A KR101237456B1 (ko) 2011-03-31 2012-03-30 디지털 값 생성 장치 및 방법

Publications (2)

Publication Number Publication Date
CN103548040A CN103548040A (zh) 2014-01-29
CN103548040B true CN103548040B (zh) 2017-12-26

Family

ID=47282509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280024965.3A Active CN103548040B (zh) 2011-03-31 2012-03-30 数字值生成装置及方法

Country Status (10)

Country Link
US (3) US9105432B2 (zh)
EP (3) EP3118778B1 (zh)
JP (4) JP2014522134A (zh)
KR (4) KR101237456B1 (zh)
CN (1) CN103548040B (zh)
DK (1) DK2693370T3 (zh)
ES (1) ES2593302T3 (zh)
PL (1) PL2693370T3 (zh)
TW (2) TWI566184B (zh)
WO (1) WO2012134239A2 (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK2693370T3 (en) * 2011-03-31 2016-09-26 Ictk Co Ltd Device and method for generation of a digital value
JP5956313B2 (ja) * 2012-11-13 2016-07-27 ルネサスエレクトロニクス株式会社 認証回路
KR20140126787A (ko) * 2013-04-22 2014-11-03 (주) 아이씨티케이 ＰＵＦ 기반 하드웨어 ＯＴＰ 제공 장치 및 이를 이용한 ２－Ｆａｃｔｏｒ 인증 방법
JP6106043B2 (ja) * 2013-07-25 2017-03-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US10235261B2 (en) 2013-07-26 2019-03-19 Ictk Holdings Co., Ltd. Apparatus and method for testing randomness
US10038446B2 (en) * 2013-08-21 2018-07-31 Carnegie Mellon University Reliability of physical unclonable function circuits
WO2015031685A1 (en) 2013-08-28 2015-03-05 Stc.Unm Systems and methods for analyzing stability using metal resistance variations
US10044513B2 (en) 2013-09-02 2018-08-07 Samsung Electronics Co., Ltd. Security device having physical unclonable function
US11303461B2 (en) 2013-09-02 2022-04-12 Samsung Electronics Co., Ltd. Security device having physical unclonable function
KR101541597B1 (ko) * 2013-09-03 2015-08-03 (주) 아이씨티케이 식별키 생성 장치 및 방법
KR102186475B1 (ko) * 2013-12-31 2020-12-03 주식회사 아이씨티케이 홀딩스 랜덤한 디지털 값을 생성하는 장치 및 방법
US9970986B2 (en) * 2014-03-11 2018-05-15 Cryptography Research, Inc. Integrated circuit authentication
US9548113B2 (en) 2014-11-21 2017-01-17 Panasonic Intellectual Property Management Co., Ltd. Tamper-resistant non-volatile memory device
KR101580196B1 (ko) * 2014-12-15 2015-12-24 고려대학교 산학협력단 물리적 복제 방지 기능을 갖는 플래시 메모리 장치 및 그 구현 방법
KR102222449B1 (ko) * 2015-02-16 2021-03-03 삼성전자주식회사 탭이 내장된 데이터 수신기 및 이를 포함하는 데이터 전송 시스템
US9391030B1 (en) * 2015-02-19 2016-07-12 International Business Machines Corporation On-chip semiconductor device having enhanced variability
CN108780489B (zh) 2015-11-03 2022-09-30 Ictk控股有限公司 识别密钥生成装置及方法
KR101922931B1 (ko) 2015-11-03 2018-11-28 주식회사 아이씨티케이 홀딩스 보안 장치 및 그 동작 방법
KR101799905B1 (ko) * 2016-02-17 2017-11-21 충북대학교 산학협력단 메모리를 이용한 물리적 복제 불가능 함수 보안 칩
US9747982B1 (en) * 2016-02-22 2017-08-29 Arm Ltd. Device and method for generating random numbers
JP6383384B2 (ja) * 2016-06-24 2018-08-29 ウィンボンド エレクトロニクス コーポレーション 半導体装置、半導体装置の製造方法および固有情報の生成方法
CN106168896B (zh) * 2016-07-05 2018-10-09 北京大学深圳研究生院 一种真随机数发生器
US9774317B1 (en) * 2016-08-29 2017-09-26 Amazon Technologies, Inc. Bistable-element for random number generation
JP6471130B2 (ja) 2016-09-20 2019-02-13 ウィンボンド エレクトロニクス コーポレーション 半導体装置およびセキュリティシステム
US9864006B1 (en) * 2016-11-30 2018-01-09 International Business Machines Corporation Generating a unique die identifier for an electronic chip
CN106814991B (zh) * 2017-01-23 2019-12-13 北京大学 基于rram的无偏真随机数生成方法和生成器
JP6339714B2 (ja) * 2017-03-03 2018-06-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置
WO2018175973A1 (en) * 2017-03-23 2018-09-27 Arizona Board Of Regents On Behalf Of Arizona State University Physical unclonable functions with copper-silicon oxide programmable metallization cells
US10381088B2 (en) * 2017-03-30 2019-08-13 Silicon Storage Technology, Inc. System and method for generating random numbers based on non-volatile memory cell array entropy
CN108875417B (zh) * 2017-05-09 2020-05-08 中芯国际集成电路制造(上海)有限公司 Puf特征值的生成方法和具有puf的器件
TWI627555B (zh) * 2017-10-16 2018-06-21 旺宏電子股份有限公司 物理不可複製函數辨識之產生方法及其產生之裝置
CN107689872A (zh) * 2017-11-24 2018-02-13 北京中电华大电子设计有限责任公司 一种实现物理不可克隆功能的电路结构
JP2019121884A (ja) 2017-12-28 2019-07-22 三菱重工業株式会社 集積回路、制御装置、情報配信方法及び情報配信システム
JP2018142396A (ja) * 2018-05-10 2018-09-13 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US10839872B2 (en) 2018-07-03 2020-11-17 Ememory Technology Inc. Random bit cell using an initial state of a latch to generate a random bit
KR102129668B1 (ko) * 2018-08-13 2020-07-02 충북대학교 산학협력단 공정편차를 이용한 디지털 값 생성 장치 및 방법
US11277272B2 (en) * 2018-11-07 2022-03-15 Samsung Electronics Co., Ltd. Integrated circuit and method for challenge-response physically unclonable function
CN111465935B (zh) * 2018-11-19 2023-10-03 深圳市汇顶科技股份有限公司 信号产生电路以及相关方法
US10824396B2 (en) * 2019-01-28 2020-11-03 Nuvoton Technology Corporation Random number generator based on meta-stability of shorted back-to-back inverters
US10734047B1 (en) * 2019-01-29 2020-08-04 Nxp Usa, Inc. SRAM based physically unclonable function and method for generating a PUF response
US11244722B2 (en) 2019-09-20 2022-02-08 Arizona Board Of Regents On Behalf Of Arizona State University Programmable interposers for electrically connecting integrated circuits
CN111082925B (zh) * 2019-10-23 2021-07-30 中山大学 基于aes算法和puf技术的嵌入式系统加密保护装置和方法
KR20210053029A (ko) 2019-11-01 2021-05-11 삼성전자주식회사 물리적 복제 방지 기능 셀들을 포함하는 보안 장치, 보안 장치의 동작 방법 및 물리적 복제 방지 기능 셀 장치의 동작 방법
WO2021100903A1 (ko) * 2019-11-20 2021-05-27 엘지전자 주식회사 복제가 불가능한 디지털 값 생성장치 및 그 방법
US11935843B2 (en) 2019-12-09 2024-03-19 Arizona Board Of Regents On Behalf Of Arizona State University Physical unclonable functions with silicon-rich dielectric devices
KR20220019156A (ko) 2020-08-06 2022-02-16 삼성전자주식회사 물리적 복제 방지 셀들을 포함하는 포함하는 보안 장치 및 그것의 동작 방법
US11601120B2 (en) 2021-02-03 2023-03-07 Nuvoton Technology Corporation Attack-resistant ring oscillators and random-number generators
JPWO2023276733A1 (zh) * 2021-06-28 2023-01-05

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1271962A (zh) * 1999-04-23 2000-11-01 英属维京群岛盖内蒂克瓦尔有限公司 维持密码于集成电路封装内部的装置及方法
US6289454B1 (en) * 1998-06-29 2001-09-11 Vlsi Technology, Inc. Memory configuration which support multiple cryptographical algorithms
CN1380998A (zh) * 2000-03-06 2002-11-20 皇家菲利浦电子有限公司 利用触发器亚稳性产生随机数的方法和设备
US7302458B2 (en) * 2003-03-14 2007-11-27 Nxp B.V. Method and apparatus for choosing a combination of logic for generating random numbers using a difference signal

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4995004A (en) * 1989-05-15 1991-02-19 Dallas Semiconductor Corporation RAM/ROM hybrid memory architecture
US5978297A (en) * 1998-04-28 1999-11-02 Micron Technology, Inc. Method and apparatus for strobing antifuse circuits in a memory device
US6161213A (en) 1999-02-17 2000-12-12 Icid, Llc System for providing an integrated circuit with a unique identification
US6555204B1 (en) 2000-03-14 2003-04-29 International Business Machines Corporation Method of preventing bridging between polycrystalline micro-scale features
US6906557B1 (en) * 2000-06-30 2005-06-14 Intel Corporation Fuse sense circuit
JPWO2002050910A1 (ja) * 2000-12-01 2004-04-22 株式会社日立製作所 半導体集積回路装置の識別方法と半導体集積回路装置の製造方法及び半導体集積回路装置
US6434077B1 (en) * 2001-03-13 2002-08-13 Mosaid Technologies, Inc. Method and apparatus for selectively disabling logic in a semiconductor device
US6549050B1 (en) * 2001-09-13 2003-04-15 Cypress Semiconductor Corp. Programmable latch that avoids a non-desired output state
JP3604674B2 (ja) * 2001-09-26 2004-12-22 株式会社東芝 乱数生成回路
US6641050B2 (en) * 2001-11-06 2003-11-04 International Business Machines Corporation Secure credit card
EP1391853A1 (fr) * 2001-11-30 2004-02-25 STMicroelectronics S.A. Diversification d'un identifiant unique d'un circuit intégré
FR2833119A1 (fr) * 2001-11-30 2003-06-06 St Microelectronics Sa Generation de quantites secretes d'identification d'un circuit integre
US6777992B2 (en) * 2002-04-04 2004-08-17 The Regents Of The University Of Michigan Low-power CMOS flip-flop
US7840803B2 (en) 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
US6728137B1 (en) * 2003-04-29 2004-04-27 Ememory Technology Inc. Method for programming and reading a plurality of one-time programmable memory blocks
KR101144218B1 (ko) * 2004-05-06 2012-05-10 싸이던스 코포레이션 분리 채널 안티퓨즈 어레이 구조
US7012827B2 (en) * 2004-05-07 2006-03-14 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple electrical fuses shared with one program device
JP2006012211A (ja) * 2004-06-22 2006-01-12 Toshiba Corp 半導体集積回路
US8160244B2 (en) * 2004-10-01 2012-04-17 Broadcom Corporation Stateless hardware security module
JP4524176B2 (ja) 2004-12-17 2010-08-11 パナソニック株式会社 電子デバイスの製造方法
US7230473B2 (en) * 2005-03-21 2007-06-12 Texas Instruments Incorporated Precise and process-invariant bandgap reference circuit and method
KR100752645B1 (ko) * 2005-06-25 2007-08-29 삼성전자주식회사 누설 전류 패스를 차단할 수 있는 퓨즈 회로
EP2011123B1 (en) * 2006-04-13 2015-03-04 Nxp B.V. Semiconductor device identifier generation method and semiconductor device
US7518899B2 (en) * 2006-11-01 2009-04-14 International Business Machines Corporation Method of providing optimal field programming of electronic fuses
JP5113074B2 (ja) 2006-11-06 2013-01-09 パナソニック株式会社 情報セキュリティ装置
US8290150B2 (en) 2007-05-11 2012-10-16 Validity Sensors, Inc. Method and system for electronically securing an electronic device using physically unclonable functions
US7986024B2 (en) * 2007-06-29 2011-07-26 Infineon Technologies Ag Fuse sensing scheme
US7782668B2 (en) * 2007-11-01 2010-08-24 Jonker Llc Integrated circuit embedded with non-volatile one-time-programmable and multiple-time programmable memory
JP2009277326A (ja) * 2008-05-16 2009-11-26 Nec Electronics Corp フューズデータ読み出し回路
US7761714B2 (en) * 2008-10-02 2010-07-20 Infineon Technologies Ag Integrated circuit and method for preventing an unauthorized access to a digital value
US8203861B2 (en) * 2008-12-30 2012-06-19 Invensas Corporation Non-volatile one-time—programmable and multiple-time programmable memory configuration circuit
KR100926214B1 (ko) 2009-04-23 2009-11-09 한양대학교 산학협력단 공정편차를 이용한 디지털 값 생성 장치 및 방법
KR20100117006A (ko) * 2009-07-22 2010-11-02 한양대학교 산학협력단 공정편차를 이용한 디지털 값 생성 장치 및 방법
US20110154061A1 (en) * 2009-12-21 2011-06-23 Babu Chilukuri Data secure memory/storage control
US8619979B2 (en) * 2010-06-25 2013-12-31 International Business Machines Corporation Physically unclonable function implemented through threshold voltage comparison
US8583710B2 (en) * 2010-09-17 2013-11-12 Infineon Technologies Ag Identification circuit and method for generating an identification bit using physical unclonable functions
WO2012045627A1 (en) * 2010-10-04 2012-04-12 Intrinsic Id B.V. Physical unclonable function with improved start-up behavior
US8300450B2 (en) * 2010-11-03 2012-10-30 International Business Machines Corporation Implementing physically unclonable function (PUF) utilizing EDRAM memory cell capacitance variation
KR101139630B1 (ko) * 2010-12-09 2012-05-30 한양대학교 산학협력단 식별키 생성 장치 및 방법
DK2693370T3 (en) * 2011-03-31 2016-09-26 Ictk Co Ltd Device and method for generation of a digital value
ES2615750T3 (es) * 2011-08-16 2017-06-08 Ictk Co., Ltd. Dispositivo y método para autenticación de seguridad entre dispositivos basados en PUF en comunicación máquina a máquina
US8950008B2 (en) * 2012-07-30 2015-02-03 International Business Machines Corporation Undiscoverable physical chip identification
US9742563B2 (en) * 2012-09-28 2017-08-22 Intel Corporation Secure provisioning of secret keys during integrated circuit manufacturing
US8928347B2 (en) * 2012-09-28 2015-01-06 Intel Corporation Integrated circuits having accessible and inaccessible physically unclonable functions
US9088278B2 (en) * 2013-05-03 2015-07-21 International Business Machines Corporation Physical unclonable function generation and management

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6289454B1 (en) * 1998-06-29 2001-09-11 Vlsi Technology, Inc. Memory configuration which support multiple cryptographical algorithms
CN1271962A (zh) * 1999-04-23 2000-11-01 英属维京群岛盖内蒂克瓦尔有限公司 维持密码于集成电路封装内部的装置及方法
CN1380998A (zh) * 2000-03-06 2002-11-20 皇家菲利浦电子有限公司 利用触发器亚稳性产生随机数的方法和设备
US7302458B2 (en) * 2003-03-14 2007-11-27 Nxp B.V. Method and apparatus for choosing a combination of logic for generating random numbers using a difference signal

Also Published As

Publication number Publication date
US20130093502A1 (en) 2013-04-18
DK2693370T3 (en) 2016-09-26
KR20120112336A (ko) 2012-10-11
KR101891089B1 (ko) 2018-08-24
EP2693370B1 (en) 2016-08-17
ES2593302T3 (es) 2016-12-07
US9729334B2 (en) 2017-08-08
KR101237456B1 (ko) 2013-02-26
JP2016181927A (ja) 2016-10-13
EP2693370A4 (en) 2014-10-22
EP2693370A2 (en) 2014-02-05
TWI566184B (zh) 2017-01-11
WO2012134239A2 (ko) 2012-10-04
TWI613596B (zh) 2018-02-01
US20150304115A1 (en) 2015-10-22
EP3118778B1 (en) 2018-08-29
EP3467716B1 (en) 2020-11-04
CN103548040A (zh) 2014-01-29
EP3118778A1 (en) 2017-01-18
JP2017130970A (ja) 2017-07-27
US20170310490A1 (en) 2017-10-26
EP3467716A1 (en) 2019-04-10
TW201702940A (zh) 2017-01-16
WO2012134239A3 (ko) 2013-01-03
US9105432B2 (en) 2015-08-11
PL2693370T3 (pl) 2017-03-31
JP2014522134A (ja) 2014-08-28
JP2015080252A (ja) 2015-04-23
KR20120112246A (ko) 2012-10-11
KR20180128373A (ko) 2018-12-03
TW201303741A (zh) 2013-01-16
KR20180098482A (ko) 2018-09-04

Similar Documents

Publication Publication Date Title
CN103548040B (zh) 数字值生成装置及方法
CN106295408B (zh) 集成电路及加密方法
US10715340B2 (en) Non-volatile memory with security key storage
CN106056003B (zh) 用于生成识别密钥的装置
US10341122B2 (en) Electronic appliance and network of the same
US20160307628A1 (en) Memory circuits using a blocking state
JP2006072843A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Cui Bingde

Inventor after: Jin Dongkui

Inventor after: Jin Duiyu

Inventor before: Jin Duiyu

Inventor before: Jin Dongkui

Inventor before: Cui Bingde

CB03 Change of inventor or designer information
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190617

Address after: Gyeonggi Do, South Korea

Patentee after: ICTK Holdings Limited

Address before: Seoul, South Kerean

Patentee before: ICTK Limited

TR01 Transfer of patent right