CN106168896B - 一种真随机数发生器 - Google Patents

一种真随机数发生器 Download PDF

Info

Publication number
CN106168896B
CN106168896B CN201610524794.0A CN201610524794A CN106168896B CN 106168896 B CN106168896 B CN 106168896B CN 201610524794 A CN201610524794 A CN 201610524794A CN 106168896 B CN106168896 B CN 106168896B
Authority
CN
China
Prior art keywords
resistive switching
random number
stage
switching device
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610524794.0A
Other languages
English (en)
Other versions
CN106168896A (zh
Inventor
黄继攀
王新安
陈红英
郭纪家
江宇宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Shenzhen Graduate School
Original Assignee
Peking University Shenzhen Graduate School
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Shenzhen Graduate School filed Critical Peking University Shenzhen Graduate School
Priority to CN201610524794.0A priority Critical patent/CN106168896B/zh
Publication of CN106168896A publication Critical patent/CN106168896A/zh
Application granted granted Critical
Publication of CN106168896B publication Critical patent/CN106168896B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electronic Switches (AREA)

Abstract

本申请公开了一种真随机数发生器，包括随机源，包括两个阻变开关器件；电压施加单元，用于在各阻变开关器件的两端施加不同的电压，以将各阻变开关器件置为高阻态或低阻态；比较单元，用于当电压施加单元对两个被置为高阻态的阻变开关器件的一端分别施加一不影响阻变开关器件本身电阻的电压时，比较两个阻变开关器件另一端的电压，以输出结果。

Description

一种真随机数发生器
技术领域
本申请涉及信息安全领域和集成电路领域，具体涉及一种真随机数发生器。
背景技术
随着信息革命的逐渐深入，海量的数据正在发生，海量的账号正在逐渐诞生。为了保护信息的安全，特别是一些涉及用户隐私、公司、单位和国家等的机密信息的安全，现代密码技术被应用到现代的安全系统中。由于数字签名、密钥管理和几乎所有的密码协议和算法(如AES等)都要用到随机数，因此，使用随机数的信息安全技术，其安全性都要受到随机数的随机性和安全性的制约。
随机数可由随机数发生器来产生，随机数发生器分为两类，一类是伪随机数发生器(PRNG，Pseudo-Random Number Generator)，另一类是真随机数发生器(TRNG，TrueRandom Number Generator)。
伪随机数发生器，顾名思义，其产生的随机数不是真正的随机数，而是可被预测的序列。伪随机数发生器一般根据一个“种子”，然后由一定的数学算法和程序运算一步一步递推出“随机数”序列。这种“随机数”序列是“种子”的函数，不是真正随机的。攻击者一旦得到该“种子”，那么就可以计算得到该伪随机数发生器的随机数序列，这样整个信息系统都会被直接攻破，因此，在一些信息安全要求较高的地方，都不使用伪随机数发生器来产生随机数。
真随机数发生器，顾名思义，其产生的随机是真正的随机数，是不可被预测的序列。真随机数发生器一般是利用了物理和工艺过程中的熵源(即随机源)，来产生真随机数。由于整个信息系统中，集成电路是不可或缺的，因此基于集成电路的真随机数发生器是最常用的真随机数发生器。
由于真随机数发生器产生的是不可被预测的真正的随机数序列，因此在对安全性有较高要求的地方一般都是采用真随机数发生器。
发明内容
针对上述情况，本申请提供一种真随机数发生器，用于产生不可被预测的真正的随机数序列。
本申请提供的真随机数发生器，包括：
随机源，包括两个阻变开关器件；
电压施加单元，用于在各阻变开关器件的两端施加不同的电压，以将各阻变开关器件置为高阻态或低阻态；
比较单元，用于当电压施加单元对两个被置为高阻态的阻变开关器件的一端分别施加一不影响阻变开关器件本身电阻的电压时，比较两个阻变开关器件另一端的电压，以输出结果。
较优地，所述电压施加单元在每个工作周期都分三个阶段对阻变开关器件的两端施加不同电压：在置高阶段，电压施加单元对两个阻变开关器件的施加电压以使得两个阻变开关器件都被置为高阻态；在随机数产生阶段，电压施加单元分别对两个阻变开关器件的一端施加一不影响阻变开关器件本身电阻的电压；在置低阶段，电压施加单元对两个阻变开关器件的施加电压以使得两个阻变开关器件都被置为低阻态。
较优地，两个阻变开关器件在随机数产生阶段未被电压施加单元施加电压的一端，都连接于比较单元的同一输入端，比较单元的另一端输入端则接地；或者，两个阻变开关器件在随机数产生阶段未被电压施加单元施加电压的一端，分别连接于比较单元的两个输入端。
较优地，电压施加单元包括第一电源Vx、第二电源Vy以及第三电源，所述第一电源Vx和第三电源配合，以使一个阻变开关器件在置高阶段被置为高阻态，在置低阶段被置为低阻态，以及第一电源Vx还用于使此阻变开关器件的一端在随机数产生阶段被施加一不影响阻变开关器件本身电阻的电压；所述第二电源Vy和第三电源配合，以使另一个阻变开关器件在置高阶段被置为高阻态，在置低阶段被置为低阻态，以及第二电源Vy还用于使此阻变开关器件的一端在随机数产生阶段被施加一不影响阻变开关器件本身电阻的电压。
较优地，所述第三电源包括一开关单元，所述开关单元的输入端接地，输出端分别与两个阻变开关器件连接，控制端用于接收控制信号，使所述开关单元在置高阶段和置低阶段是导通状态，在随机数产生阶段是断开状态。
较优地，所述开关单元为一传输门。
较优地，所述比较单元为一高灵敏电压比较器。
较优地，所述真随机数发生器还包括一采样单元，用于在随机数产生阶段，对比较单元的输出端进行采样。
较优地，所述采样单元为一D触发器，其在随机数产生阶段被触发，以完成对比较单元的输出端进行采样。
本申请的有益效果是：
依上述实施的真随机数发生器，基于阻变开关器件来设计，结构新颖简单；以阻变开关器件不同周期间高阻态的涨落(variation)作为随机源，阻变开关器件不同周期间高阻态的涨落是基于器件和工艺本身的，因而具有真随机性；使用两个耦合的阻变开关器件，使得产生的0和1数量基本相等，随机数序列均一性较好；随机源转换为比特位仅需要一个电压比较器和D触发器，控制电路仅仅需要一个传输门，结构简单新颖；金属氧化物阻变开关器件能够和CMOS工艺兼容，使得整个电路可以在现有的半导体工艺上进行制造，成为集成电路级别的真随机数发生器而不是PCB板级的真随机数发生器。金属氧化物阻变开关器件本身较小，同时整个电路结构简单，因此，整体的面积较小，进一步地，由于面积较小，进而制造成本更低。
附图说明
图1为经典的阻变开关器件的IV曲线示意图；
图2为本申请一种实施例的真随机发生器的结构示意框图；
图3为本申请一种实施例的真随机发生器的电路结构示意图；
图4为本申请一种实施例的真随机发生器的工作时序图；
图5为本申请一种实施例的真随机发生器的工作仿真时序图。
具体实施方式
下面通过具体实施方式结合附图对本申请作进一步详细说明。
2008年，惠普实验室的科研人员首次使用氧化钽实现了阻变开关器件。阻变开关器件有高阻态和低阻态两种状态，可以提供Reset操作置为高阻和Set操作置为低阻。根据Reset和Set操作电压极性的不同，阻变开关器件分为单极型和双极型。目前来讲，双极型阻变开关器件在功耗、面积、擦写次数、寿命、非易失性等性能方面相比单极型较好。金属氧化物阻变器件以金属氧化物作为阻变材料层，是一种双极性阻变开关器件，且可以和CMOS工艺相兼容。目前阻变开关器件一般用于存储器，其组成阵列用于存储领域时，一般被称为阻变随机存储器(Resistive Random Access Memory)。
对于阻变开关器件来说，在不同的操作周期(Cycle)，其被置为高阻态时，存在随机涨落(Variation)，换句话说，阻变开关器件每次Reset被置为高阻态后，其阻值有较小的偏差，这种现象的产生是由于每次Reset后导电细丝断裂后的形状不同。请参照图1，图1为经典的阻变开关器件的IV曲线图，从图中可以看到不同的周期后得到的高阻不同，各高阻之间存在一定的随机涨落(Variation)。高阻的随机涨落是由于阻变开关器件本身的特性导致的，因此，发明人考虑将其作为真随机数发生器的随机源。
请参照图2和图3，本申请提出的真随机数发生器包括随机源10、电压施加单元30以及比较单元50，在一较优实施例中，还可以包括采样单元70，下面具体说明。
随机源10包括两个阻变开关器件，例如第一阻变开关器件11和第二阻变开关器件12。阻变开关器件包括两端，一端为顶电极，另一端为底电极。
电压施加单元30用于在各阻变开关器件的两端施加不同的电压，以将各阻变开关器件置为高阻态或低阻态。具体地，电压施加单元30在第一阻变开关器件11的两端施加电压，以将第一阻变开关器件11置为高阻态或低阻态；以及电压施加单元30在第二阻变开关器件12的两端施加电压，以将第二阻变开关器件12置为高阻态或低阻态。在一实施例中，电压施加单元30在每个工作周期都分三个阶段对阻变开关器件11、12的两端施加不同电压：在置高阶段，电压施加单元30对两个阻变开关器件11、12的施加电压以使得两个阻变开关器件11、12都被置为高阻态；在随机数产生阶段，电压施加单元30分别对两个阻变开关器件11、12的一端(例如顶电极)施加一不影响阻变开关器件本身电阻的电压；在置低阶段，电压施加单元30对两个阻变开关器件11、12的施加电压以使得两个阻变开关器件11、12都被置为低阻态。在一实施例中，电压施加单元30包括第一电源Vx、第二电源Vy以及第三电源，第一电源Vx和第三电源配合，以使一个阻变开关器件(例如第一阻变开关器件11)在置高阶段被置为高阻态，在置低阶段被置为低阻态，以及第一电源Vx还用于使此阻变开关器件(第一阻变开关器件11)的一端(例如顶电极)在随机数产生阶段被施加一不影响阻变开关器件本身电阻的电压；第二电源Vy和第三电源配合，以使另一个阻变开关器件(例如第二阻变开关器件12)在置高阶段被置为高阻态，在置低阶段被置为低阻态，以及第二电源Vy还用于使此阻变开关器件(第二阻变开关器件12)的一端(例如顶电极)在随机数产生阶段被施加一不影响阻变开关器件本身电阻的电压。在一实施例中，第三电源包括一开关单元31，开关单元31的输入端接地，输出端分别与两个阻变开关器件11、12连接，控制端用于接收控制信号，使开关单元31在置高阶段和置低阶段是导通状态，在随机数产生阶段是断开状态。在一具体实施例中，开关单元31为一传输门，传输门的输入端、输出端分别为开关单元31的输入端、输出端，传输门的控制端包括两个，分别用于接收控制信号Vctrl和～Vctrl，以使得传输门在置高阶段和置低阶段是导通状态，在随机数产生阶段是断开状态。
比较单元50用于当电压施加单元30对两个被置为高阻态的阻变开关器件11、12的一端分别施加一不影响阻变开关器件本身电阻的电压时，比较两个阻变开关器件11、12另一端的电压，以输出结果。在一实施例中，两个阻变开关器件11、12在随机数产生阶段未被电压施加单元30施加电压的一端，都连接于比较单元50的同一输入端，比较单元50的另一端输入端则接地；或者，两个阻变开关器件11、12在随机数产生阶段未被电压施加单元30施加电压的一端，分别连接于比较单元50的两个输入端。例如，在第一阻变开关器件11的顶电极施加一不影响其本身电阻的电压，在第二阻变开关器件12的顶电极施加一不影响其本身电阻的电压，比较单元50比较第一阻变开关器件11的底电极与第二阻变开关器件12的底电极的电压，以输出结果；其中，第一阻变开关器件11的底电极可以连接于比较单元50的一个输入端，而第二阻变开关器件12的底电极可以连接于比较单元50的另一个输入端，或者，第一阻变开关器件11的底电极和第二阻变开关器件12的底电极共同连接于比较单元50的同一个输入端，而比较单元50的另一个输入端则接地。在一具体实施便中，比较单元50为一高灵敏电压比较器。
采样单元70用于在随机数产生阶段，对比较单元50的输出端进行采样。在一实施例中，采样单元70为一D触发器，其在随机数产生阶段被触发，以完成对比较单元50的输出端进行采样。在一实施例中，D触发器可以是边沿触发型。
下面不妨以图3所示的真随机数发生器来例，结合图4，对本申请的真随机数发生器的工作原理和过程作进一步地说明。
图3中，2个耦合的阻变开关器件11、12提供随机源(熵源)，两个阻变开关器件11、12的顶电极(图中有折线的一端)接周期性的控制电压Vx、Vy，底电极并联在一起接传输门的输出端和电压比较器的信号输入端，电压比较器的另一输入端接地。信号Vx、Vy、Vctrl、～Vctrl为周期性的波形信号，图4为它们的时序图。
本申请的真随机数发生器周期性产生随机数，每个周期产生一个随机数，每个周期分为依次被分为三个阶段：置高阶段、随机数产生阶段和置低阶段。
(1)置高阶段
在置高阶段，就是对两个阻变器件11、12进行Reset操作，将两个阻变器件11、12都置为高阻态。
具体地，电压信号Vctrl和～Vctrl有效，传输门导通，两个阻变开关器件11、12的底电极(即比较器的信号输入端in)电平被下拉到地；电压信号Vx和Vy经过一段时间的为0后，都逐渐变为负电压Vmax1，之后又逐渐变回到0，在此过程中，这两个阻变开关器件都被负电压Vmax1置到高阻态，由于这两个阻变器件11、12不可能是绝对一样的(通俗地讲，世界上没有完全相同的两片叶子)因此这两个阻变器件11、12的随机涨落也是不一样的，这就造成这两个阻变器件11、12被置为高阻态后，其高阻值存在一定的随机差异。
(2)随机数产生阶段
电压信号Vctrl和～Vctrl变为无效，传输门变成不导通的状态，两个阻变开关器件11、12的底电极以及比较器的信号输入端in不再被一个接地的电源拉低到接地电平。同时Vx从0逐渐地增大到Vread，Vy从0逐渐地减小到-Vread电压，Vread和-Vread电压足够小不足以影响阻变开关器件阻值的变化，即不会使阻变开关器件的阻值发生变化。
由于这两个阻变开关器件11、12被置为高阻态后，其阻值之间存在差异，因此，在分压的过程中比较器的in端，此节点为一较小的负电压或者正电压，例如，当第一阻变开关器件11的阻值比第二阻变开关器件12大时，则比较器的in端的电压为-Vread到0之间的一个负电压，当第一阻变开关器件11的阻值比第二阻变开关器件12小时，则比较器的in端的电压为0到Vread之间的一个正电压。当比较器的in端为正电压时，比较器输出Vmax(例如一个高电平)，当比较器的in端为负电压或0时，比较器则维持为输出Vmin(例如一个低电平)。
在一实施例中，边沿触发的D触发器的时钟上升沿沿恰好是随机数产生阶段的时间正中点，这时恰好比较器的输出端数据已经保持稳定，采集到一个随机的0或者1。
(3)置低阶段：
电压信号Vctrl和～Vctrl恢复有效，传输门导通，两个阻变开关器件11、12的底电极和比较器的信号输入端in的电平被拉回到0电平；电压信号Vx和Vy均变端均可以变成一个正的三角波，使得两个阻变开关器件11、12被正电压Vmax2进行Set操作，即被置回到低阻态。
以上就就是一个完整的周期，产生了一个随机数。由于存在不同周期间的阻态涨落，再加上两个个阻变开关器件11、12共同分压，导致每个周期的置高阶段之后比较器的输入端in为随机的较小正电压或者负电压，经过比较器和D触发器的数据转换和采样，D触发器的Q端得以输出随机数序列。
下面再举一个实际的例子。
不妨仍以图3所示的电路图为例，使用65nm的工艺来设计传输门、比较器和D触发器，以及与CMOS工艺兼容的金属氧化物阻变开关器件。
工作周期为1ms，Vmax1＝Vmax2＝2V，Vread＝0.5V，在随机数产生阶段的中间时间点，D触发器的上升沿到来把比较器端的输出信号进行读取。
以0到1ms这一周期内的Vx和Vy信号来进行说明：0到0.1ms内，信号Vx和Vy保持为0电压；0.1到0.2ms内，Vx和Vy线性降低到-2V，以进行Reset操作；0.2ms到0.3ms内，Vx和Vy逐渐回到0电压；0.3到0.4ms内，Vx和Vy保持为0；0.4到0.5ms内，Vx从0升到0.5V，Vy从0降低为-0.5V，读取两个高阻态的差异；0.5到0.6ms内，Vx和Vy逐渐回到0电压；0.6到0.7ms内，Vx和Vy保持为0电压；0.7到0.8ms内Vx和Vy从0升到2V，以进行Set操作；0.8到0.9ms内，Vx和Vy逐渐回到0电压；0.9到1ms内，Vx和Vy保持0电压不变，准备进入下一周期。
在上述0到1ms内，只有0.35到0.65ms内，Vctrl为0、～Vctrl为1，传输门关断，以方便进行读取操作，其余时间Vctrl为1、～Vctrl为0，传输门导通，将比较器的in端拉到0电平，以方便两个阻变开关器件11、12进行Set操作和Reset操作。1ms后，不断地重复0到1ms的波形，来不断地产生随机比特位。
请参照图5，为本申请在Cadence公司的仿真平台上进行抽取寄生参数后的电路级的仿真(后仿)，得到了1000万随机数序列。这1000万的比特位分为10组每组100万个比特位，采用了NIST SP800-2200的测试软件进行15项子测例进行测试，p值和测试通过率均通过，因而证明测试数据是真随机数，本申请是可行的，是能够产生真正的随机数序列的装置。
本申请是一种基于阻变开关器件的真随机数发生器，结构新颖简单。其以阻变开关器件不同周期间高阻态的涨落(variation)作为熵源，是基于器件和工艺本身的，具有真随机性(即使用基于阻变开关器件不同周期内导电细丝断裂的形状不同形成的高阻态涨落(variation)，具有真随机性)；金属氧化物的阻变开关器件工艺与CMOS工艺相兼容，整个电路可在一定的工艺上一次流片完成，由于使用了阻变开关器件和比较简单的结构，使得面积很小。另上，使用两个阻变开关耦合的方式，使得真随机数发生器产生的0和1的比特位基本相等，均一性较好。而使用电压比较器成功地将高阻态的涨落转换为电压，并经过D触发器的采样使得可以和其他数字电路模块相连接。使用传输门使得一个周期内在随机数产生阶段外提供一个拉到地的信号，从而方便地进行Reset操作和Set操作。传输门关断的时候比较器的in端的电压受Vread和两个阻变器件的电路影响。在一实施例中，作为本发明的拓展，可以在控制信号相同的情况下，用多路本发明的电路产生多比特并行的的随机序列。
以上内容是结合具体的实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请发明构思的前提下，还可以做出若干简单推演或替换。

Claims (9)

1.一种真随机数发生器，其特征在于，包括：
随机源，包括两个阻变开关器件；
电压施加单元，用于在各阻变开关器件的两端施加不同的电压，以将各阻变开关器件置为高阻态或低阻态；
比较单元，用于当电压施加单元对两个被置为高阻态的阻变开关器件的一端分别施加一不影响阻变开关器件本身电阻的电压时，比较两个阻变开关器件另一端的电压，以输出结果。
2.如权利要求1所述的真随机数发生器，其特征在于，所述电压施加单元在每个工作周期都分三个阶段对阻变开关器件的两端施加不同电压：在置高阶段，电压施加单元对两个阻变开关器件的施加电压以使得两个阻变开关器件都被置为高阻态；在随机数产生阶段，电压施加单元分别对两个阻变开关器件的一端施加一不影响阻变开关器件本身电阻的电压；在置低阶段，电压施加单元对两个阻变开关器件的施加电压以使得两个阻变开关器件都被置为低阻态。
3.如权利要求2所述的真随机数发生器，其特征在于，两个阻变开关器件在随机数产生阶段未被电压施加单元施加电压的一端，都连接于比较单元的同一输入端，比较单元的另一端输入端则接地；或者，两个阻变开关器件在随机数产生阶段未被电压施加单元施加电压的一端，分别连接于比较单元的两个输入端。
4.如权利要求3所述的真随机数发生器，其特征在于，电压施加单元包括第一电源Vx、第二电源Vy以及第三电源，所述第一电源Vx和第三电源配合，以使一个阻变开关器件在置高阶段被置为高阻态，在置低阶段被置为低阻态，以及第一电源Vx还用于使此阻变开关器件的一端在随机数产生阶段被施加一不影响阻变开关器件本身电阻的电压；所述第二电源Vy和第三电源配合，以使另一个阻变开关器件在置高阶段被置为高阻态，在置低阶段被置为低阻态，以及第二电源Vy还用于使此阻变开关器件的一端在随机数产生阶段被施加一不影响阻变开关器件本身电阻的电压。
5.如权利要求4所述的真随机数发生器，其特征在于，所述第三电源包括一开关单元，所述开关单元的输入端接地，输出端分别与两个阻变开关器件连接，控制端用于接收控制信号，使所述开关单元在置高阶段和置低阶段是导通状态，在随机数产生阶段是断开状态。
6.如权利要求5所述的真随机数发生器，其特征在于，所述开关单元为一传输门。
7.如权利要求1所述的真随机数发生器，其特征在于，所述比较单元为一高灵敏电压比较器。
8.如权利要求1至7任一项所述的真随机数发生器，其特征在于，还包括一采样单元，用于在随机数产生阶段，对比较单元的输出端进行采样。
9.如权利要求8所述的真随机数发生器，其特征在于，所述采样单元为一D触发器，其在随机数产生阶段被触发，以完成对比较单元的输出端进行采样。
CN201610524794.0A 2016-07-05 2016-07-05 一种真随机数发生器 Expired - Fee Related CN106168896B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610524794.0A CN106168896B (zh) 2016-07-05 2016-07-05 一种真随机数发生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610524794.0A CN106168896B (zh) 2016-07-05 2016-07-05 一种真随机数发生器

Publications (2)

Publication Number Publication Date
CN106168896A CN106168896A (zh) 2016-11-30
CN106168896B true CN106168896B (zh) 2018-10-09

Family

ID=58064796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610524794.0A Expired - Fee Related CN106168896B (zh) 2016-07-05 2016-07-05 一种真随机数发生器

Country Status (1)

Country Link
CN (1) CN106168896B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106814991B (zh) * 2017-01-23 2019-12-13 北京大学 基于rram的无偏真随机数生成方法和生成器
CN109814837B (zh) * 2019-01-15 2020-11-27 北京大学深圳研究生院 基于阻变式存储器的lfsr电路及其伪随机数据序列产生方法
CN111338602A (zh) * 2020-04-02 2020-06-26 北京大学 一种用于随机计算的比特流生成器及生成方法
CN118394303A (zh) * 2024-05-08 2024-07-26 新存科技(武汉)有限责任公司 随机数产生器和随机数序列生成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7587439B1 (en) * 2001-08-31 2009-09-08 Intergrated Device Technology, Inc. Method and apparatus for generating a random bit stream in true random number generator fashion
CN103403670A (zh) * 2011-06-03 2013-11-20 株式会社东芝 用于伪随机数生成的半导体存储器件
CN103548040A (zh) * 2011-03-31 2014-01-29 Ictk有限公司 数字值生成装置及方法
CN103890712A (zh) * 2011-09-20 2014-06-25 高通股份有限公司 用于随机数产生器的具有磁阻元件的熵源
CN104572014A (zh) * 2013-10-15 2015-04-29 飞思卡尔半导体公司 具有重复激活的振荡器的真随机数生成器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1988450A1 (en) * 2007-04-30 2008-11-05 Aristocrat Technologies Australia Pty. Ltd. Method of generating random numbers for a gaming system
US20100281088A1 (en) * 2009-04-29 2010-11-04 Psigenics Corporation Integrated true random number generator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7587439B1 (en) * 2001-08-31 2009-09-08 Intergrated Device Technology, Inc. Method and apparatus for generating a random bit stream in true random number generator fashion
CN103548040A (zh) * 2011-03-31 2014-01-29 Ictk有限公司 数字值生成装置及方法
CN103403670A (zh) * 2011-06-03 2013-11-20 株式会社东芝 用于伪随机数生成的半导体存储器件
CN103890712A (zh) * 2011-09-20 2014-06-25 高通股份有限公司 用于随机数产生器的具有磁阻元件的熵源
CN104572014A (zh) * 2013-10-15 2015-04-29 飞思卡尔半导体公司 具有重复激活的振荡器的真随机数生成器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
低限流下含 Ag 电极的 BiFeO3薄膜的阻变开关特性;闫小兵等;《人工晶体学报》;20151130;第44卷(第11期);全文 *

Also Published As

Publication number Publication date
CN106168896A (zh) 2016-11-30

Similar Documents

Publication Publication Date Title
CN106168896B (zh) 一种真随机数发生器
Carboni et al. Stochastic memory devices for security and computing
Rose et al. A write-time based memristive PUF for hardware security applications
Stoliar et al. A leaky‐integrate‐and‐fire neuron analog realized with a Mott insulator
Lu et al. Low-power artificial neurons based on Ag/TiN/HfAlOx/Pt threshold switching memristor for neuromorphic computing
US9966138B2 (en) Device and method for generating random numbers
CN103890712B (zh) 用于随机数产生器的具有磁阻元件的熵源
Balatti et al. Physical unbiased generation of random numbers with coupled resistive switching devices
US10860292B2 (en) Device and method for generating random numbers
US10078800B2 (en) Artificial neuron comprising a resistive memory having a stochastic behavior
US20140268994A1 (en) Write-Time Based Memristive Physical Unclonable Function
Jerry et al. Stochastic insulator-to-metal phase transition-based true random number generator
Sahay et al. Recent trends in hardware security exploiting hybrid CMOS-resistive memory circuits
US20180321913A1 (en) Tunable true random number generator using programmable metallization cell(s)
FR2851065A1 (fr) Cartes a microprocesseur ayant des circuits de protection qui empechent des attaques par analyse de puissance, et procedes pour les faire fonctionner
Arafin et al. A survey on memristor modeling and security applications
Sahay et al. OxRAM RNG circuits exploiting multiple undesirable nanoscale phenomena
Mahmoodi et al. Experimental demonstrations of security primitives with nonvolatile memories
CN114995787B (zh) 一种基于忆阻器的真随机数发生器及其生成随机数的方法
Xing et al. Stochastic current response in diffusive memristor for security applications
Amer et al. Design techniques for in-field memristor forming circuits
CN110088760A (zh) 使用片上存储单元的逻辑加密
Potteiger et al. A one Zener diode, one memristor crossbar architecture for a write-time-based PUF
CN104008775B (zh) 多次可规划非易失性查找表及输出位产生方法
Carboni et al. Applications of resistive switching memory as hardware security primitive

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181009

Termination date: 20200705

CF01 Termination of patent right due to non-payment of annual fee