CN103545315B - 一种闪存单元及其制造方法 - Google Patents

Abstract

本发明公开了一种闪存单元，包括半导体基板；半导体基板的上表面设置有栅氧化层，栅氧化层的上表面设置有下多晶硅栅极，下多晶硅栅极的上表面设置有介电层，介电层的上表面设置有上多晶硅栅层；上多晶硅栅层的上表面，以及上多晶硅栅层、介电层与下多晶硅栅极的一侧面均设置有氧化层；上多晶硅栅层、介电层与下多晶硅栅极的侧面的氧化层上设置有多晶硅层。本发明还公开了一种制造闪存单元的方法。本发明所述的闪存单元仅包括1.5个晶体管，且源极和控制栅极之间的间距较小，因此其面积较小，克服了传统的闪存单元的面积较大的技术缺陷，因此可以广泛应用于半导体技术领域中。

Description

一种闪存单元及其制造方法

技术领域

本发明涉及半导体技术领域，特别涉及一种闪存单元及其制造方法。

背景技术

嵌入式闪存（Embeded-Flash）技术是将闪存存储器电路嵌入到标准的逻辑或混合电路工艺中，由于高效集成的优势，已被广泛应用于各种电子产品、以及有线通讯设备中等等。构成存储器电路的闪存单元（Flash Cell）通常是两层多晶硅结构。

如图1所示，传统的闪存单元的具体结构为：半导体基板（图1中示出的为P型衬底）的上表面设置有栅氧化层，该栅氧化层的上表面设置有间隔开的下多晶硅栅层（图1示为P0），该下多晶硅栅层的上表面设置有介电层（Inter Poly Dielectrics，即IPD），该介电层的上表面设置有与下多晶硅栅层相对应相互间隔开的上多晶硅栅层（图1示为P1）。但是，从图1中可以明显看出，源极（Source Gate，即SG）和控制栅极（Control Gate，即控制栅极）的距离较大，且传统的闪存单元包括两个晶体管，因此该闪存单元面积较大，不能满足人们对半导体元件较小尺寸的需求。

发明内容

针对上述问题，本发明的目的是提供一种可以在满足使用性能的前提下具有较小面积闪存单元的闪存单元及其制造方法。

为达到上述目的，本发明采用如下技术方案：

一种闪存单元，包括半导体基板；

所述半导体基板的上表面设置有栅氧化层，所述栅氧化层的上表面设置有下多晶硅栅极，所述下多晶硅栅极的上表面设置有介电层，所述介电层的上表面设置有上多晶硅栅层；

所述上多晶硅栅层的上表面，以及上多晶硅栅层、所述介电层与所述下多晶硅栅极的一侧面均设置有氧化层；

所述上多晶硅栅层、所述介电层与所述下多晶硅栅极的一侧面的氧化层上设置有多晶硅层。

进一步地，所述半导体基板为P型衬底。

进一步地，所述介电层为氧化物-氮化物-氧化物(Oxide-Nitride-Oxide，即ONO)叠层。

进一步地，所述多晶硅层为扇形结构。

进一步地，所述上多晶硅栅极为控制栅极(Control Gate，即CG)，所述下多晶硅栅极为浮置栅极（Floating Gate，即FG）。

一种制造权利要求1所述的闪存单元的方法，包括以下步骤：

步骤一：提供一半导体基板，在所述半导体基板的上表面设置栅氧化层，在所述栅氧化层的上表面设置下多晶硅栅极，在所述下多晶硅栅极的上表面设置介电层，在所述介电层的上表面设置上多晶硅栅层，形成了第一半成品；并在所述第一半成品的上表面涂覆光阻（Photo Resister，即PR）；

步骤二：去除所述第一半成品的上多晶硅栅层上的光阻并进行离子注入；

步骤三：去除所述第一半成品的半导体基板上的光阻，形成了第二半成品；在所述第二半成品的上表面沉积氧化层，并在所述氧化层的外表面沉积多晶硅层，形成了第三半成品；

步骤四：蚀刻所述第三半成品的上表面，使得上多晶硅栅层上方以及半导体基板上方的多晶硅层被蚀刻，侧壁(Sidewall)的多晶硅层得以保留，形成第四半成品；

步骤五：在所述第四半成品的上表面涂覆光阻，并蚀刻出贯穿至所述栅氧化层的沟槽，形成了第五半成品；

步骤六：去除所述第五半成品上的光阻并进行离子注入，形成了第六半成品；

步骤七：进一步蚀刻所述第六半成品的沟槽；

步骤八：步骤七形成的闪存单元为两个闪存单元，将其分解为两个独立的闪存单元；

步骤九：至此制作完成闪存单元。

进一步地，步骤三中的第二半成品的上表面沉积的氧化层为高温氧化物（High Temperature Oxidation，即HTO）沉积。

进一步地，所述半导体基板为P型衬底，所述介电层为氧化物-氮化物-氧化物叠层。

进一步地，所述上多晶硅栅极为控制栅极，所述下多晶硅栅极为浮置栅极，所述多晶硅层为源极。

进一步地，所述侧壁的多晶硅层为扇形结构。

进一步地，所述步骤七中的蚀刻为接触式光刻（Contact Photo，即CP）。

本发明采用以上技术方案，其具有以下优点：本发明与传统的闪存单元相比，其具有两个优点：一、本发明的闪存单元包括有1.5个晶体管，与传统的2个晶体管的结构相比，则本发明的闪存单元的面积较小；二、本发明的闪存单元的源极和控制栅极之间的间距较小，则同样可以使得本发明的闪存单元的面积进一步缩小。因此本发明的闪存单元面积较小，克服了传统的闪存单元面积较大的技术缺陷，因此本发明可以广泛应用了半导体技术领域中。

附图说明

图1是传统的闪存单元的纵截面的结构示意图。

图2是本发明的闪存单元的纵截面的结构示意图。

图3至图9是本发明所述的制造闪存单元的工艺步骤流程图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

如图2所示，本发明提供一种闪存单元，包括半导体基板1；

半导体基板1的上表面设置有栅氧化层2，栅氧化层2的上表面设置有下多晶硅栅极3，下多晶硅栅极3的上表面设置有介电层4，介电层4的上表面设置有上多晶硅栅层5；

上多晶硅栅层5的上表面，以及上多晶硅栅层5、介电层4与下多晶硅栅极3的一侧面均设置有氧化层6；

上多晶硅栅层5、介电层4与下多晶硅栅极3的一侧面的氧化层6上设置有多晶硅层7。

本发明的半导体基板1优选采用P型衬底，介电层4优选采用氧化物-氮化物-氧化物叠层。

本发明的多晶硅层7为扇形结构，在本实施例中为四分之一圆结构，其等效为半个晶体管。本发明的多晶硅层7的结构不仅仅限定为扇形结构，也可以为三角形等等其它结构。由于本发明的多晶硅层7的独特结构，因此本发明的闪存单元可以等效为包括1.5个晶体管，则其其面积较小。

在本实施例中，上多晶硅栅极5为控制栅极，下多晶硅栅极3为浮置栅极，多晶硅层7为源极。与传统的闪存单元的控制栅极和源极之间的距离相比，本发明的控制栅极和/或浮置栅极与源极的距离较小，因此本发明的闪存单元的面积较小。

优选地，本发明的栅氧化层2可以设置为与氧化层6的成分相同。

如图3～图9所示，本发明还提供一种制造闪存单元的方法，包括以下步骤：

步骤一：提供一半导体基板1，在半导体基板1的上表面设置栅氧化层2，在栅氧化层2的上表面设置下多晶硅栅极3（即为浮置栅极），在下多晶硅栅极3的上表面设置介电层4，在介电层4的上表面设置上多晶硅栅层5（即为控制栅极），形成了第一半成品；并在第一半成品的上表面涂覆光阻9；在本实施例中，半导体基板1为P型衬底，介电层4为氧化物-氮化物-氧化物叠层。

步骤二：去除第一半成品的上多晶硅栅层5上的光阻9并进行P+离子注入。

步骤三：去除第一半成品的半导体基板1上的光阻9，形成了第二半成品；在第二半成品的上表面沉积氧化层6，并在氧化层6的外表面沉积多晶硅层7（即为源极），形成了第三半成品；在本实施例中，第二半成品的上表面沉积的氧化层6为高温氧化物沉积。

步骤四：蚀刻第三半成品的上表面，使得上多晶硅栅层5上方以及半导体基板1上方的多晶硅层7被蚀刻，侧壁的多晶硅层7得以保留，形成第四半成品；侧壁的多晶硅层7为扇形结构，在本实施例中，为四分之一圆结构。

步骤五：在第四半成品的上表面涂覆光阻9，并蚀刻出贯穿至栅氧化层2的沟槽，形成了第五半成品；

步骤六：去除第五半成品上的光阻9并进行源极/漏极(Source/Drain，即S/D)离子注入，形成了第六半成品。

步骤七：进一步蚀刻第六半成品的沟槽8，该蚀刻为接触式光刻。

步骤八：由步骤七形成的闪存单元为两个以沟槽8为镜面而相互对称的闪存单元，将这两个闪存单元根据需要分解为两个独立的闪存单元。

步骤九：至此制作完成本发明所述的闪存单元。

优选地，在步骤七中，还可以在第六半成品中蚀刻沟槽8后，在沟槽8内部和闪存单元的外围均设置接触件10（如图9所示）。

本发明所述的闪存单元等效为包括1.5个晶体管，且控制栅极和源极的距离较小因此其面积较小，克服了传统的闪存单元的面积较大的技术缺陷，因此可以广泛应用于半导体技术领域中。

以上所述仅为本发明的较佳实施例，并非用来限定本发明的实施范围；如果不脱离本发明的精神和范围，对本发明进行修改或者等同替换，均应涵盖在本发明权利要求的保护范围当中。

Claims (6)

1.一种闪存单元，其特征在于，包括半导体基板；

所述半导体基板的上表面设置有栅氧化层，所述栅氧化层的上表面设置有下多晶硅栅极，所述下多晶硅栅极的上表面设置有介电层，所述介电层的上表面设置有上多晶硅栅层；

所述上多晶硅栅层的上表面，以及上多晶硅栅层、所述介电层与所述下多晶硅栅极的一侧面均设置有氧化层；

所述上多晶硅栅层、所述介电层与所述下多晶硅栅极的一侧面的氧化层上设置有多晶硅层；

所述上多晶硅栅极为控制栅极，所述下多晶硅栅极为浮置栅极，所述多晶硅层为源极栅极；

所述多晶硅层的结构形状包括扇形结构和三角形结构。

2.根据权利要求1所述的闪存单元，其特征在于，所述半导体基板为P型衬底。

3.根据权利要求1所述的闪存单元，其特征在于，所述介电层为氧化物-氮化物-氧化物叠层。

4.一种制造权利要求1所述的闪存单元的方法，其特征在于，包括以下步骤：

步骤一：提供一半导体基板，在所述半导体基板的上表面设置栅氧化层，在所述栅氧化层的上表面设置下多晶硅栅极，在所述下多晶硅栅极的上表面设置介电层，在所述介电层的上表面设置上多晶硅栅层，形成了第一半成品；并在所述第一半成品的上表面涂覆光阻；

步骤二：去除所述第一半成品的上多晶硅栅层上的光阻并进行离子注入；

步骤三：去除所述第一半成品的半导体基板上的光阻，形成了第二半成品；在所述第二半成品的上表面沉积氧化层，并在所述氧化层的外表面沉积多晶硅层，形成了第三半成品；

步骤四：蚀刻所述第三半成品的上表面，使得上多晶硅栅层上方以及半导体基板上方的多晶硅层被蚀刻，侧壁的多晶硅层得以保留，形成第四半成品；

步骤五：在所述第四半成品的上表面涂覆光阻，并蚀刻出贯穿至所述栅氧化层的沟槽，形成了第五半成品；

步骤六：去除所述第五半成品上的光阻并进行离子注入，形成了第六半成品；

步骤七：进一步蚀刻所述第六半成品的沟槽；

步骤八：步骤七形成的闪存单元为两个闪存单元，将其分解为两个独立的闪存单元；

步骤九：至此制作完成闪存单元；

其中，所述上多晶硅栅极为控制栅极，所述下多晶硅栅极为浮置栅极，所述多晶硅层为源极栅极；并且

所述多晶硅层的结构包括扇形结构和三角形结构。

5.根据权利要求4所述的制造闪存单元的方法，其特征在于，步骤三中的第二半成品的上表面沉积的氧化层为高温氧化物沉积。

6.根据权利要求4所述的闪存单元的制造方法，其特征在于，所述半导体基板为P型衬底，所述介电层为氧化物-氮化物-氧化物叠层。