CN103545265A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN103545265A
CN103545265A CN201210450893.0A CN201210450893A CN103545265A CN 103545265 A CN103545265 A CN 103545265A CN 201210450893 A CN201210450893 A CN 201210450893A CN 103545265 A CN103545265 A CN 103545265A
Authority
CN
China
Prior art keywords
lead frame
control substrate
substrate
protuberance
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210450893.0A
Other languages
English (en)
Other versions
CN103545265B (zh
Inventor
中岛泰
芳原弘行
浅地伸洋
小松恒雄
北井清文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN103545265A publication Critical patent/CN103545265A/zh
Application granted granted Critical
Publication of CN103545265B publication Critical patent/CN103545265B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明得到低成本且小型的半导体装置。该半导体装置具有:引线框;功率元件,其安装在所述引线框的一个表面侧;控制基板,其配置在所述引线框上配置有所述功率元件的区域的上方,并搭载有对所述功率元件进行控制的部件;金属线,其使所述引线框和所述控制基板电气且机械连接;绝缘散热板,其粘接在所述引线框的另一表面侧;以及塑模树脂,其对所述引线框、所述功率元件、所述控制基板、所述绝缘散热板进行封装,所述控制基板具有在所述控制基板的面方向上延伸而从所述塑模树脂(7)凸出的凸出部(5a)。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置,特别涉及由塑模(mold)树脂一体封装的半导体装置及其制造方法。
背景技术
由于功率用半导体装置在大电流、高电压下动作,因此,必须确保高绝缘性,并将伴随动作而产生的热量高效地向半导体装置外部释放。作为这种功率用半导体装置,例如在专利文献1中公开了将半导体元件、引线框、控制半导体元件的控制基板、导线配线、控制基板固定部、绝缘板、散热器由塑模树脂一体封装而形成的半导体装置。
在上述专利文献1记载的半导体装置中,通过使引线框的一部分相对于引线框的主面垂直地弯折,构成制造时的控制基板的固定部,发挥相对于引线框的主面在垂直方向支撑控制基板的刚性。通过该固定部,确保控制基板在树脂封装中的定位性。
专利文献1:日本特开2011-96695号公报
发明内容
然而,根据上述现有技术,在由塑模树脂进行封装时,如果为了使塑模成型所需的时间缩短而增大塑模树脂的流入速度,则会产生由塑模树脂流动引起的控制基板的移动或变形。并且,在控制基板大幅移动、变形的情况下,会发生与控制基板连接的导线配线断线等问题。因此,为了防止由塑模树脂流动引起的控制基板移动,必须增大引线框垂直弯折部分及其根部的刚性,从而必须确保引线框垂直弯折部分的截面积较大。
其结果,必须将引线框的面积分出很大一部分用于控制基板的固定及配线,从而存在成本增加的问题。另外,由于需要弯折引线框的加工,所以工时增加,也存在成本增加的问题。另外,存在由于引线框被垂直弯折的部分导致半导体装置的外形变大的问题。
另外,在专利文献1中,关于直接从控制基板向外部取出信号的电极未作说明,而是暂时将导线接合(wire bond)配线与引线框的电极连接,将引线框的电极置于塑模的外部而构成取出信号的电极,将原本具有用于大电流流过的截面积的引线框,作为瞬时至多为1A、通常为几mA左右的电流流过的信号配线的路径使用,使用该路径构成大量配线,这样的做法是不经济的。
本发明是鉴于上述情况而提出的,其目的在于得到低成本且小型的半导体装置及其制造方法。
为了解决上述课题、实现目的,本发明所涉及的半导体装置的特征在于,具有:引线框;半导体元件,其安装在所述引线框的一个表面侧;控制基板,其配置在所述引线框中的配置有所述半导体元件的区域的上方,并搭载有对所述半导体元件进行控制的部件;金属线,其使所述引线框和所述控制基板电气且机械连接;绝缘散热树脂层,其粘接在所述引线框的另一表面侧;以及封装树脂,其对所述引线框、所述半导体元件、所述控制基板、所述绝缘散热树脂层进行封装,所述控制基板具有凸出部,该凸出部在所述控制基板的面方向上延伸,并从所述封装树脂凸出。
发明的效果
根据本发明,可以实现得到低成本且小型的半导体装置的效果。
附图说明
图1-1是示意地表示本发明的实施方式所涉及的功率用半导体装置的概略结构的斜视图。
图1-2是示意地表示本发明的实施方式所涉及的功率用半导体装置的概略结构的剖视图,是沿图1-1的A-A线的剖视图。
图1-3是示意地表示本发明的实施方式所涉及的功率用半导体装置的概略结构的剖视图,是沿图1-2的B-B线的剖视图。
图1-4是示意地表示本发明的实施方式所涉及的功率用半导体装置的概略结构的剖视图,是沿图1-2的C-C线的剖视图。
图1-5是表示本发明的实施方式所涉及的控制基板的主面方向上的外形的俯视图。
图2-1是示意地表示本发明的实施方式所涉及的功率用半导体装置的制造方法的剖视图。
图2-2是示意地表示本发明的实施方式所涉及的功率用半导体装置的制造方法的剖视图。
图2-3是示意地表示本发明的实施方式所涉及的功率用半导体装置的制造方法的剖视图。
图2-4是示意地表示本发明的实施方式所涉及的功率用半导体装置的制造方法的剖视图。
图2-5是示意地表示本发明的实施方式所涉及的功率用半导体装置的制造方法的剖视图。
图3-1是示意地表示本发明的实施方式所涉及的功率用半导体装置的制作中使用的下模的概略结构的斜视图。
图3-2是示意地表示本发明的实施方式所涉及的功率用半导体装置的制作中使用的上模的概略结构的斜视图。
图4是示意地表示塑模的开模状态下的控制基板的凸出部与塑模之间的分模线的关系的剖视图。
图5是示意地表示塑模的合模状态下的控制基板的凸出部与塑模之间的分模线的关系的剖视图。
具体实施方式
下面,基于附图,对本发明所涉及的半导体装置及其制造方法的实施方式详细地进行说明。此外,本发明并不限定于以下所述,可以在不脱离本发明主旨的范围内进行适当变更。另外,在以下所示的附图中,为了便于理解,各部件的比例尺有时与实际不同。在各附图之间也同样。
实施方式
图1-1是示意地表示本发明的实施方式所涉及的功率用半导体装置100的概略结构的斜视图。图1-2是示意地表示本发明的实施方式所涉及的功率用半导体装置100的概略结构的剖视图,是沿图1-1的A-A线的剖视图。图1-3是示意地表示本发明的实施方式所涉及的功率用半导体装置100的概略结构的剖视图,是沿图1-2的B-B线的剖视图。图1-4是示意地表示本发明的实施方式所涉及的功率用半导体装置100的概略结构的剖视图,是沿图1-2的C-C线的剖视图。
如图1-1至图1-4所示,功率用半导体装置100具有引线框1、引线框1的外部端子1a、1b、绝缘散热树脂层即绝缘散热板2、金属基座3、半导体元件即功率元件4、搭载有控制功率元件4的部件的控制基板5、金属线6a、6b、6c,它们通过塑模树脂7一体地成型。此外,实际情况下各部件的数量更多,但在本实施方式中为了便于理解,以较少的部件数量进行说明。
引线框1由铜板或铝板通过冲压成型形成,其构成为,具有从塑模树脂7的外形向外部凸出的外部端子1a和外部端子1b。外部端子1a的一端延长至塑模树脂7的内部,该外部端子1a具有用于与功率元件4软钎焊接合的部位。因此,引线框1(外部端子1a)兼用于功率元件4的图案形成和外部端子形成。
在引线框1的一个表面侧,功率元件4通过焊料8接合紧固而被固定。另外,在引线框1(外部端子1a)中与通过焊料8接合有功率元件4的表面相反一侧的另一表面,依次配置绝缘散热板2和金属基座3。绝缘散热板2例如使用绝缘性的热硬化性树脂,其内部混有绝缘性的填料。
金属基座3由热传导性较高的铜或铝形成,金属基座3的底面构成功率用半导体装置100的底面的一部分。并且,功率元件4的发热经由绝缘散热板2、金属基座3释放。由此可以确保从功率元件4向功率用半导体装置100的底面的散热性。此外,虽未图示,但通常经由导热脂或散热板而在金属基座3的底面安装散热器,释放金属基座3的热量。
与引线框1接合的功率元件4的一部分通过金属线6a与外部端子1b所连接的引线框1导通。另外,该功率元件4通过金属线6b与外部端子1b导通。
控制基板5具有对功率元件4的选通(gate)、驱动、绝缘分离、过电流保护、温度保护、短路保护等功能。在控制基板5的短边方向上,相对的一对端部中的一个端部附近的上表面与外部端子1b通过金属线6c电气且机械连接。更详细地说,在控制基板5的短边方向上,在相对的一对端部中的一个端部附近的上表面形成电极(未图示),该电极通过金属线6c与外部端子1b电气且机械连接。由此,外部端子1b作为直接从控制基板5向外部取出信号的电极起作用。
另外,控制基板5在绝缘散热板2或金属基座3的面方向上,以与绝缘散热板2及金属基座3大致重叠的方式配置在它们的上方。即,功率用半导体装置100通过将控制基板5设置在安装有功率元件4的引线框1的上方,形成使功率元件4和控制基板5在功率用半导体装置100的厚度方向(高度方向)排列的分级组装构造,从而实现小型化。
另外,如图1-5所示,控制基板5在控制基板5的长度方向上,在相对的一对边上具有从该一对边凸出的凸出部5a。凸出部5a设置在该一对边的角部附近的4个位置。图1-5是表示控制基板5的主面方向上的外形的俯视图。
塑模树脂7例如可以使用环氧树脂等热硬化性树脂。通过塑模树脂7,将除了外部端子1a、外部端子1b、金属基座3的露出面及控制基板5的凸出部5a以外的功率用半导体装置100整体进行树脂封装。
在按照上述方式构成的本实施方式所涉及的功率用半导体装置100中,通过设置控制基板5的凸出部5a,可以实现可通过简单的制造工序制造的低成本且小型的功率用半导体装置。
接下来,对于按照上述方式构成的本实施方式所涉及的功率用半导体装置的制造方法,参照图2-1至图2-5进行说明。图2-1至图2-5是示意地表示本实施方式所涉及的功率用半导体装置的制造方法的剖视图。此外,图2-1、图2-2、图2-4是与图1-2相对应的方向的剖视图,图2-3、图2-5是与图1-3相对应的方向的剖视图。
首先,在引线框1上,通过焊料8接合功率元件4。另外,与引线框1接合的功率元件4的一部分通过金属线6a与外部端子1b所连接的引线框1导通,并且,通过金属线6b与外部端子1b所连接的引线框1导通。并且,在控制基板5的短边方向上,在相对的一对端部中的一个端部附近的上表面形成的电极通过金属线6c与外部端子1b电气且机械连接(图2-1)。
在此,在本实施方式中,使用导线接合装置进行金属线6c的导线接合,其中该导线接合装置具有例如基于图像识别等的、将控制基板5与引线框1的相对位置设为规定位置的定位机构,及控制基板5的夹持机构。夹持机构具有在垂直方向上可在一定位置处可靠夹持的高度保持机构及移动防止机构。水平方向上的控制基板5的定位及位置校正,可以通过图像识别而再现性良好地相对于引线框1配置控制基板5的位置。
并且,在该导线接合装置中,通过上述机构将控制基板5的位置相对于引线框1定位在规定的正确的相对位置,并在夹持状态下进行导线接合,在控制基板5的短边方向上,相对的一对端部中的一个端部附近的上表面与外部端子1b通过金属线6c电气且机械连接。更详细地说,在控制基板5的短边方向上,相对的一对端部中的一个端部附近的上表面上形成的电极与外部端子1b通过金属线6c电气且机械连接。
然后,即使解除控制基板5的夹持,控制基板5仍可由金属线6c保持,从而确保其相对于引线框1的相对位置。此时,优选将图1-5所示的控制基板5的凸出部5a夹持,更加优选将该凸出部5a设置在靠近角部的4个区域。这是因为其既具有提高导线接合时的位置保持性的效果,还可以减少模具的无效区域。
接下来,将在一个主面(上表面)粘接有绝缘散热板2的金属基座3设置在下模21的中空部的底面上。然后,在下模21的中空部内,以引线框1载置在绝缘散热板2上的状态,将安装有功率元件4的外部端子1a(引线框1)、引线框1的外部端子1b及通过金属线6c连接保持在该外部端子1b上的控制基板5设置在下模21中(图2-2、图2-3)。
在此,参照图3-1及图3-2对在本实施方式中使用的塑模进行说明。图3-1是示意地表示本实施方式所涉及的功率用半导体装置的制作中使用的下模21的概略结构的斜视图。图3-2是示意地表示本实施方式所涉及的功率用半导体装置的制作中使用的上模31的概略结构的斜视图。
如图3-1所示,下模21上表面(与上模31的接合面)侧开口且内部具有大致长方体形状的中空部。另外,下模21在与上模31的接合面中的、在长度方向上相对的一对接合面上具有模具凸起部。即,下模21在接合面21a上具有模具凸起部22a及模具凸起部23a,在接合面21b上具有模具凸起部22b及模具凸起部23b。模具凸起部22a、23a、22b、23b的上部形成为平坦面。另外,模具凸起部22a和模具凸起部23a之间形成凹部,模具凸起部22b和模具凸起部23b之间形成凹部。另外,下模21在与上模31的接合面中的、在短边方向上相对的另一对接合面上具有外部端子配置槽。即,下模21在接合面21c上具有配置外部端子1a的外部端子配置槽24,在接合面21d上具有配置外部端子1b的外部端子配置槽25。
另一方面,上模31下表面(与下模21的接合面)侧开口且内部具有未图示的大致长方体形状的中空部。另外,如图3-2所示,上模31在与下模21的接合面中的、在长度方向上相对的一对接合面上,具有与下模21的模具凸起部相对应的凹部。即,上模31在接合面31a上具有凹部32a及凹部33a,在接合面31b上具有凹部32b及凹部33b。凹部32a、33a、32b、33b的底部形成为平坦面。并且,凹部32a和凹部33a之间形成凸起部,凹部32b和凹部33b之间形成凸起部。
在图4及图5中示出控制基板5的凸出部5a与塑模的分模线(下模21的接合面21a、上模31的接合面31a)的关系。图4是示意地表示开模状态下的控制基板5的凸出部5a与塑模的分模线的关系的剖视图。图5是示意地表示合模状态下的控制基板5的凸出部5a与塑模的分模线的关系的剖视图。下模21和上模31的分模线与引线框的上表面对齐而设定。
在开模状态下,将安装有功率元件4的外部端子1a(引线框1)、引线框1的外部端子1b及通过金属线6c连接保持在该外部端子1b上的控制基板5设置在下模21中的情况下,安装有功率元件4的外部端子1a(引线框1)配置在绝缘散热板2上,并且,一部分嵌入外部端子配置槽24内。另外,引线框1的外部端子1b嵌入外部端子配置槽25内。由此,可以高精度地进行外部端子1a(引线框1)及外部端子1b相对于下模21的位置对齐。
并且,如图4所示,控制基板5的长度方向中的一端侧的凸出部5a载置在模具凸起部22a、23a上部的平坦面上。另外,控制基板5的长度方向中的另一端侧的凸出部5a载置在模具凸起部22a、23a、22b、23b上部的平坦面上(未图示)。通过将凸出部5a载置在模具凸起部22b、23b上部的平坦面上,可以在控制基板5的短边方向上高精度地进行控制基板5相对于下模21的位置对齐。另外,此时,控制基板5的长度方向上相对的一对端面,分别与模具凸起部22a、23a、22b、23b的中空部侧的端面抵接而被固定。由此,可以高精度地进行控制基板5在长度方向上相对于下模21的位置对齐。并且,使凹部32a与模具凸起部22a相对应、使凹部33a与模具凸起部23a相对应而进行位置对齐,从而将上模31配置在下模21上。
在该状态下,通过使塑模闭合,如图5所示,控制基板5的凸出部5a夹持在下模21和上模31之间而被固定。即,4个凸出部5a分别夹持在模具凸起部22a和凹部32a之间、模具凸起部23a和凹部33a之间、模具凸起部22b和凹部32b之间、模具凸起部23b和凹部33b之间而被固定。由此,可以高精度地进行控制基板5在厚度方向(高度方向)上相对于下模21的位置对齐。
这样,通过使下模21和上模31形成为在分模线上具有上述凹凸台阶的塑模构造,可以高精度地将控制基板5在与引线框平行层叠的位置固定、保持在塑模内。
随后,在树脂注入工序中,在下模21和上模31合模后,向中空部注入塑模树脂(图2-4、图2-5)。塑模树脂7例如从引线框1的外部端子1a侧的端部注入。塑模树脂一边将引线框1的外部端子1a大致均匀地向绝缘散热板2按压一边流动。由此,可以使引线框1的外部端子1a和绝缘散热板2良好地粘接。
外部端子1a(引线框1)的周围由塑模树脂7填充后,塑模树脂7继续填充控制基板5的上表面和下表面侧。此时,由于控制基板5如上所述在面方向及高度方向上固定,因此,可以防止由塑模树脂7的流动引起的移动。由此,可以防止由控制基板5的移动引起的金属线之间的短路或金属线断裂,因此控制基板5和引线框1之间的配线可仅通过导线接合实现。
然后,通过一定时间的加热使塑模树脂7硬化,并使下模21和上模31分离,从而可以得到图1-1至图1-4所示一体封装的功率用半导体装置100。如图1-1所示,在功率用半导体装置100的外观上出现转印有塑模分割面的形状的线7a。
在上述本实施方式中,如图1-1、图1-3、图1-5所示,其特征在于,在控制基板5的长度方向的两端部设置多个凸出部5a,使该凸出部5a从塑模树脂7的外形凸出。由此,通过使控制基板5的长度方向上的凸出部5a从塑模树脂7的外形凸出,从而在由塑模树脂7封装控制基板5的电路部分(未图示)时,由于在塑模内的控制基板5的位置由塑模的形状规定,因此,容易进行控制基板5的定位,并可以确保位置再现性。
对于控制基板5,在树脂封装工序中,承受注入塑模空腔(中空部)内的塑模树脂7的压力。在此,从不使功率用半导体装置100大型化的角度,即使配线数量增多,也优选在控制基板5和引线框1之间通过导线接合进行配线。但是,为了确保接合性,导线接合中的金属线只有例如用手即可容易地使其变形的程度的刚性。即,塑模树脂7注入塑模内时,如果由于塑模树脂的流动而发生控制基板5的移动或变形,从而使金属线变形,则可能会导致金属线之间的短路或金属线断裂。并且,塑模树脂的注入速度越慢,金属线从塑模树脂7承受的压力越大。
因此,当前,从不使功率用半导体装置大型化的角度,在控制基板和引线框之间的电气连接中使用导线接合,并且,为了不发生金属线之间的短路或金属线断裂而提高塑模树脂的注入速度等,从而造成成本上不经济的制约。
另外,例如为了定位控制基板,在采用使用具有控制基板的定位性的额外部件的方法或使引线框延长并弯折等方法的情况下,会产生该部件使得对绝缘散热板的压力不均匀的问题。为了确保绝缘散热板和引线框之间的粘接性,优选使施加在引线框上的压力均匀。然而,在将具有控制基板的定位性的部件或引线框的一部分用于控制基板定位的情况下,会由于该部件而产生针对绝缘散热板的压力的波动,从而无法得到对绝缘散热板的压力的均匀性。
另外,绝缘散热板通过树脂成分和填料成分的配比而确保绝缘性和散热特性,但基本上是通过增加填料成分的比例而使散热性提高的关系。但是,会产生以下问题,即,通过使绝缘散热板中的填料成分的比例增大,可以使散热性提高,另一方面,会由于绝缘散热板中的树脂成分的比例减小而损失粘接性。即,绝缘散热板中的散热性和粘接性为相悖的关系。根据上述绝缘散热板的特性,为了获得高散热性而不得不牺牲粘接性。其结果,绝缘散热板在粘接过程中的压力均匀性的重要度很高。
因此,作为防止塑模树脂7成型时对绝缘散热板2的压力的不均匀、并将控制基板5在塑模内保持在规定位置处的方法,在本实施方式中,设置有使控制基板5的一部分从塑模凸出的凸出部5a。在塑模树脂7成型时,通过将该凸出部5a载置在塑模的模具凸起部上而进行合模,从而将控制基板5夹持。由此,在面方向及高度方向上,由于控制基板5在相对于塑模固定的状态下,通过塑模树脂7进行一体封装,因此可以防止由塑模树脂7流动引起的控制基板5的移动。
由此,无需使用新的控制基板5的固定部件,即可防止由控制基板5的移动引起金属线之间的短路或金属线断裂,因此,控制基板5和引线框1之间的配线可以仅通过导线接合实现。因此,不需要配置对控制基板5进行定位并支撑的部件或延长并弯折引线框等的用于控制基板5的固定的工序,因此不需要这些部件的配置面积,可以使制造工序简化,并实现功率用半导体装置100的低成本化及小型化。并且,可以确保控制基板5的定位性及控制基板5和引线框1之间的导线连接的可靠性。
即,例如在使用设置在控制基板上的通孔进行电气连接的通孔安装的情况下,根据通孔直径及相邻通孔之间的必要间隙,各插针(pin)之间的间距必须是2mm左右。与其相对,如果是导线接合,则电极间距大约1mm即可,从而在多插针构造中也可以实现功率用半导体装置100的小型化。例如在使用直径400μm的金属线的导线接合中,在平行地进行导线接合的情况下,能够以大约800至1000μm的间距进行导线接合。因此,与通孔安装的情况相比,可以在相同长度区域内配置两倍的电极。
即,如本实施方式所示,通过形成仅用导线接合进行连接的构造,相对于连接器或使引线框在模块内部弯折的通孔安装等,控制基板5的配线所需的面积大幅度减小,从而可以实现小型化。
另外,与模块内部未搭载控制基板的情况相比,可以在控制基板上集成必要的保护、控制功能,可以大幅度减少向模块外部的信号配线所需的数量。即,由于可以减少模块与外部连接所需的引线数量,因此可以实现模块小型化、低成本化。
在此,导线接合的稳定性成为问题。导线接合时接合载荷将被施加在电极上,但此时如果控制基板5弯曲,则存在由于导线接合时的超声波振动而使接合点滑动,从而无法实现正常接合的问题。对于该问题,必须使由接合载荷引起的控制基板5的变形最小。作为满足该条件的方法,如本实施方式所示,将控制基板5夹持的方法是有效的。并且,控制基板5的夹持面积越大,越可以抑制由接合载荷引起的控制基板5的变形,从而提高导线接合的稳定性。
但是,如果增大控制基板5的夹持面积,则在该部分,要使金属线从控制基板5表面的电极朝向引线框1的环路横穿控制基板5,在物理上是不可能的。因此,控制基板5的夹持面积越大,导线接合的数量越受到限制。即,控制基板5的夹持面积及导线接合稳定性、与可配线的导线接合数量之间是相悖的关系。
在上述关系中,为了兼顾导线接合数量和导线接合稳定性,如本实施方式所示,在控制基板5的面方向上的4个角部或4个角部附近设置凸出部5a并将该凸出部5a夹持的方法是有效的。通过使凸出部5a的配置位置位于4个角部或4个角部附近,可以大幅度减小相同接合载荷下的控制基板5的弯曲量。
即,例如在控制基板5的面方向上的每条边的中央处设置有凸出部5a的情况下,如果在控制基板5的角部施加接合载荷,则控制基板5的角部变形而下垂。针对这一情况,通过将控制基板5的角部或角部附近夹持,从而可以将施加在控制基板5上的接合载荷进行矢量分解,转换为控制基板5的水平方向(面方向)的力。相对于这种水平方向(面方向)的力,刚性很高,从而控制基板5的弯曲量减小。
并且,在本实施方式中,通过按照这种方式尽可能防止控制基板5的变形,从而可以提高导线接合时的超声波传递(接合载荷传递)的稳定性,并使生产率提高。即,由于导线接合时施加超声波,按压在倾斜的控制基板5表面(斜面)上的金属线发生横向滑动。为了防止该横向滑动,必须使控制基板5的倾斜最小。要针对全部的导线接合电极防止上述控制基板5的倾斜,则使控制基板5的夹持位置位于控制基板5的角部或角部附近,并将导线接合电极配置在控制基板5的边线上是有效的。即,例如,如果在4条边的中央附近进行夹持并对控制基板角部附近的电极进行接合,则由于控制基板越接近角部,力学上的梁的截面积越小,因此夹持部分与接合部分之间的刚性降低,会大幅弯曲。与其相对,如果在4个角部附近夹持,则角部最不易发生弯曲,在边的中央处也同样地,与在上述边的中央附近进行夹持的情况相比,由于由较大的梁的截面积承受接合载荷,因此弯曲量减小。因此,具有不易发生金属线横向滑动的优点。
另外,在本实施方式中,如上所述,由于不在塑模内配置用于控制基板5的定位的新部件,因此不会发生由该部件引起的针对绝缘散热板2的压力的波动,可以实现对绝缘散热板2的压力的均匀性。即,可以确保塑模内部的压力均匀性,实现绝缘散热板2与引线框1之间的良好的粘接性。
在此,重要的是同时进行引线框1及控制基板5的定位。例如,在引线框1的定位中,可以将用于对引线框1进行定位的插针孔和插针的间隙设为小于或等于0.1mm等而确保位置精度。但是,这种引线框1的定位除了确保引线框1的位置精度以外,在塑模保护方面更为重要。
即,如果在引线框1的位置偏离了本应配置的位置的状态下,将塑模的上下模闭合,则由于引线框1不在本应配置的位置,因此发生塑模意外嵌入引线框1的所谓“咬住”现象,最坏的情况会发展成塑模损坏。这样,从引线框1及塑模树脂的保护的角度,确保引线框的定位性是很重要的。另外,对于控制基板5也与上述同样地,将其保持在适当的位置而不发生塑模的“咬住”或塑模损坏是很重要的。
在本实施方式中,可以使用外部端子配置槽24及外部端子配置槽25,高精度地进行引线框1相对于下模21的位置对齐。另外,可以使用控制基板5的凸出部5a、下模21的模具凸起部22a、23a、22b、23b、上模31的凹部32a、33a、32b、33b,高精度地进行控制基板5相对于下模21的位置对齐。由此,可以同时高精度地进行引线框1及控制基板5的定位。此外,控制基板5的凸出部5a和与其相对应的下模21的模具凸起部及上模31的凹部,只要各有至少一个即可实现控制基板5的定位及固定。
如上所述,根据本实施方式,可以实现通过简单的制造工序得到低成本且小型的半导体装置的效果。
工业实用性
如上所述,本发明所涉及的功率用半导体装置可用于实现低成本且小型的功率用半导体装置。

Claims (9)

1.一种半导体装置,其特征在于,具有:
引线框;
半导体元件,其安装在所述引线框的一个表面侧;
控制基板,其配置在所述引线框中的配置有所述半导体元件的区域的上方,并搭载有对所述半导体元件进行控制的部件;
金属线,其使所述引线框和所述控制基板电气且机械连接;
绝缘散热树脂层,其粘接在所述引线框的另一表面侧;以及
封装树脂,其对所述引线框、所述半导体元件、所述控制基板、所述绝缘散热树脂层进行封装,
所述控制基板具有凸出部,该凸出部在所述控制基板的面方向上延伸,并从所述封装树脂凸出。
2.根据权利要求1所述的半导体装置,其特征在于,
所述凸出部设置有多个。
3.根据权利要求1或2所述的半导体装置,其特征在于,
所述凸出部在所述控制基板的面方向上,在相对的位置至少设置一对。
4.根据权利要求1或2所述的半导体装置,其特征在于,
从所述封装树脂的内部至外部,所述控制基板通过所述金属线直接与设置在所述引线框端部的外部端子部的一部分电气连接。
5.根据权利要求4所述的半导体装置,其特征在于,
所述凸出部设置在与所述封装树脂中所述引线框的一部分凸出的面不同的面上。
6.一种半导体装置的制造方法,其特征在于,包含:
第1工序,在该工序中,在引线框的一个表面侧安装半导体元件;
第2工序,在该工序中,将搭载有控制所述半导体元件的部件的控制基板通过导线接合而与所述引线框电气且机械连接,并将所述控制基板保持在所述引线框中的配置有所述半导体元件的区域的上方;
第3工序,在该工序中,在下模的中空部配置绝缘散热树脂层;
第4工序,在该工序中,以使所述引线框的另一表面侧与所述绝缘散热树脂层上方接触的状态,将所述引线框和所述控制基板配置在所述下模中;以及
第5工序,在该工序中,使上模与所述下模合模,向所述下模和所述上模的内部注入封装树脂,
在所述第4工序中,通过由所述下模和所述上模的接合面夹持所述控制基板的端部,而将所述控制基板固定在规定的正确的相对位置。
7.根据权利要求6所述的半导体装置的制造方法,其特征在于,
所述控制基板的端部是在所述控制基板的面方向上从所述控制基板的端面凸出的凸出部。
8.根据权利要求7所述的半导体装置的制造方法,其特征在于,
由对应于所述凸出部而设置在所述下模及所述上模的所述接合面上的一对凹凸构造夹持所述凸出部。
9.根据权利要求6至8中的任一项所述的半导体装置的制造方法,其特征在于,
在所述第4工序中,将设置在所述引线框端部的外部端子部的一部分,配置在设置于所述下模的所述接合面上的槽部中并向外部凸出。
CN201210450893.0A 2012-07-13 2012-11-12 半导体装置及其制造方法 Active CN103545265B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-157578 2012-07-13
JP2012157578A JP5818102B2 (ja) 2012-07-13 2012-07-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN103545265A true CN103545265A (zh) 2014-01-29
CN103545265B CN103545265B (zh) 2016-08-03

Family

ID=49968595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210450893.0A Active CN103545265B (zh) 2012-07-13 2012-11-12 半导体装置及其制造方法

Country Status (2)

Country Link
JP (1) JP5818102B2 (zh)
CN (1) CN103545265B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201164A (zh) * 2014-08-27 2014-12-10 广东佳禾声学科技有限公司 一种三维集成电路组件及其制备方法
CN109285787A (zh) * 2017-07-19 2019-01-29 丰田自动车株式会社 半导体装置的制造方法
CN111584477A (zh) * 2019-02-15 2020-08-25 富士电机株式会社 半导体模块和半导体模块的制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018979A (ja) 2014-07-11 2016-02-01 株式会社デンソー モールドパッケージ
JP6385258B2 (ja) * 2014-11-28 2018-09-05 三菱電機株式会社 樹脂ばり除去装置および樹脂封止型半導体装置の製造方法
WO2018202615A1 (en) * 2017-05-02 2018-11-08 Abb Schweiz Ag Resin encapsulated power semiconductor module with exposed terminal areas
CN117242569A (zh) * 2021-05-11 2023-12-15 三菱电机株式会社 半导体装置及电力转换装置
CN114038806B (zh) * 2021-10-29 2024-08-06 广东汇芯半导体有限公司 半导体电路及半导体电路的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054245A (ja) * 2004-08-10 2006-02-23 Mitsubishi Electric Corp 半導体装置
JP2011096695A (ja) * 2009-10-27 2011-05-12 Mitsubishi Electric Corp 半導体装置
JP2011151157A (ja) * 2010-01-21 2011-08-04 Mitsubishi Electric Corp パワーモジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054245A (ja) * 2004-08-10 2006-02-23 Mitsubishi Electric Corp 半導体装置
JP2011096695A (ja) * 2009-10-27 2011-05-12 Mitsubishi Electric Corp 半導体装置
JP2011151157A (ja) * 2010-01-21 2011-08-04 Mitsubishi Electric Corp パワーモジュール

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201164A (zh) * 2014-08-27 2014-12-10 广东佳禾声学科技有限公司 一种三维集成电路组件及其制备方法
CN104201164B (zh) * 2014-08-27 2019-01-15 佳禾智能科技股份有限公司 一种三维集成电路组件及其制备方法
CN109285787A (zh) * 2017-07-19 2019-01-29 丰田自动车株式会社 半导体装置的制造方法
CN109285787B (zh) * 2017-07-19 2021-11-16 株式会社电装 半导体装置的制造方法
CN111584477A (zh) * 2019-02-15 2020-08-25 富士电机株式会社 半导体模块和半导体模块的制造方法

Also Published As

Publication number Publication date
CN103545265B (zh) 2016-08-03
JP5818102B2 (ja) 2015-11-18
JP2014022444A (ja) 2014-02-03

Similar Documents

Publication Publication Date Title
CN103545265A (zh) 半导体装置及其制造方法
US9887142B2 (en) Power semiconductor device
CN103887273B (zh) 半导体模块
US9559042B2 (en) Semiconductor device
KR100780830B1 (ko) 반도체 장치
EP2816599B1 (en) Power semiconductor device
US9171768B2 (en) Semiconductor device
US9466509B2 (en) Semiconductor device manufacturing method
US6710439B2 (en) Three-dimensional power semiconductor module and method of manufacturing the same
CN102456652A (zh) 功率半导体装置
US20070052074A1 (en) Optical coupling element, method for producing the optical coupling element, and electronic device equipped with the optical coupling element
KR20000068262A (ko) 반도체 소자 및 그 제조 방법
CN103824844A (zh) 功率半导体模块及其制造方法
CN104037147A (zh) 半导体装置
JP5200037B2 (ja) パワーモジュール
CN115692398A (zh) 功率模块和具有其的电子设备
JP4906650B2 (ja) パワー半導体モジュール及びその製法
KR20150072898A (ko) 반도체 패키지 및 그 제조 방법
US6281579B1 (en) Insert-molded leadframe to optimize interface between powertrain and driver board
CN210575930U (zh) 一种sop封装结构
US20150187668A1 (en) Semiconductor device
JP3702655B2 (ja) 樹脂封止型半導体装置の製造方法
JP5547952B2 (ja) Rfidタグの製造方法、及び金型
JP2009135256A (ja) 半導体装置及びその製造方法
KR20160100861A (ko) 파워 모듈 패키지용 하우징 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant