CN103545180A - 金属栅极的形成方法 - Google Patents
金属栅极的形成方法 Download PDFInfo
- Publication number
- CN103545180A CN103545180A CN201210238599.3A CN201210238599A CN103545180A CN 103545180 A CN103545180 A CN 103545180A CN 201210238599 A CN201210238599 A CN 201210238599A CN 103545180 A CN103545180 A CN 103545180A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- dielectric layer
- grid
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 107
- 239000002184 metal Substances 0.000 title claims abstract description 107
- 238000000034 method Methods 0.000 title claims abstract description 93
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 66
- 239000010410 layer Substances 0.000 claims abstract description 498
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 189
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 112
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 112
- 239000010703 silicon Substances 0.000 claims abstract description 112
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 239000004065 semiconductor Substances 0.000 claims abstract description 96
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 69
- 239000002346 layers by function Substances 0.000 claims abstract description 69
- 238000000137 annealing Methods 0.000 claims abstract description 68
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 56
- 239000011737 fluorine Substances 0.000 claims abstract description 56
- 239000002210 silicon-based material Substances 0.000 claims description 150
- 239000000463 material Substances 0.000 claims description 72
- 239000004411 aluminium Substances 0.000 claims description 67
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 52
- 150000001875 compounds Chemical class 0.000 claims description 25
- 125000001153 fluoro group Chemical group F* 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 15
- 229910052718 tin Inorganic materials 0.000 claims description 15
- 229910004166 TaN Inorganic materials 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 12
- 229910004200 TaSiN Inorganic materials 0.000 claims description 9
- 229910010038 TiAl Inorganic materials 0.000 claims description 9
- 229910010037 TiAlN Inorganic materials 0.000 claims description 9
- 229910003468 tantalcarbide Inorganic materials 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 claims description 6
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 claims description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 6
- ZQXQADNTSSMHJI-UHFFFAOYSA-N hafnium(4+) oxygen(2-) tantalum(5+) Chemical compound [O-2].[Ta+5].[Hf+4] ZQXQADNTSSMHJI-UHFFFAOYSA-N 0.000 claims description 6
- KQHQLIAOAVMAOW-UHFFFAOYSA-N hafnium(4+) oxygen(2-) zirconium(4+) Chemical compound [O--].[O--].[O--].[O--].[Zr+4].[Hf+4] KQHQLIAOAVMAOW-UHFFFAOYSA-N 0.000 claims description 6
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 6
- KUVFGOLWQIXGBP-UHFFFAOYSA-N hafnium(4+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Hf+4] KUVFGOLWQIXGBP-UHFFFAOYSA-N 0.000 claims description 6
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 4
- ZHPNWZCWUUJAJC-UHFFFAOYSA-N fluorosilicon Chemical compound [Si]F ZHPNWZCWUUJAJC-UHFFFAOYSA-N 0.000 abstract 1
- 238000011010 flushing procedure Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 40
- 238000009792 diffusion process Methods 0.000 description 31
- 230000008569 process Effects 0.000 description 30
- 230000004888 barrier function Effects 0.000 description 21
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 12
- 238000005530 etching Methods 0.000 description 12
- 238000000151 deposition Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 10
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 7
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 6
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 229910052735 hafnium Inorganic materials 0.000 description 6
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 6
- 210000004483 pasc Anatomy 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- -1 during annealing Substances 0.000 description 5
- 239000002800 charge carrier Substances 0.000 description 4
- 230000006835 compression Effects 0.000 description 4
- 238000007906 compression Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000013011 mating Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种金属栅极的形成方法，包括:提供半导体衬底，在所述半导体衬底上形成伪栅；在所述半导体衬底表面形成介质层，介质层的表面与伪栅的表面齐平；去除所述伪栅，形成凹槽，在凹槽的底部和侧壁形成功能层；在凹槽内的功能层表面形成硅材料层，硅材料层的表面与介质层的表面平齐；在所述介质层和硅材料层表面形成铝金属层；在含氟氛围中对所述半导体衬底进行退火，铝金属层中的铝与硅材料层中的硅发生交换，形成金属栅极，同时交换的硅与氟元素发生反应形成氟硅化合物。在含氟氛围中进行退火，氟元素会消耗存在于铝金属层中交换出来的硅，从而提高了铝金属层中的铝与硅材料层中的硅交换的速度和效率。
Description
技术领域
本发明涉及半导体制作领域，特别涉及一种铝金属栅极的形成方法。
背景技术
随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，为了降低MOS晶体管栅极的寄生电容，提高器件速度，高K栅介电层与金属栅极的栅极叠层结构被引入到MOS晶体管中。为了避免金属栅极的金属材料对晶体管其他结构的影响，所述金属栅极与高K栅介电层的栅极叠层结构通常采用“后栅（gate last）”工艺制作。
图1～图3为现有采用“后栅（gate last）”工艺制作金属栅极的剖面结构示意图。
参考图1，提供半导体衬底100，所述半导体衬底100上形成有替代栅结构，所述替代栅结构包括位于半导体衬底100上的栅介质层103和位于栅介质层103上的替代栅102；在半导体衬底100上形成覆盖所述替代栅结构的刻蚀停止层104（CESL，contact etch stop layer）；在刻蚀停止层104表面形成介质层105。
所述刻蚀停止层104的材料为压应力氮化硅（Compressive SiN）或拉应力氮化硅（Tensile SiN），当待形成的金属栅极为NMOS晶体管的金属栅极时，所述刻蚀停止层104的材料为拉应力的氮化硅；当待形成的金属栅极为PMOS晶体管的金属栅极时，所述刻蚀停止层104的材料为压应力的氮化硅。
参考图2，化学机械研磨所述介质层105和刻蚀停止层104，以替代栅102的表面为停止层，使介质层105和刻蚀停止层104的表面与替代栅102表面平齐。
参考图3，去除所述替代栅102（图2所示），形成凹槽（图中未示出）；在所述凹槽内填充满金属层（图中未示出），化学机械研磨所述金属层，以介质层105为停止层，形成金属栅极106。所述金属层的材料为铝，填充所述金属层的工艺为物理气相沉积工艺。
但是随着器件尺寸的不断减小，上述方法形成的金属栅极的阻抗会变大，并且容易产生漏电流，填充金属层时容易产生间隙，影响晶体管的稳定性，为解决上述问题，申请号为US6080646A的美国专利提出一种金属栅极的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有伪栅；在所述半导体衬底上形成介质层，所述介质层表面与伪栅表面齐平；在伪栅和介质层表面形成铝金属层；进行退火，伪栅中的多晶硅与铝金属层中的铝进行交换，形成金属栅极；去除交互的多晶硅和部分未反应的铝层。
但是上述形成铝金属栅极的方法，铝和多晶硅的交互速率和效率较低，并且退火时温度较高。
发明内容
本发明解决的问题是提供一种金属栅极的形成方法，提高了金属栅极的性能。
为解决上述问题，本发明实施例提供了一种金属栅极的形成方法，包括：提供半导体衬底，在所述半导体衬底上形成伪栅；在所述半导体衬底表面形成介质层，介质层的表面与伪栅的表面齐平；去除所述伪栅，形成凹槽；在凹槽的底部和侧壁形成功能层；在凹槽内的功能层表面形成硅材料层，硅材料层的表面与介质层的表面平齐；在所述介质层和硅材料层表面形成铝金属层；在含氟氛围中对所述半导体衬底进行退火，铝金属层中的铝与硅材料层中的硅发生交换，形成金属栅极，同时交换的硅与氟元素发生反应形成氟硅化合物。
可选的，所述硅材料层的材料为多晶硅或无定形硅。
可选的，所述退火的温度为350～600摄氏度，退火时间为30～450分钟。
可选的，所述含氟氛围为退火时通入含氟气体，所述含氟气体为HF、SF6、NF3、CF4、C2F6、C3F8中的一种或几种。
可选的，所述含氟氛围为退火时通入含氟等离子体，产生所述含氟等离子体采用的气体为HF、SF6、NF3、CF4、C2F6、C3F8中的一种或几种。
可选的，所述退火时采用的气体还包括Ar、He和N2。
可选的，所述伪栅和半导体衬底之间还形成有栅介质层，所述栅介质层为界面层和高K介质层的堆叠结构，界面层位于半导体衬底表面，高K介质层位于界面层表面。
可选的，所述高K介质层材料为氧化铪、氧化硅铪、氮氧化硅铪、氧化铪钽、氧化铪钛、氧化铪锆中的一种或几种，所述界面层的材料为氧化硅。
如权利要求1所述的金属栅极的形成方法，其特征在于，所述铝金属层的厚度为500～5000埃。
可选的，所述功能层的材料Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中的一种或几种。
本发明实施例还提供了一种金属栅极的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述半导体衬底的第一区域上形成有第一伪栅，所述半导体衬底的第二区域上形成有第二伪栅；在所述半导体衬底表面形成介质层，介质层的表面与第一伪栅和第二伪栅的表面齐平；去除所述第一伪栅，形成第一凹槽；在第一凹槽的底部和侧壁形成第一功能层；在第一功能层表面形成第一硅材料层，第一硅材料层的表面与介质层的表面平齐；去除所述第二伪栅，形成第二凹槽；在第二凹槽的底部和侧壁形成第二功能层；在第二功能层表面形成第二硅材料层，第二硅材料层的表面与介质层的表面平齐；在介质层、第一硅材料层、第二硅材料层表面形成铝金属层；在含氟氛围中对所述半导体衬底进行退火，铝金属层中的铝与第一硅材料层和第二硅材料中的硅发生交换，形成第一金属栅极和第二金属栅极，同时交换的硅与氟元素反应形成氟硅化合物。
可选的，所述第一硅材料层和第二硅材料层的材料为多晶硅或无定形硅。
可选的，所述退火的温度为350～600摄氏度，退火时间为30～450分钟。
可选的，所述含氟氛围为退火时通入含氟气体，所述含氟气体为HF、SF6、NF3、CF4、C2F6、C3F8中的一种或几种。
可选的，所述含氟氛围为退火时通入含氟等离子体，产生所述含氟等离子体采用的气体为HF、SF6、NF3、CF4、C2F6、C3F8中的一种或几种。
可选的，所述退火时采用的气体还包括Ar、He和N2。
可选的，所述铝金属层的厚度为500～5000埃。
可选的，所述第一伪栅和第二伪栅与半导体衬底之间还形成有第一栅介质层和第二栅介质层，所述第一栅介质层和第二栅介质层为界面层和高K介质层的堆叠结构，界面层位于半导体衬底表面，高K介质层位于界面层表面。
可选的，所述高K介质层材料为氧化铪、氧化硅铪、氮氧化硅铪、氧化铪钽、氧化铪钛、氧化铪锆中的一种或几种，所述界面层的材料为氧化硅。
可选的，所述第一功能层的材料Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中的一种或几种。
可选的，所述第二功能层的材料与第一功能层的材料不一样，所述第二功能层的材料为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中的一种或几种。
与现有技术相比，本发明技术方案具有以下优点：
本发明技术方案提供的金属栅极的形成方法，去除伪栅后，形成功能层和硅材料层，之后形成铝金属层，退火时，铝金属层中的铝与硅材料层中的硅发生交换，直至硅材料层全部被铝交换，形成金属栅极，交换过程中交换出来的硅会存在于硅材料层上方铝金属层中，由于退火过程是在含氟氛围中进行的，退火时，交换出来的硅会与氟元素发生反应，形成氟硅化合物，从而消耗铝金属层中交换出来的硅，并使得硅向铝金属层表面的扩散速度加快，减小了交换出来的硅在铝金属层中占据的空间，不会阻碍硅材料层上方铝金属层中铝的扩散，有利于铝金属层中铝和硅材料层中的硅交换的进行，提高了交换的速度和效率。
本发明技术方案提供的金属栅极形成的集成工艺，去除第一伪栅后，形成第一功能层和第一硅材料层，去除第二伪栅后，形成第二功能层和第二硅材料层，之后形成铝金属层，退火时，铝金属层中的铝与第一硅材料层和第二硅材料中的硅发生交换，直至第一硅材料层和第二硅材料全部被铝交换，形成第一金属栅极和第二金属栅极，交换过程中交换出来的硅会存在于第一硅材料层和第二硅材料上方铝金属层中，由于退火过程是在含氟氛围中进行的，退火时，交换出来的硅会与氟元素发生反应，形成氟硅化合物，从而消耗铝金属层中交换出来的硅，并使得硅向铝金属层表面的扩散速度加快，减小了交换出来的硅在铝金属层中占据的空间，不会阻碍第一硅材料层和第二硅材料上方铝金属层中铝的扩散，有利于铝金属层中铝和第一硅材料层和第二硅材料中的硅交换的进行，提高了交换的速度和效率。。
所述含氟氛围为退火时通入含氟气体，所述含氟气体为HF、SF6、NF3、CF4、C2F6、C3F8中的一种或几种。退火时温度较高，含氟气体在高温下会分解为氟离子（氟元素），氟离子与交换出来的硅发生反应形成氟硅化合物；且含氟气体不会腐蚀铝金属层，避免铝金属层中铝的消耗，保证铝金属层中铝与第一硅材料层和第二硅材料中硅交换时不会受到影响。
所述含氟氛围还可以为退火时通入含氟等离子体，产生所述含氟等离子体采用的气体为HF、SF6、NF3、CF4、C2F6、C3F8中的一种或几种，含氟等离子体具有较高的活性，能提高与交换的硅反应的速率，从而使得铝金属层中交换的硅被更快的消耗，有利于提高金属层中铝和第一硅材料层和第二硅材料中的硅进行交换的速度和效率。
附图说明
图1～图3为现有金属栅极形成过程的剖面结构示意图；
图4为本发明第一实施例金属栅极形成方法的流程示意图；
图5～图12为本发明第一实施例金属栅极形成过程的剖面结构示意图；
图13为本发明第二实施例金属栅极形成方法的流程示意图；
图14～图22为本发明第二实施例金属栅极形成过程的剖面结构示意图。
具体实施方式
现有采用多晶硅层和金属铝相互交换的方法形成的金属栅极时，伪栅中的多晶硅与铝金属层中铝交互的速率和效率较低，提高了制作成本，并且退火的温度较高（大于500摄氏度），影响了晶体管的性能。
为此，发明人提出一种金属栅极的形成方法，去除伪栅后，形成功能层和硅材料层，之后形成铝金属层，退火时，铝金属层中的铝与硅材料层中的硅发生交换，直至硅材料层全部被铝交换，形成金属栅极，交换过程中交换出来的硅会存在于硅材料层上方铝金属层中，由于退火过程是在含氟氛围中进行的，退火时，交换出来的硅会与氟元素发生反应，形成氟硅化合物，从而消耗铝金属层中交换出来的硅，并使得硅向铝金属层表面的扩散速度加快，减小了交换出来的硅在铝金属层中占据的空间，不会阻碍硅材料层上方铝金属层中铝的扩散，有利于铝金属层中铝和硅材料层中的硅交换的进行，提高了交换的速度和效率。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
第一实施例
参考图4，图4为本发明第一实施例金属栅极形成方法的流程示意图，包括步骤：
步骤S21，提供半导体衬底，在所述半导体衬底上形成伪栅，所述半导体衬底和伪栅之间形成有栅介质层，所述栅介质层为界面层和高K介质层的堆叠结构；
步骤S22，在所述半导体衬底表面形成介质层，介质层的表面与伪栅的表面齐平；
步骤S23，去除所述伪栅，形成凹槽，在凹槽的底部和侧壁形成功能层；
步骤S24，在凹槽内的功能层表面形成硅材料层，硅材料层的表面与介质层的表面平齐；
步骤S25，在所述介质层和硅材料层表面形成铝金属层；
步骤S26，在含氟氛围中对所述半导体衬底进行退火，铝金属层中的铝与硅材料层中的硅发生交换，形成金属栅极，同时交换的硅与氟元素发生反应形成氟硅化合物。
图5～图12为本发明第一实施例金属栅极形成过程的剖面结构示意图。
参考图5，提供半导体衬底200，在所述半导体衬底200上形成伪栅202，所述半导体衬底200和伪栅202之间形成有栅介质层201，所述栅介质层201为界面层和高K介质层的堆叠结构。
所述半导体衬底200为硅衬底、锗衬底、氮化硅衬底或者绝缘体上硅衬底等。本领域的技术人员可以根据半导体衬底200上形成的半导体器件选择所述半导体衬底200的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。
所述伪栅202和栅介质层201的形成过程为：在所述半导体衬底200表面形成界面材料层，在界面材料层表面形成高K材料层，在高K材料层表面形成多晶硅材料层；依次刻蚀所述多晶硅材料层、高K材料层、界面材料层，形成伪栅202和栅介质层201，所述栅介质层201为界面层和高K介质层的堆叠结构，所述界面层可以避免高K介质层与半导体衬底直接接触可能会因为两者晶格不匹配造成的缺陷。
所述高K介质层材料为氧化铪、氧化硅铪、氮氧化硅铪、氧化铪钽、氧化铪钛、氧化铪锆中的一种或几种，所述界面层的材料为氧化硅。
在本发明的其他实施例中，所述高K介质层可以在去除伪栅202，形成凹槽之后，通过物理气相沉积工艺形成在凹槽的侧壁和底部，避免除去伪栅的工艺对高K栅介质层造成损伤，影响最终形成的金属栅极的电学性能。
在形成伪栅202和栅介质层201后，还包括：在伪栅202和栅介质层201两侧的半导体衬底200内形成源/漏区（图中未示出）。在具体的实施例中，当形成晶体管为PMOS晶体管时，所述源/漏区可以为硅锗源/漏区，当形成晶体管为NMOS晶体管时，所述源/漏区可以为碳化硅源/漏区，以提高载流子的迁移率。硅锗源/漏区或碳化硅源/漏区的形成过程为：以所述伪栅和栅介质层为掩膜，刻蚀所述伪栅和栅介质层两侧的半导体衬底，形成第三凹槽，所述第三凹槽的剖面形状为sigma形状；在第三凹槽内填充满硅锗材料或碳化硅材料，形成硅锗源/漏区或碳化硅源/漏区。
参考图6，在半导体衬底200上形成介质层204，介质层204的表面与伪栅202的表面齐平。
在形成介质层204之前，还包括：在伪栅202和栅介质层201的侧壁以及半导体衬底200表面形成阻挡层203。
所述介质层204和阻挡层203形成的具体过程为：在所述半导体衬底表面形成阻挡材料层，所述阻挡材料层覆盖所述伪栅202表面；在阻挡材料层表面形成介质材料层；化学机械研磨所述介质材料层和阻挡材料层，以伪栅202表面为停止层，形成介质层204和阻挡层203。
所述阻挡层203有益于防止化学机械研磨时，对伪栅202的过研磨，所述阻挡层203的材料氮化硅，所述氮化硅可以为压应力氮化硅、拉应力氮化硅或非应力的氮化硅。当形成的晶体管为PMOS晶体管时，所述氮化硅可以为压应力氮化硅，当形成的晶体管为NMOS晶体管时，所述氮化硅可以为拉应力氮化硅，以提高沟道区载流子的迁移率，提高晶体管的性能。
所述介质层204的材料为氧化硅或超低K材料。
参考图7，去除所述伪栅202（参考图6），形成凹槽205。
去除所述伪栅202的工艺为湿法刻蚀工艺或干法刻蚀工艺，在去除所述伪栅202之前，在介质层204上形成掩膜层，所述掩膜层具有暴露伪栅202表面的开口。
所述湿法刻蚀采用的溶液为四甲基氢氧化铵溶液或氢氧化钾溶液。
所述干法刻蚀采用的气体为溴化氢或氯气。
参考图8和图9，在所述介质层204表面、栅介质层201表面和凹槽205（参考图7）的侧壁形成功能层薄膜206a；在功能层薄膜206a表面形成硅材料层薄膜207a，硅材料层薄膜207a填充满凹槽；化学机械研磨所述硅材料层薄膜207a和功能层薄膜206a，以介质层204表面为停止层，形成功能层206和硅材料层207。
所述功能层206用于调节晶体管的功函数，所述功能层206的材料为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中的一种或几种。本实施例中所述功能层的材料为TiN。
形成所述功能层206的工艺为物理气相沉积工艺或原子层沉积工艺（Atomic Layer Deposition，ALD）。
在形成所述功能层206之前，在所述栅介质层201表面和凹槽205的侧壁还可以形成扩散阻挡层（未图示），以防止后续形成的金属扩散到所述介质层204、栅介质层201中。所述扩散阻挡层的材料为Ti、Ta、TiN、TaN的单层或多层堆叠结构。在其他实施例中，也可以不形成所述扩散阻挡层，将功能层作为扩散阻挡层，减少了工艺步骤，且仍能阻挡金属的扩散。
所述硅材料层207的材料为多晶硅或无定形硅，所述硅材料层207中的硅与后续形成铝金属层中的铝交换形成金属栅极，所述硅材料层207的形成工艺为物理气相沉积工艺（PVD）或低功率化学气相沉积工艺（CVD）。采用低功率的化学气相沉积工艺时，所述功率小于200瓦，防止形成硅材料层207时，等离子体对栅介质层的损伤。
参考图10，在所述介质层204和硅材料层207表面形成铝金属层208。
所述铝金属层208的形成工艺为物理气相沉积，所述铝金属层208中铝后续与硅材料层207中的硅发生交换，硅材料层207整个被铝交换形成金属栅极。
所述铝金属层208的厚度为500～5000埃，以提供足够的铝源，并使交换的硅容易向铝金属层208的表面移动，使得交换的硅在含氟氛围的退火过程中与氟元素发生反应形成氟硅化合物，从而消耗铝金属层208中交换出的硅，减小了交换的硅在铝金属层208中占据的空间，不会阻碍硅材料层207上方铝的扩散，有利于铝和硅交换的进行，提高了交换的速度和效率，并且减小了退火的时间。
参考图11，在含氟氛围中对所述半导体衬底300进行退火，铝金属层208中的铝与硅材料层207（参考图10）中的硅发生交换，形成金属栅极210，同时交换的硅与氟元素发生反应形成氟硅化合物。
退火时，铝金属层208中的铝与硅材料层207中的硅发生交换，直至硅材料层207全部被铝交换，形成金属栅极210，交换过程中交换出来的硅会存在于硅材料层207上方铝金属层208中，由于退火过程是在含氟氛围中进行的，退火时，交换出来的硅会与氟元素发生反应，形成氟硅化合物，氟硅化合物以气体的方式排出退火腔室，由于铝金属层208中替换出来的硅被消耗，从而在铝金属层208形成凹槽212，并使得硅向铝金属层208表面的扩散速度加快，减小了交换出来的硅在铝金属层208中占据的空间，不会阻碍硅材料层207上方铝金属层208中铝的扩散，有利于铝金属层208中铝和硅材料层207中的硅交换的进行，提高了交换的速度和效率。
所述退火的温度为400～600摄氏度，退火时间为30～450分钟。
所述含氟氛围为退火时通入含氟气体，所述含氟气体为HF、SF6、NF3、CF4、C2F6、C3F8中的一种或几种。退火时温度较高，含氟气体在高温下会分解为氟离子（氟元素），氟离子与交换出来的硅发生反应形成氟硅化合物；且含氟气体不会腐蚀铝金属层208，避免铝金属层208中铝的消耗，保证铝金属层208中铝与硅材料层207中硅交换时不会受到影响。较佳的，所述含氟气体为NF3和C3F8的混合物，气体较容易分解，且分解后的氟离子的浓度较高，有利于氟离子与交换出来的硅反应，形成氟硅化合物。
所述含氟氛围还可以为退火时通入含氟等离子体，产生所述含氟等离子体采用的气体为HF、SF6、NF3、CF4、C2F6、C3F8中的一种或几种，含氟等离子体具有较高的活性，能提高与交换的硅反应的速率，从而使得铝金属层208中交换的硅被更快的消耗，有利于提高金属层208中铝和硅材料层207中的硅进行交换的速度和效率。
所述退火时采用的气体还包括Ar、He和N2。
参考图12，化学机械研磨所述铝金属层208（参考图11），直至暴露金属栅极210表面。
由于铝金属层208中不存在交换出来的硅或只存在少量交换出来的硅，使得化学机械研磨容易控制，避免对金属栅极210和介质层204造成过研磨。
第二实施例
参考图13，图13为本发明第二实施例金属栅极形成方法的流程示意图，包括步骤：
步骤S31，提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述半导体衬底的第一区域上形成有第一伪栅，所述半导体衬底的第二区域上形成有第二伪栅；
步骤S32，在所述半导体衬底表面形成介质层，介质层的表面与第一伪栅和第二伪栅的表面齐平；
步骤S33，去除所述第一伪栅，形成第一凹槽，在第一凹槽的底部和侧壁形成第一功能层；
步骤S34，在第一功能层表面形成第一硅材料层，第一硅材料层的表面与介质层的表面平齐；
步骤S35，去除所述第二伪栅，形成第二凹槽，在第二凹槽的底部和侧壁形成第二功能层；
步骤S36，在第二功能层表面形成第二硅材料层，第二硅材料层的表面与介质层的表面平齐；
步骤S37，在介质层、第一硅材料层、第二硅材料层表面形成铝金属层；
步骤S38，在含氟氛围中对所述半导体衬底进行退火，铝金属层中的铝与第一硅材料层和第二硅材料中的硅发生交换，形成第一金属栅极和第二金属栅极，同时交换的硅与氟元素反应形成氟硅化合物。
图14～图22为本发明第二实施例金属栅极形成过程的剖面结构示意图。
参考图14，提供半导体衬底300，所述半导体衬底300包括第一区域Ⅰ和第二区域Ⅱ，第一区域Ⅰ可以与第二区域Ⅱ相邻也可以不相邻，所述半导体衬底300的第一区域Ⅰ上形成有第一伪栅312，所述半导体衬底300的第二区域Ⅱ上形成有第二伪栅322。
所述半导体衬底300为硅衬底、锗衬底、氮化硅衬底或者绝缘体上硅衬底等。本领域的技术人员可以根据半导体衬底300上形成的半导体器件选择所述半导体衬底300的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。
所述半导体衬底300的第一区域Ⅰ用于形成第一晶体管，后续去除第一伪栅311后形成第一晶体管的第一金属栅极，所述半导体衬底300的第二区域Ⅱ用于形成第二晶体管，后续去除第二伪栅322后形成第二晶体管的第二金属栅极。所述第一晶体管和第二晶体管的类型不相同，本实施例中所述第一晶体管为NMOS晶体管，第二晶体管为PMOS晶体管，在本发明的其他实施例中，所述第一晶体管为PMOS晶体管，第二晶体管为NMOS晶体管。
所述第一伪栅312和半导体衬底300之间还形成有第一栅介质层311，所述第二伪栅322和半导体衬底300之间还形成有第二栅介质层321，所述第一栅介质层311和第二栅介质层321均为界面层和高K介质层的堆叠结构，所述界面层可以避免高K介质层与半导体衬底直接接触可能会因为两者晶格不匹配造成的缺陷。
所述高K介质层材料为氧化铪、氧化硅铪、氮氧化硅铪、氧化铪钽、氧化铪钛、氧化铪锆中的一种或几种，所述界面层的材料为氧化硅。
所述第一伪栅312、第一栅介质层311、第二伪栅322和第二栅介质层321的形成过程为：在所述半导体衬底300表面形成界面材料层，在界面材料层表面形成高K材料层，在高K材料层表面形成多晶硅材料层；依次刻蚀所述多晶硅材料层、高K材料层、界面材料层，在半导体衬底300的第一区域Ⅰ形成第一栅介质层311和位于第一栅介质层311表面的第一伪栅312，在半导体衬底300的第二区域Ⅱ形成第二栅介质层321和位于第二栅介质层321表面的第二伪栅322。
在本发明的其他实施例中，所述第一区域的高K介质层可以在去除第一伪栅，形成第一凹槽之后，通过物理气相沉积工艺形成在第一凹槽的侧壁和底部，所述第二区域的高K介质层可以在去除第二伪栅，形成第二凹槽之后，通过物理气相沉积工艺形成在第二凹槽的侧壁和底部，避免除去第一伪栅和第二伪栅的工艺对高K栅介质层造成损伤，影响最终形成的金属栅极的电学性能。
在形成第一伪栅312和第一栅介质层311后，还包括：在第一伪栅312和第一栅介质层311两侧的第一区域Ⅰ的半导体衬底300内形成源/漏区（图中未示出）。在具体的实施例中，所述源/漏区可以为碳化硅源/漏区，以提高NMOS晶体管沟道区载流子的迁移率。碳化硅源/漏区的形成过程为：在半导体衬底上形成第一掩膜层，所述第一掩膜层暴露第一区域的半导体衬底；以所述第一伪栅和第一栅介质层为掩膜，刻蚀所述第一伪栅和第一栅介质层两侧的第一区域的半导体衬底，形成第四凹槽，所述第四凹槽的剖面形状为sigma形状；在第四凹槽内填充满碳化硅材料，形成碳化硅源/漏区。
在形成第二伪栅322和第二栅介质层321后，还包括：在第二伪栅322和第二栅介质层321两侧的第二区域Ⅱ的半导体衬底300内形成源/漏区（图中未示出）。在具体的实施例中，所述源/漏区可以为硅锗源/漏区，以提高PMOS晶体管沟道区载流子的迁移率。硅锗源/漏区的形成过程为：在半导体衬底上形成第二掩膜层，所述第二掩膜层暴露第二区域的半导体衬底；以所述第二伪栅和第二栅介质层为掩膜，刻蚀所述第二伪栅和第二栅介质层两侧的第二区域的半导体衬底，形成第五凹槽，所述第无凹槽的剖面形状为sigma形状；在第五凹槽内填充满碳化硅材料，形成硅锗源/漏区。
参考图15，在半导体衬底300上形成介质层302，介质层302的表面与第一伪栅312和第二伪栅322的表面齐平。
在形成介质层302之前，还包括：在第一伪栅312和第一栅介质层311的侧壁、第二伪栅322和第二栅介质层321的侧壁、以及半导体衬底300表面形成阻挡层301。
所述介质层302和阻挡层301形成的具体过程为：在所述半导体衬底表面形成阻挡材料层，所述阻挡材料层覆盖所述第一伪栅312和第二伪栅322表面；在阻挡材料层表面形成介质材料层；化学机械研磨所述介质材料层和阻挡材料层，以第一伪栅312和第二伪栅322表面为停止层，形成介质层302和阻挡层301。
所述阻挡层301有益于防止化学机械研磨时，对第一伪栅312和第二伪栅322的过研磨，所述阻挡层301的材料氮化硅，所述介质层204的材料为氧化硅或超低K材料。
参考图16和图17，去除所述第一伪栅312（参考图15），形成第一凹槽；在所述介质层302表面、第一凹槽的底部和侧壁形成第一功能层薄膜314a；在第一功能层薄膜314a表面形成第一硅材料层薄膜315a，所述第一硅材料层薄膜315a填充满第一凹槽；化学机械研磨所述第一硅材料层薄膜315a和第一功能层薄膜314a，以介质层表面为停止层，形成第一功能层314和第一硅材料层315。
去除所述第一伪栅312的工艺为湿法刻蚀工艺或干法刻蚀工艺，在去除所述第一伪栅312之前，在介质层302和第二伪栅322的表面形成掩膜层，所述掩膜层暴露出第一伪栅312的表面。
所述湿法刻蚀采用的溶液为四甲基氢氧化铵溶液或氢氧化钾溶液。
所述干法刻蚀采用的气体为溴化氢或氯气。
所述第一功能层314用于调节NMOS晶体管的功函数，所述第一功能层314的材料为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中的一种或几种。本实施例中所述第一功能层314的材料为TiN。
形成所述第一功能层314的工艺为物理气相沉积工艺或原子层沉积工艺（Atomic Layer Deposition，ALD）。
在形成所述第一功能层314之前，在所述第一栅介质层311表面和第一凹槽的侧壁形成第一扩散阻挡层（未图示），以防止后续形成的金属扩散到所述介质层302、第一栅介质层311中。所述第一扩散阻挡层的材料为Ti、Ta、TiN、TaN的单层或多层堆叠结构。在其他实施例中，也可以不形成所述第一扩散阻挡层，将第一功能层作为扩散阻挡层，减少了工艺步骤，且仍能阻挡金属的扩散。
所述第一硅材料层315的材料为多晶硅或无定形硅，所述第一硅材料层315中的硅与后续形成铝金属层中的铝交换，形成第一金属栅极，所述第一硅材料层315的形成工艺为物理气相沉积工艺（PVD）或低功率化学气相沉积工艺（CVD）。
参考图18和图19，去除所述第二伪栅322（参考图15），形成第二凹槽，在所述介质层302表面、第二凹槽的底部和侧壁形成第二功能层薄膜324a；在所述第二功能层薄膜324a表面形成第二硅材料层薄膜325a，所述第二硅材料层薄膜325a填充满第二凹槽；化学机械研磨所述第二硅材料层薄膜325a和第二功能层薄膜324a，以介质层302表面为停止层，形成第二功能层324和第二硅材料层325。
去除所述第二伪栅322的工艺为湿法刻蚀工艺或干法刻蚀工艺，在去除所述第二伪栅322之前，在介质层302和第一伪栅312的表面形成掩膜层，所述掩膜层暴露出第二伪栅322的表面。
所述湿法刻蚀采用的溶液为四甲基氢氧化铵溶液或氢氧化钾溶液。
所述干法刻蚀采用的气体为溴化氢或氯气。
所述第二功能层324材料与第一功能层314材料不相同，所述第二功能层324用于调节PMOS晶体管的功函数，所述第二功能层324的材料为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中的一种或几种。本实施例中所述第二功能层324的材料为TiN。
形成所述第二功能层324的工艺为物理气相沉积工艺或原子层沉积工艺（Atomic Layer Deposition，ALD）。
在形成所述第二功能层324之前，在所述第二栅介质层321表面和第二凹槽的侧壁形成第二扩散阻挡层（未图示），以防止后续形成的金属扩散到所述介质层302、第二栅介质层321中。所述第二扩散阻挡层的材料为Ti、Ta、TiN、TaN的单层或多层堆叠结构。在其他实施例中，也可以不形成所述第二扩散阻挡层，将第二功能层作为扩散阻挡层，减少了工艺步骤，且仍能阻挡金属的扩散。
所述第二硅材料层325的材料为多晶硅或无定形硅，所述第二硅材料层325中的硅与后续形成铝金属层中的铝交换形成第二金属栅极，所述第二硅材料层325的形成工艺为物理气相沉积工艺（PVD）或低功率化学气相沉积工艺（CVD）。
参考图20，在所述介质层302、第一硅材料层315、第二硅材料层325表面形成铝金属层303。
所述铝金属层303的形成工艺为物理气相沉积，所述铝金属层303中的铝后续与第一硅材料层315和第二硅材料层325中的硅发生交换，第一硅材料层315和第二硅材料层325整个被铝交换形成第一金属栅极和第二金属栅极。
所述铝金属层303的厚度为500～5000埃，以提供足够的铝源，并使交换的硅容易向铝金属层303的表面移动，使得交换的硅与硅捕获金属层304中的金属发生反应形成氟硅化合物，从而消耗铝金属层303中交换出的硅，减小了交换的硅在铝金属层303中占据的空间，不会阻碍第一硅材料层315和第二硅材料层325上方铝的扩散，有利于铝和硅交换的进行，提高了交换的速度和效率，并且减小了退火的时间。
参考图21，在含氟氛围中对所述半导体衬底300进行退火，铝金属层303中的铝与第一硅材料层315和第二硅材料325中的硅发生交换，形成第一金属栅极316和第二金属栅极326，同时交换的硅与氟元素反应形成氟硅化合物。
退火时，铝金属层303中的铝与第一硅材料层315和第二硅材料325中的硅发生交换，直至第一硅材料层315和第二硅材料325全部被铝交换，形成第一金属栅极316和第二金属栅极326，交换过程中交换出来的硅会存在于第一硅材料层315和第二硅材料325上方铝金属层303中，由于退火过程是在含氟氛围中进行的，退火时，交换出来的硅会与氟元素发生反应，形成氟硅化合物，氟硅化合物以气体的方式排出退火腔室，由于铝金属层303中交换出来的硅被消耗，从而在铝金属层303形成凹槽307，并使得硅向铝金属层303表面的扩散速度加快，减小了交换出来的硅在铝金属层303中占据的空间，不会阻碍第一硅材料层315和第二硅材料325上方铝金属层303中铝的扩散，有利于铝金属层303中铝和第一硅材料层315和第二硅材料325中的硅交换的进行，提高了交换的速度和效率。
所述退火的温度为400～600摄氏度，退火时间为30～450分钟。
所述含氟氛围为退火时通入含氟气体，所述含氟气体为HF、SF6、NF3、CF4、C2F6、C3F8中的一种或几种。退火时温度较高，含氟气体在高温下会分解为氟离子（氟元素），氟离子与交换出来的硅发生反应形成氟硅化合物；且含氟气体不会腐蚀铝金属层303，避免铝金属层303中铝的消耗，保证铝金属层303中铝与第一硅材料层315和第二硅材料325中硅交换时不会受到影响。较佳的，所述含氟气体为NF3和C3F8的混合物，气体较容易分解，且分解后的氟离子的浓度较高，有利于氟离子与交换出来的硅反应，形成氟硅化合物。
所述含氟氛围还可以为退火时通入含氟等离子体，产生所述含氟等离子体采用的气体为HF、SF6、NF3、CF4、C2F6、C3F8中的一种或几种，含氟等离子体具有较高的活性，能提高与交换的硅反应的速率，从而使得铝金属层303中交换的硅被更快的消耗，有利于提高金属层303中铝和第一硅材料层315和第二硅材料325中的硅进行交换的速度和效率。
所述退火时采用的气体还包括Ar、He和N2，作为反应气体和等离子体的载气。
参考图22，化学机械研磨所述铝金属层303（参考图21），直至暴露第一金属栅极316和第二金属栅极326表面。
由于铝金属层208中不存在交换出来的硅或只存在少量交换出来的硅，使得化学机械研磨容易控制，避免对金属栅极210和介质层204造成过研磨。
综上，本发明技术方案提供的金属栅极的形成方法，去除伪栅后，形成功能层和硅材料层，之后形成铝金属层，退火时，铝金属层中的铝与硅材料层中的硅发生交换，直至硅材料层全部被铝交换，形成金属栅极，交换过程中交换出来的硅会存在于硅材料层上方铝金属层中，由于退火过程是在含氟氛围中进行的，退火时，交换出来的硅会与氟元素发生反应，形成氟硅化合物，从而消耗铝金属层中交换出来的硅，并使得硅向铝金属层表面的扩散速度加快，减小了交换出来的硅在铝金属层中占据的空间，不会阻碍硅材料层上方铝金属层中铝的扩散，有利于铝金属层中铝和硅材料层中的硅交换的进行，提高了交换的速度和效率。
本发明技术方案提供的金属栅极形成的集成工艺，去除第一伪栅后，形成第一功能层和第一硅材料层，去除第二伪栅后，形成第二功能层和第二硅材料层，之后形成铝金属层，退火时，铝金属层中的铝与第一硅材料层和第二硅材料中的硅发生交换，直至第一硅材料层和第二硅材料全部被铝交换，形成第一金属栅极和第二金属栅极，交换过程中交换出来的硅会存在于第一硅材料层和第二硅材料上方铝金属层中，由于退火过程是在含氟氛围中进行的，退火时，交换出来的硅会与氟元素发生反应，形成氟硅化合物，从而消耗铝金属层中交换出来的硅，并使得硅向铝金属层表面的扩散速度加快，减小了交换出来的硅在铝金属层中占据的空间，不会阻碍第一硅材料层和第二硅材料上方铝金属层中铝的扩散，有利于铝金属层中铝和第一硅材料层和第二硅材料中的硅交换的进行，提高了交换的速度和效率。
所述含氟氛围为退火时通入含氟气体，所述含氟气体为HF、SF6、NF3、CF4、C2F6、C3F8中的一种或几种。退火时温度较高，含氟气体在高温下会分解为氟离子（氟元素），氟离子与交换出来的硅发生反应形成氟硅化合物；且含氟气体不会腐蚀铝金属层，避免铝金属层中铝的消耗，保证铝金属层中铝与第一硅材料层和第二硅材料中硅交换时不会受到影响。
所述含氟氛围还可以为退火时通入含氟等离子体，产生所述含氟等离子体采用的气体为HF、SF6、NF3、CF4、C2F6、C3F8中的一种或几种，含氟等离子体具有较高的活性，能提高与交换的硅反应的速率，从而使得铝金属层中交换的硅被更快的消耗，有利于提高金属层中铝和第一硅材料层和第二硅材料中的硅进行交换的速度和效率。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (21)
1.一种金属栅极的形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成伪栅；
在所述半导体衬底表面形成介质层，介质层的表面与伪栅的表面齐平；
去除所述伪栅，形成凹槽；
在凹槽的底部和侧壁形成功能层；
在凹槽内的功能层表面形成硅材料层，硅材料层的表面与介质层的表面平齐；
在所述介质层和硅材料层表面形成铝金属层；
在含氟氛围中对所述半导体衬底进行退火，铝金属层中的铝与硅材料层中的硅发生交换，形成金属栅极，同时交换的硅与氟元素发生反应形成氟硅化合物。
2.如权利要求1所述的金属栅极的形成方法，其特征在于，所述硅材料层的材料为多晶硅或无定形硅。
3.如权利要求1所述的金属栅极的形成方法，其特征在于，所述退火的温度为350～600摄氏度，退火时间为30～450分钟。
4.如权利要求3所述的金属栅极的形成方法，其特征在于，所述含氟氛围为退火时通入含氟气体，所述含氟气体为HF、SF6、NF3、CF4、C2F6、C3F8中的一种或几种。
5.如权利要求3所述的金属栅极的形成方法，其特征在于，所述含氟氛围为退火时通入含氟等离子体，产生所述含氟等离子体采用的气体为HF、SF6、NF3、CF4、C2F6、C3F8中的一种或几种。
6.如权利要求4或5所述的金属栅极的形成方法，其特征在于，所述退火时采用的气体还包括Ar、He和N2。
7.如权利要求1所述的金属栅极的形成方法，其特征在于，所述伪栅和半导体衬底之间还形成有栅介质层，所述栅介质层为界面层和高K介质层的堆叠结构，界面层位于半导体衬底表面，高K介质层位于界面层表面。
8.如权利要求7所述的金属栅极的形成方法，其特征在于，所述高K介质层材料为氧化铪、氧化硅铪、氮氧化硅铪、氧化铪钽、氧化铪钛、氧化铪锆中的一种或几种，所述界面层的材料为氧化硅。
9.如权利要求1所述的金属栅极的形成方法，其特征在于，所述铝金属层的厚度为500～5000埃。
10.如权利要求1所述的金属栅极的形成方法，其特征在于，所述功能层的材料Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中的一种或几种。
11.一种金属栅极的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述半导体衬底的第一区域上形成有第一伪栅，所述半导体衬底的第二区域上形成有第二伪栅；
在所述半导体衬底表面形成介质层，介质层的表面与第一伪栅和第二伪栅的表面齐平；
去除所述第一伪栅，形成第一凹槽；
在第一凹槽的底部和侧壁形成第一功能层；
在第一功能层表面形成第一硅材料层，第一硅材料层的表面与介质层的表面平齐；
去除所述第二伪栅，形成第二凹槽；
在第二凹槽的底部和侧壁形成第二功能层；
在第二功能层表面形成第二硅材料层，第二硅材料层的表面与介质层的表面平齐；
在介质层、第一硅材料层、第二硅材料层表面形成铝金属层；
在含氟氛围中对所述半导体衬底进行退火，铝金属层中的铝与第一硅材料层和第二硅材料中的硅发生交换，形成第一金属栅极和第二金属栅极，同时交换的硅与氟元素反应形成氟硅化合物。
12.如权利要求11所述的金属栅极的形成方法，其特征在于，所述第一硅材料层和第二硅材料层的材料为多晶硅或无定形硅。
13.如权利要求如权利要求11所述的金属栅极的形成方法，其特征在于，所述退火的温度为350～600摄氏度，退火时间为30～450分钟。
14.如权利要求13所述的金属栅极的形成方法，其特征在于，所述含氟氛围为退火时通入含氟气体，所述含氟气体为HF、SF6、NF3、CF4、C2F6、C3F8中的一种或几种。
15.如权利要求13所述的金属栅极的形成方法，其特征在于，所述含氟氛围为退火时通入含氟等离子体，产生所述含氟等离子体采用的气体为HF、SF6、NF3、CF4、C2F6、C3F8中的一种或几种。
16.如权利要求14或15所述的金属栅极的形成方法，其特征在于，所述退火时采用的气体还包括Ar、He和N2。
17.如权利要求11所述的金属栅极的形成方法，其特征在于，所述铝金属层的厚度为500～5000埃。
18.如权利要求11所述的金属栅极的形成方法，其特征在于，所述第一伪栅和第二伪栅与半导体衬底之间还形成有第一栅介质层和第二栅介质层，所述第一栅介质层和第二栅介质层为界面层和高K介质层的堆叠结构，界面层位于半导体衬底表面，高K介质层位于界面层表面。
19.如权利要求18所述的金属栅极的形成方法，其特征在于，所述高K介质层材料为氧化铪、氧化硅铪、氮氧化硅铪、氧化铪钽、氧化铪钛、氧化铪锆中的一种或几种，所述界面层的材料为氧化硅。
20.如权利要求11所述的金属栅极的形成方法，其特征在于，所述第一功能层的材料Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中的一种或几种。
21.如权利要求11所述的金属栅极的形成方法，其特征在于，所述第二功能层的材料与第一功能层的材料不一样，所述第二功能层的材料为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中的一种或几种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210238599.3A CN103545180B (zh) | 2012-07-10 | 2012-07-10 | 金属栅极的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210238599.3A CN103545180B (zh) | 2012-07-10 | 2012-07-10 | 金属栅极的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103545180A true CN103545180A (zh) | 2014-01-29 |
| CN103545180B CN103545180B (zh) | 2017-07-14 |
Family
ID=49968538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210238599.3A Active CN103545180B (zh) | 2012-07-10 | 2012-07-10 | 金属栅极的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103545180B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022142166A1 (zh) * | 2020-12-30 | 2022-07-07 | 长鑫存储技术有限公司 | 半导体结构的制造方法和半导体结构 |
| US12062702B2 (en) | 2020-12-30 | 2024-08-13 | Changxin Memory Technologies, Inc. | Method for manufacturing semiconductor structure and semiconductor structure |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6080646A (en) * | 1998-04-18 | 2000-06-27 | United Microelectronics Corp. | Method of fabricating a metal-oxide-semiconductor transistor with a metal gate |
| US6563178B2 (en) * | 2000-03-29 | 2003-05-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the device |
| KR20040034087A (ko) * | 2002-10-21 | 2004-04-28 | 주식회사 하이닉스반도체 | 반도체 소자의 듀얼 금속 게이트 형성방법 |
| US20110171820A1 (en) * | 2010-01-14 | 2011-07-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a metal gate |
-
2012
- 2012-07-10 CN CN201210238599.3A patent/CN103545180B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6080646A (en) * | 1998-04-18 | 2000-06-27 | United Microelectronics Corp. | Method of fabricating a metal-oxide-semiconductor transistor with a metal gate |
| US6563178B2 (en) * | 2000-03-29 | 2003-05-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the device |
| KR20040034087A (ko) * | 2002-10-21 | 2004-04-28 | 주식회사 하이닉스반도체 | 반도체 소자의 듀얼 금속 게이트 형성방법 |
| US20110171820A1 (en) * | 2010-01-14 | 2011-07-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a metal gate |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022142166A1 (zh) * | 2020-12-30 | 2022-07-07 | 长鑫存储技术有限公司 | 半导体结构的制造方法和半导体结构 |
| US12062702B2 (en) | 2020-12-30 | 2024-08-13 | Changxin Memory Technologies, Inc. | Method for manufacturing semiconductor structure and semiconductor structure |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103545180B (zh) | 2017-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103681276B (zh) | 金属栅极、mos晶体管及cmos结构分别的形成方法 | |
| CN101427386B (zh) | 阻挡层的选择性实施以实现在具有高k电介质的CMOS器件制造中的阈值电压控制 | |
| CN102544098B (zh) | Mos晶体管及其形成方法 | |
| CN105304565B (zh) | 半导体器件及其形成方法 | |
| CN107591362B (zh) | 半导体结构及其形成方法 | |
| US20160064228A1 (en) | Method of forming a semiconductor structure including a ferroelectric material and semiconductor structure including a ferroelectric transistor | |
| CN103779207A (zh) | 包含湿蚀刻制程以移除氮化硅的半导体结构形成方法 | |
| CN103094325A (zh) | 半导体器件及其制造方法 | |
| JP5456150B2 (ja) | 半導体装置及びその製造方法 | |
| CN105336589A (zh) | 晶体管的形成方法 | |
| CN104183477B (zh) | 一种制作半导体器件的方法 | |
| CN102479694B (zh) | 一种金属栅极及mos晶体管的形成方法 | |
| JP2011029483A (ja) | 半導体装置およびその製造方法 | |
| CN104253029A (zh) | 晶体管的形成方法 | |
| CN103187257B (zh) | 金属栅极的形成方法 | |
| JP5147588B2 (ja) | 半導体装置 | |
| CN103165535A (zh) | 互补型金属氧化物半导体管金属栅电极的制作方法 | |
| CN103545180A (zh) | 金属栅极的形成方法 | |
| CN100543951C (zh) | 移除栅极上的金属硅化物层的方法及蚀刻方法 | |
| CN105990341B (zh) | 半导体结构及其形成方法 | |
| CN107591363A (zh) | 半导体器件的形成方法 | |
| CN106653693B (zh) | 改善核心器件和输入输出器件性能的方法 | |
| CN106206721B (zh) | Nmos晶体管及其制作方法 | |
| CN103794482A (zh) | 金属栅极的形成方法 | |
| CN103545178A (zh) | 金属栅极的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |