CN103534793A - 选择装置 - Google Patents

选择装置 Download PDF

Info

Publication number
CN103534793A
CN103534793A CN201280019479.2A CN201280019479A CN103534793A CN 103534793 A CN103534793 A CN 103534793A CN 201280019479 A CN201280019479 A CN 201280019479A CN 103534793 A CN103534793 A CN 103534793A
Authority
CN
China
Prior art keywords
semiconductive
stacking
semiconductive material
electrode
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280019479.2A
Other languages
English (en)
Other versions
CN103534793B (zh
Inventor
D·V·尼马尔·拉马斯瓦米
古尔特杰·S·桑胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN103534793A publication Critical patent/CN103534793A/zh
Application granted granted Critical
Publication of CN103534793B publication Critical patent/CN103534793B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H01L29/885—Esaki diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Thermistors And Varistors (AREA)

Abstract

本发明提供用于一种选择装置的方法、装置及系统，所述选择装置可包含形成于第一电极上的至少一个半导电材料的半导电堆叠，其中所述半导电堆叠可具有约700埃()或更小的厚度。所述至少一个半导电材料的每一者可具有约4电子伏特(eV)或更小的相关联带隙且第二电极可形成于所述半导电堆叠上。

Description

选择装置
技术领域
本发明大体上涉及半导体电子装置及方法，且更特定来说，本发明涉及选择装置。
背景技术
在计算机或其它电子装置中，存储器装置通常被设置为内部的半导体集成电路。存在许多不同类型的存储器(包含易失性存储器及非易失性存储器)。易失性存储器可能需要电力来维持其信息且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)及其它者。非易失性存储器可通过在未通电时保留已存储信息而提供持久信息且可包含NAND闪存存储器、NOR闪存存储器、只读存储器(ROM)、电子可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)、相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)及磁性随机存取存储器(MRAM)，例如自旋力矩转移随机存取存储器(STT RAM)及其它者。
选择装置可耦合到存储器单元。选择装置可用作开关，其中晶体管是全导通或全断开中之一者。全导通具有几乎为零的横跨晶体管的电压且晶体管已“饱和”(因为晶体管不能再通过电流)。选择装置的实例包含薄膜晶体管(TFT)。TFT通常使用硅膜。一股来说，多晶硅材料已广泛用作TFT的半导体材料(因为其具有高场效迁移率)且可应用于高速电路及构成互补金属氧化物半导体(CMOS)电路。使用多晶硅材料的TFT可用作有源矩阵式液晶显示(AMLCD)装置的有源元件及有机发光二极管(OLED)的切换与驱动元件。
使非晶硅材料结晶成多晶硅材料的方法包含固相结晶法(SPC)、准分子激光结晶法(ELC)、金属诱导结晶法(MIC)及金属诱导侧向结晶法(MILC)。SPC为使非晶硅材料在等于或低于玻璃(其用作采用薄膜晶体管的显示装置的衬底)的过渡温度的温度(通常为约700℃或更小)下退火达数个小时到数十个小时的方法。ELC为通过利用准分子激光来照射非晶硅材料且在极短时间内将所述非晶硅材料局部加热到高温而使所述非晶硅材料结晶的方法。MIC为通过使非晶硅材料与金属(例如镍(Ni)、钯(Pd)、金(Au)及铝(A1))接触或将此类金属植入到所述非晶硅材料中而使用从非晶硅到多晶硅的相转移诱导的方法。MILC为通过侧向扩散由金属与硅的反应形成的硅化物而诱导非晶硅材料的有序结晶的方法。
然而，SPC具有的缺点在于：处理时间长；及存在由用于退火的长处理时间及高温引起的衬底变形风险。ELC具有的缺点在于：需要昂贵的激光设备；及半导体材料与栅极绝缘材料之间的界面特性会因所形成的多晶化表面上所产生的凸起而较差。MIC及MILC具有的缺点在于：大量结晶诱导金属保留在结晶多晶硅材料上以增加TFT的半导体材料的泄漏电流。
发明内容
附图说明
图1说明根据本发明的一个或一个以上实施例的具有半导体堆叠的选择装置的实例。
图2说明根据本发明的一个或一个以上实施例的具有半导体堆叠的选择装置的实例。
图3说明根据本发明的一个或一个以上实施例的具有半导体堆叠的选择装置的实例。
图4说明根据本发明的一个或一个以上实施例的包含至少一个选择装置的交叉点存储器阵列的实例。
具体实施方式
本文中描述与选择装置相关联的方法、装置及系统。一个或一个以上选择装置可包含形成于第一电极上的至少一个半导电材料的半导电堆叠。所述半导电堆叠可具有从约700埃
Figure BDA0000398933470000021
或更小的厚度，且所述至少一个半导电材料的每一者可具有约4电子伏特(eV)或更小的相关带隙。第二电极可形成于半导电堆叠上。
本发明的实施例可提供能够支持比先前选择装置增大的电流密度的选择装置。在各种实施例中，选择装置的结构可包含可调谐以适应不同存储器单元特性(举例来说(例如)对称或不对称电流对电压讯符(signature))的半导电堆叠。在一个或一个以上实施例中，所提供的选择装置可经受大量负载循环(例如106)而不会经历过早的疲劳失效。
在本发明的以下详细描述中，参考形成本发明的一部分的附图，且附图中以说明的方式展示可如何实践本发明的一个或一个以上实例。充分详细地描述所述实例以使所属领域的一股技术人员能够实践本发明的实例，且应了解可利用其它实例及可在不背离本发明的范围的情况下作出过程、电性及／或结构改变。
本文中的图式遵循编号习惯，其中第一数字对应于绘图编号且剩余数字识别图式中的元件或组件。可使用类似数字来识别不同图式之间的类似元件或组件。举例来说，203可意指图2中的元件“03”，且图3中的类似元件可被称为303。如所了解，可在本文中增加、交换及／或消除各种实例中所展示的元件以提供本发明的许多额外实例。另外，图式中所提供的元件的定比及相对比例意欲说明本发明的各种实例且并非用以意指限制。
选择装置的实例可包含(但不限于)双极性选择装置、江崎(Esaki)二极管(例如隧道二极管)及肖特基(Schottky)二极管以及其它者。为便于描述且举例来说，图式中所说明的选择装置将就双极性选择装置进行描述，但根据本发明的实施例不受此限制。
图1说明根据本发明的一个或一个以上实施例而形成的双极性选择装置100的实例。在此实例中，双极性选择装置100包含形成于第一电极101上的半导电堆叠105。如本文中所使用，半导电堆叠(例如105)包含在堆叠配置中(例如在许多层中或以其它方式)形成的一个或一个以上半导电材料。如本文中所使用，半导电材料可包含半绝缘材料。在一个或一个以上实施例中，双极性选择装置100可充当存储器单元(例如电阻性随机存取存储器(RRAM)单元)的选择装置。虽然实施例不受此限制，但选择装置100可为(例如)二极管。
在图1所说明的实例中，半导电堆叠105包含形成于第一电极101上的具有厚度(t)的单一半导电材料105。第二电极103形成于半导电堆叠105上。第一电极101及／或第二电极103可包含(例如)金属材料。所述金属材料可包含钛、氮化钛(TiN)、铂(Pt)、钨(W)、氮化钨(WN)、钌(Ru)及／或铱(Ir)及／或其组合以及其它金属材料。第一电极101与第二电极103可由相同或不同材料制成且可具有相同或不同物理配置。即，电极101与103可对称或不对称。在一个实例中，第一电极101可为TiN且第二电极103可为钌(Ru)。第一电极101及／或第二电极103可形成为电介质材料(举例来说(例如)氮化硅(SiN))内的插头。实施例不受限于包括特定材料的电极或具有特定物理配置的电极。例如，电极的特定材料及／或物理配置可取决于若干因素，例如半导电堆叠105的特性及／或通过选择装置100的期望电流密度以及其它因素。
形成于第一电极101上的半导电材料105可为各种半导电材料，例如硅(Si)、锗(Ge)、碳化硅(SiC)、氮化镓(GaN)、氮化铟镓(InGaN)及／或氮化铝镓(AlGaN)以及其它者。半导电材料105可包括(例如)非晶半导电材料。非晶半导电材料可意指缺少晶体的长程有序特性的半导电材料。
在一个或一个以上实施例中，半导电材料105具有约700埃或更小的厚度(t)且可具有约4eV或更小的相关带隙。如本文中所使用，带隙(例如能带隙)意指与特定材料相关联的价带的顶部与导电带的底部之间的能量差。
图2说明根据本发明的一个或一个以上实施例而形成的双极性选择装置200的实例。在此实例中，双极性选择装置200包含具有厚度(t)的半导电堆叠，其包含两个半导电材料207及209，其中半导电材料207形成于第一电极201上。半导电材料209形成于半导电材料207上，且第二电极203形成于半导电材料209上。在各种实施例中，电极201、203为金属电极。
在一个或一个以上实施例中，半导电堆叠的材料209可为非晶半导电材料209且半导电材料207可为部分纳米结晶半导电材料207。术语“纳米结晶”包含具有材料的非晶相内的结晶材料的小晶粒的材料，其包含在从材料的非晶相到微晶相的过渡区周围的材料。替代地，双极性选择装置200的半导电堆叠的材料209可为部分纳米结晶半导电材料209且材料207可为非晶半导电材料207。举例来说，在一个或一个以上实施例中，部分纳米结晶半导电材料的结晶百分比可介于0纳米结晶％到50纳米结晶％之间。
作为实例，两个半导电材料207、209可具有相同厚度(例如，材料207、209的每一者可具有t／2的厚度)。然而，实施例不受限于材料207及209的特定厚度。半导电堆叠的特定材料207及209以及其各自厚度可取决于各种因素，举例来说通过选择装置200的期望电流密度及／或与选择装置200相关联的存储器单元。类似地，电极201及203的特定材料及／或物理配置可取决于各种因素，举例来说通过选择装置200的期望电流密度及／或与选择装置200相关联的存储器单元。
因此，根据本发明的一个或一个以上双极性选择装置(例如100、200、300)可为“可调谐的”以适应特定特性。作为实例，可影响双极性选择装置200的相关电流密度的双极性选择装置200的因素可包含半导电材料207、209与电极201、203之间的势垒高度(例如肖特基势垒高度)、金属电极201、203的工作函数、半导电材料207、209的电介质常数及材料207、209的有效电子质量以及其它因素。因此，双极性选择装置的配置可经调谐以实现(例如)期望电流密度及／或泄漏电流特性。
在一个或一个以上实施例中，可通过在从约
Figure BDA0000398933470000041
到约
Figure BDA0000398933470000042
的范围内调整半导电堆叠的厚度而调谐双极性选择装置。举例来说，约
Figure BDA0000398933470000043
的半导电堆叠可具有约
Figure BDA0000398933470000044
的非晶半导电材料及约
Figure BDA0000398933470000045
的部分纳米结晶半导电材料。在各种实施例中，可在从约500℃到约700℃的范围内的低温处理中执行退火以调谐双极性选择装置。此类实施例可提供与形成于金属半导体结合处的肖特基势垒相关联的益处。在一个或一个以上实施例中，双极性选择装置可为基于隧道的二极管(例如隧道(Esaki)二极管)且可具有如此项技术中通常已知的此类装置的众多特性。
图3说明根据本发明的一个或一个以上实施例而形成的双极性选择装置300的实例。在此实例中，双极性选择装置300包含半导电堆叠，其具有厚度(t)且包含形成于第一电极301上的三个半导电材料311、313及315。半导电材料313形成于半导电材料311上，半导电材料315形成于半导电材料313上，且第二电极303形成于半导电材料315上。可考虑三个以上半导电材料的选择装置。
作为实例，半导电材料311可为第一部分纳米结晶半导电材料，半导电材料313可为非晶半导电材料，且半导电材料315可为第二部分纳米结晶半导电材料。在另一实例中，半导电材料311可为第一非晶半导电材料，半导电材料313可为部分纳米结晶半导电材料，且半导电材料315可为第二非晶半导电材料。考虑其它堆叠布置。在图3所展示的实例中，双极性选择装置300可被称为对称双极性选择装置，此是因为邻接电极301及303的半导电材料(例如311与315)为相同材料(例如非晶半导电材料或部分纳米结晶半导电材料)。对称双极性选择装置可形成对称电流密度对电压曲线，此可有益于所述选择装置在操作期间的可预测性以及其它益处。
在各种实施例中，可在约500℃或更小的温度下形成双极性选择装置100、200、300。可经由各种技术(例如(但不限于)物理气相沉积(PVD)、化学气相沉积(CVD)、电化学沉积(ECD)、分子束外延(MBE)、脉冲激光沉积(PLD)、微波CVD、退火及原子层沉积(ALD))而形成图1中的半导电材料105、图2中的半导电材料207与209及图3中的半导电材料311、313、315。
形成双极性选择装置200、300的半导电堆叠可包含使半导电堆叠的半导电材料(例如图2中的207、209及图3中的311、313、315)的至少一者与结晶阻滞剂(举例来说(例如)碳(C)、氧(O)及／或氮(N))掺杂。形成半导电堆叠也可包含使半导电堆叠的半导电材料(例如图2中的207、209及图3中的311、313、315)的至少一者与材料(举例来说(例如)锗(Ge))掺杂以促进结晶。结晶促进剂的其它实例包含镍(Ni)、钯(Pd)、银(Ag)、金(Au)、铝(Al)、锡(Sn)、锑(Sb)、铜(Cu)、铽(Tb)及镉(Cd)。在一个或一个以上实施例中，半导电堆叠与结晶阻滞剂及结晶促进剂的掺杂可同时发生或实质上同时发生。例如，在材料313为部分结晶半导电材料且材料311及315为非晶半导电材料的实例中，材料313可掺杂有结晶促进剂且材料311及315可掺杂有结晶阻滞剂。
在各种实施例中，形成半导电堆叠可包含在形成第二电极(例如103、203、303)之前执行退火。所述退火可改动半导体材料的至少一者。举例来说，所述退火可将掺杂有结晶促进剂的至少一个半导电材料改动成部分纳米结晶半导电材料。此外，因为至少一个半导电材料已掺杂有结晶阻滞剂，所以至少一个半导电材料将保留非晶半导电材料。结晶促进剂的浓度降低可增大所产生的结晶半导体材料的晶粒大小(例如通过使结晶开始的位置间隔开)。在实例中，可在约500℃或更小的温度下进行退火；然而，实施例不受此限制。举例来说，在本发明的一个或一个以上实施例中，可在从约500℃到约700℃的范围内的温度下进行退火达从1毫秒到20分钟的范围。
在操作中，可通过横跨形成于第一电极与第二电极之间的半导电堆叠施加电压而操作根据本文所描述的实施例的一个或一个以上双极性选择装置。在实例中，横跨半导电堆叠的所施加电压可产生横跨双极性选择装置的至少约1.0×106J.A／cm2的电流密度。在一个或一个以上实施例中，可回应于约3伏特或更小的所施加电压而实现至少约1.0×106J.A／cm2的电流密度。
图4说明交叉点存储器阵列420的实例，其包含根据本发明的一个或一个以上实施例的至少一个双极性选择装置。交叉点存储器阵列420可包含第一数量的导电线423-1、423-2及与第一数量的导电线423-1、423-2相交的第二数量的导电线425-1、425-2。虽然图4展示两个导电线423-1、423-2及两个导电线425-1、425-2，但实例不受限于特定数量的导电线。在实例中，第一数量的导电线423-1、423-2可为存取线(例如字线)且第二数量的导电线425-1、425-2可为数据线(例如位线)。第一数量的导电线423-1、423-2及／或第二数量的导电线425-1、425-2可由铜及各种其它导电材料组成。交叉点存储器阵列420可为(举例来说)RRAM阵列且可构建在块状硅集成电路(IC)上。在实例中，一个或一个以上额外交叉点存储器阵列可堆叠在交叉点存储器阵列420上。
如图4中所说明，阵列420包含许多双极性选择装置400-1、400-2、400-3......400-N，其位于导电线423-1、423-2与导电线425-1、425-2的若干相交的每一者处。若干双极性选择装置400-1、400-2、400-3、...、400-N的每一者连接到可变电阻元件429-1、429-2、429-3、...、429-N。可变电阻元件429-1、429-2、429-3、...、429-N可包含各种类型的电阻可变材料，其包含过渡金属氧化物、硫族化物及钙钛矿以及其它电阻可变材料。双极性选择装置400-1、400-2、400-3、...、400-N可为(例如)以上结合图1到图3而描述的选择装置。
虽然本文已说明及描述特定实例，但所属领域的一股技术人员应了解经计算以实现相同结果的布置可替代所展示的特定实例。本发明意欲涵盖本发明的一个或一个以上实例的调适或变动。应了解，已以说明方式且非限制方式进行以上描述。所属领域的技术人员将在检阅以上描述后明白以上实例与本文中未特定描述的其它实例的组合。本发明的一个或一个以上实例的范围包含其中使用以上结构及方法的其它应用。因此，本发明的一个或一个以上实例的范围应取决于所附权利要求书及此类权利要求书所属等效物的全部范围。
在整个说明书及权利要求书中，以下所识别的含义未必限制术语，而是仅提供术语的说明性实例。“一”及“所述”的含义包含复数个参考物，且“在...中”的含义包含“在...中”及“在...上”。术语“许多”意欲被理解为包含至少一个但不限于一个。如本文中所使用，词组“在实例中”未必意指相同实例，但其可为相同实例。
在前述具体实施方式中，为简化本发明，各种特征在单一实例中被群组在一起。不应将本发明的方法解译为反映意图：本发明的所揭示实例必须使用比每一权利要求中所明确列举的特征更多的特征。相反，如以下权利要求所反映，本发明的标的在于比单一所揭示实例的全部特征更少。因此，以下权利要求被特此并入到具体实施方式中，且每一权利要求本身独立地作为单独实例。

Claims (38)

1.一种选择装置，其包括：
半导电堆叠，其包含形成于第一电极上的至少一个半导电材料，其中所述半导电堆叠具有700埃或更小的厚度，且其中所述至少一个半导电材料的每一者具有4电子伏特或更小的相关联带隙；及
第二电极，其形成于所述半导电堆叠上。
2.根据权利要求1所述的选择装置，其中所述选择装置是在700摄氏度或更小的温度下形成。
3.根据权利要求1所述的选择装置，其中所述半导电堆叠包含来自包含以下者的群组的至少一个材料：Si、Ge、SiC、GaN、InGaN及A1GaN。
4.根据权利要求1所述的选择装置，其中所述半导电堆叠包含单一非晶材料。
5.根据权利要求1所述的选择装置，其中所述半导电堆叠包含形成于部分纳米结晶半导电材料上的非晶半导电材料。
6.根据权利要求1所述的选择装置，其中所述半导电堆叠包含形成于非晶半导电材料上的部分纳米结晶半导电材料。
7.根据权利要求1所述的选择装置，其中所述半导电堆叠包含第一部分纳米结晶半导电材料、形成于所述第一部分纳米结晶半导电材料上的非晶半导电材料及形成于所述非晶半导电材料上的第二部分纳米结晶半导电材料。
8.根据权利要求1所述的选择装置，其中所述半导电堆叠包含第一非晶半导电材料、形成于所述第一非晶半导电材料上的部分纳米结晶半导电材料及形成于所述部分纳米结晶半导电材料上的第二非晶半导电材料。
9.根据权利要求1到8中任一权利要求所述的选择装置，其中所述半导电堆叠的至少一个半导电材料掺杂有结晶阻滞剂。
10.根据权利要求1到8中任一权利要求所述的选择装置，其中所述半导电堆叠的至少一个半导电材料掺杂有Ge以促进结晶。
11.根据权利要求1到8中任一权利要求所述的选择装置，其中所述第一电极及所述第二电极的至少一者是金属材料。
12.根据权利要求1到8中任一权利要求所述的选择装置，其中所述第一电极及所述第二电极的至少一者是金属氮化物材料。
13.一种双极性选择装置，其包括：
半导电堆叠，其形成于第一电极上，所述半导电堆叠包含形成于部分纳米结晶半导电材料上的非晶半导电材料，其中所述半导电堆叠具有700埃或更小的厚度，且其中所述非晶半导电材料及所述部分纳米结晶半导电材料每一者具有4电子伏特或更小的相关联带隙；及
第二电极，其形成于所述半导电堆叠上。
14.一种双极性选择装置，其包括：
半导电堆叠，其形成于第一电极上，所述半导电堆叠包含形成于非晶半导电材料上的部分纳米结晶半导电材料，其中所述半导电堆叠具有700埃或更小的厚度，且其中所述部分纳米结晶半导电材料及所述非晶半导电材料每一者具有4电子伏特或更小的相关联带隙；及
第二电极，其形成于所述半导电堆叠上。
15.一种双极性选择装置，其包括：
半导电堆叠，其形成于第一电极上，所述半导电堆叠包含第一部分纳米结晶半导电材料、非晶半导电材料及第二部分纳米结晶半导电材料，其中所述半导电堆叠具有700埃或更小的厚度，且其中所述半导电堆叠的每一材料具有4电子伏特或更小的相关联带隙；及
第二电极，其形成于所述半导电堆叠上。
16.根据权利要求15所述的双极性选择装置，其中所述第一部分纳米结晶半导电材料形成于所述第一电极上，所述非晶半导电材料形成于所述第一部分纳米结晶半导电材料上，且所述第二部分纳米结晶半导电材料形成于所述非晶半导电材料上。
17.一种双极性选择装置，其包括：
半导电堆叠，其形成于第一电极上，所述半导电堆叠包含第一非晶半导电材料、部分纳米结晶半导电材料及第二非晶半导电材料，其中所述半导电堆叠具有700埃的厚度，且其中所述半导电堆叠的每一材料具有4电子伏特或更小的相关联带隙；及
第二电极，其形成于所述半导电堆叠上。
18.根据权利要求17所述的双极性选择装置，其中所述第一非晶半导电材料形成于所述第一电极上，且所述部分纳米结晶半导电材料形成于所述第一非晶半导电材料上，且所述第二非晶半导电材料形成于所述部分纳米结晶半导电材料上。
19.一种形成双极性选择装置的方法，其包括：
使具有700埃或更小的厚度的半导电堆叠形成于第一电极上，其中所述半导电堆叠的每一材料具有4电子伏特或更小的相关联带隙；及
使第二电极形成于所述半导电堆叠上。
20.根据权利要求19所述的方法，其中形成所述半导电堆叠包含：使非晶半导电材料形成于所述第一电极上。
21.根据权利要求19所述的方法，其中形成所述半导电堆叠包含：使非晶半导电材料形成于所述第一电极上及使部分纳米结晶半导电材料形成于所述非晶半导电材料上。
22.根据权利要求19所述的方法，其中形成所述半导电堆叠包含：使部分纳米结晶半导电材料形成于所述第一电极上及使非晶半导电材料形成于所述部分纳米结晶半导电材料上。
23.根据权利要求19所述的方法，其中形成所述半导电堆叠包含：使第一部分纳米结晶半导电材料形成于所述第一电极上；使非晶半导电材料形成于所述第一部分纳米结晶半导电材料上；及使第二部分纳米结晶半导电材料形成于所述非晶半导电材料上。
24.根据权利要求19所述的方法，其中形成所述半导电堆叠包含：使第一非晶半导电材料形成于所述第一电极上；使部分纳米结晶半导电材料形成于所述第一非晶半导电材料上；及使第二非晶半导电材料形成于所述部分纳米结晶材料上。
25.根据权利要求19到24中任一权利要求所述的方法，其包含在500摄氏度或更小的温度下形成所述双极性选择装置。
26.根据权利要求19到24中任一权利要求所述的方法，其包含使所述半导电堆叠的至少一个半导电材料与结晶阻滞剂掺杂及使所述半导电堆叠的至少一个半导电材料与Ge实质上同时掺杂以促进结晶。
27.根据权利要求26所述的方法，其中使所述半导电堆叠的所述至少一个半导电材料与结晶阻滞剂掺杂包含C、O及N的至少一种掺杂剂。
28.根据权利要求26所述的方法，其包含在使所述第二电极形成于所述半导电堆叠上之前执行所述半导电堆叠的退火。
29.根据权利要求28所述的方法，其中执行所述退火包含：在500摄氏度或更小的退火温度下退火。
30.根据权利要求19到24中任一权利要求所述的方法，其中形成所述第一电极及所述第二电极包含：由金属材料形成所述第一电极及所述第二电极的至少一者。
31.根据权利要求19到24中任一权利要求所述的方法，其中形成所述第一电极及所述第二电极包含：由金属氮化物材料形成所述第一电极及所述第二电极的至少一者。
32.一种交叉点存储器阵列，其包括：
第一数量的导电线；
第二数量的导电线，其与所述第一数量的导电线相交；及
双极性选择装置，其在所述第一数量的导电线与所述第二数量的导电线的若干相交的每一者处，其中所述双极性选择装置包含：
半导电堆叠，其具有700埃或更小的厚度且包含形成于第一电极上的至少一个半导电材料，其中所述半导电堆叠的每一半导电材料具有4电子伏特或更小的相关联带隙；及
第二电极，其形成于所述半导电堆叠上。
33.根据权利要求32所述的存储器阵列，其中所述第一数量的导电线是存取线且所述第二数量的导电线是数据线。
34.根据权利要求32所述的存储器阵列，其中所述半导电堆叠包含形成于部分纳米结晶半导电材料上的非晶半导电材料。
35.根据权利要求32所述的存储器阵列，其中所述半导电堆叠包含形成于非晶半导电材料上的部分纳米结晶半导电材料。
36.根据权利要求32所述的存储器阵列，其中所述半导电堆叠包含形成于所述第一电极上的第一非晶半导电材料、形成于所述第一非晶半导电材料上的部分纳米结晶半导电材料及形成于所述部分纳米结晶半导电材料上的第二非晶半导电材料。
37.根据权利要求32所述的存储器阵列，其中所述半导电堆叠包含形成于所述第一电极上的第一部分纳米结晶半导电材料、形成于所述第一部分纳米结晶半导电材料上的非晶半导电材料及形成于所述非晶半导电材料上的第二部分纳米结晶半导电材料。
38.根据权利要求32所述的存储器阵列，其中所述半导电堆叠的至少一个半导电材料掺杂有结晶阻滞剂且所述半导电堆叠的至少一个半导电材料掺杂有Ge以促进结晶。
CN201280019479.2A 2011-04-19 2012-03-28 选择装置 Active CN103534793B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/089,648 2011-04-19
US13/089,648 US9196753B2 (en) 2011-04-19 2011-04-19 Select devices including a semiconductive stack having a semiconductive material
PCT/US2012/030904 WO2012145130A2 (en) 2011-04-19 2012-03-28 Select devices

Publications (2)

Publication Number Publication Date
CN103534793A true CN103534793A (zh) 2014-01-22
CN103534793B CN103534793B (zh) 2018-01-30

Family

ID=47020596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280019479.2A Active CN103534793B (zh) 2011-04-19 2012-03-28 选择装置

Country Status (7)

Country Link
US (1) US9196753B2 (zh)
EP (1) EP2700089B1 (zh)
JP (1) JP5740044B2 (zh)
KR (1) KR101544300B1 (zh)
CN (1) CN103534793B (zh)
TW (1) TWI485810B (zh)
WO (1) WO2012145130A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106062879A (zh) * 2014-02-19 2016-10-26 美光科技公司 切换组件及存储器单元

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2858118B1 (en) * 2013-10-07 2016-09-14 IMEC vzw Selector for RRAM
US9716225B2 (en) * 2014-09-03 2017-07-25 Micron Technology, Inc. Memory cells including dielectric materials, memory devices including the memory cells, and methods of forming same
US9548450B2 (en) 2014-09-23 2017-01-17 Micron Technology, Inc. Devices containing metal chalcogenides
CN105118776A (zh) * 2015-07-01 2015-12-02 复旦大学 制备高性能tft的方法
KR102334153B1 (ko) * 2017-07-07 2021-12-02 지멘스 악티엔게젤샤프트 전기 단락 디바이스
EP3823042A1 (en) 2019-11-12 2021-05-19 Imec VZW Bipolar selector device for a memory array
US11282815B2 (en) 2020-01-14 2022-03-22 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
US11557569B2 (en) 2020-06-18 2023-01-17 Micron Technology, Inc. Microelectronic devices including source structures overlying stack structures, and related electronic systems
US11699652B2 (en) 2020-06-18 2023-07-11 Micron Technology, Inc. Microelectronic devices and electronic systems
US11380669B2 (en) 2020-06-18 2022-07-05 Micron Technology, Inc. Methods of forming microelectronic devices
US11335602B2 (en) 2020-06-18 2022-05-17 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
US11705367B2 (en) 2020-06-18 2023-07-18 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, electronic systems, and additional methods
US11563018B2 (en) 2020-06-18 2023-01-24 Micron Technology, Inc. Microelectronic devices, and related methods, memory devices, and electronic systems
US11417676B2 (en) 2020-08-24 2022-08-16 Micron Technology, Inc. Methods of forming microelectronic devices and memory devices, and related microelectronic devices, memory devices, and electronic systems
US11825658B2 (en) 2020-08-24 2023-11-21 Micron Technology, Inc. Methods of forming microelectronic devices and memory devices
US11751408B2 (en) 2021-02-02 2023-09-05 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070170446A1 (en) * 2006-01-09 2007-07-26 Samsung Electronics Co., Ltd. Inorganic electroluminescent diode and method of fabricating the same
CN101132052A (zh) * 2006-08-25 2008-02-27 奇梦达股份公司 信息存储元件及其制造方法
US20100264397A1 (en) * 2009-04-20 2010-10-21 Qiangfei Xia Memristive device with a bi-metallic electrode

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53108776A (en) 1977-03-04 1978-09-21 Nec Corp Semiconductor device
US4845533A (en) * 1986-08-22 1989-07-04 Energy Conversion Devices, Inc. Thin film electrical devices with amorphous carbon electrodes and method of making same
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5871844A (en) 1997-04-02 1999-02-16 Fiberite, Inc. Carbon--carbon parts having filamentized composite fiber substrates and methods of producing the same
KR20010105986A (ko) 2000-05-19 2001-11-29 신우철 접이식 칸막이 책상
US7097921B2 (en) 2003-05-29 2006-08-29 Macronix International Co., Ltd. Sandwich arc structure for preventing metal to contact from shifting
KR20060079210A (ko) 2003-09-08 2006-07-05 그룹 Iv 세미콘덕터 아이엔씨. 고체 형태 백색 발광 소자 및 이를 이용한 디스플레이
US7154779B2 (en) 2004-01-21 2006-12-26 Sandisk Corporation Non-volatile memory cell using high-k material inter-gate programming
KR100717813B1 (ko) 2005-06-30 2007-05-11 주식회사 하이닉스반도체 나노믹스드 유전막을 갖는 캐패시터 및 그의 제조 방법
US7446010B2 (en) * 2005-07-18 2008-11-04 Sharp Laboratories Of America, Inc. Metal/semiconductor/metal (MSM) back-to-back Schottky diode
US7303971B2 (en) * 2005-07-18 2007-12-04 Sharp Laboratories Of America, Inc. MSM binary switch memory device
US20070015348A1 (en) * 2005-07-18 2007-01-18 Sharp Laboratories Of America, Inc. Crosspoint resistor memory device with back-to-back Schottky diodes
KR100789559B1 (ko) 2006-12-20 2007-12-28 삼성전자주식회사 절연층을 포함하는 무기 전계발광 소자, 그의 제조방법 및이를 포함하는 전자소자
KR20080065460A (ko) 2007-01-09 2008-07-14 엘지전자 주식회사 수평 금속 유도 결정화를 이용한 저온 다결정 실리콘광기전력 변환소자의 제조방법
US7754600B2 (en) * 2007-03-01 2010-07-13 Hewlett-Packard Development Company, L.P. Methods of forming nanostructures on metal-silicide crystallites, and resulting structures and devices
KR101151594B1 (ko) * 2007-03-22 2012-05-31 파나소닉 주식회사 기억 소자 및 기억 장치
EP2153477B1 (en) * 2007-05-01 2014-06-04 Imec Non-volatile memory device
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR101001304B1 (ko) 2008-07-08 2010-12-14 서울대학교산학협력단 저항변화기록소자, 상전이기록소자, 저항변화 랜덤 액세스메모리와 그 정보판독방법 및 상전이 랜덤 액세스 메모리와그 정보판독방법
US20100135061A1 (en) 2008-12-02 2010-06-03 Shaoping Li Non-Volatile Memory Cell with Ferroelectric Layer Configurations
TWI459444B (zh) 2009-11-30 2014-11-01 Applied Materials Inc 在半導體應用上的結晶處理
US8624293B2 (en) * 2009-12-16 2014-01-07 Sandisk 3D Llc Carbon/tunneling-barrier/carbon diode
US8441835B2 (en) * 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
US8374018B2 (en) * 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8467227B1 (en) * 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US20120033479A1 (en) * 2010-08-06 2012-02-09 Lsi Corporation Modification of logic by morphological manipulation of a semiconductor resistive element
US8404553B2 (en) * 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US8391049B2 (en) * 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8088688B1 (en) * 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
US8320160B2 (en) * 2011-03-18 2012-11-27 Crossbar, Inc. NAND architecture having a resistive memory cell connected to a control gate of a field-effect transistor
US8450710B2 (en) * 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070170446A1 (en) * 2006-01-09 2007-07-26 Samsung Electronics Co., Ltd. Inorganic electroluminescent diode and method of fabricating the same
CN101132052A (zh) * 2006-08-25 2008-02-27 奇梦达股份公司 信息存储元件及其制造方法
US20100264397A1 (en) * 2009-04-20 2010-10-21 Qiangfei Xia Memristive device with a bi-metallic electrode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106062879A (zh) * 2014-02-19 2016-10-26 美光科技公司 切换组件及存储器单元
CN106062879B (zh) * 2014-02-19 2019-03-15 美光科技公司 切换组件及存储器单元

Also Published As

Publication number Publication date
US20120267632A1 (en) 2012-10-25
US9196753B2 (en) 2015-11-24
KR101544300B1 (ko) 2015-08-21
TWI485810B (zh) 2015-05-21
EP2700089A2 (en) 2014-02-26
EP2700089B1 (en) 2019-01-23
WO2012145130A2 (en) 2012-10-26
EP2700089A4 (en) 2015-03-11
JP2014515193A (ja) 2014-06-26
JP5740044B2 (ja) 2015-06-24
CN103534793B (zh) 2018-01-30
TW201250939A (en) 2012-12-16
WO2012145130A3 (en) 2013-03-14
KR20140002032A (ko) 2014-01-07

Similar Documents

Publication Publication Date Title
CN103534793B (zh) 选择装置
US11631678B2 (en) Memory arrays comprising memory cells
US8450209B2 (en) p+ Polysilicon material on aluminum for non-volatile memory device and method
US9064564B2 (en) Variable resistive memory device and method of fabricating and driving the same
US9793473B2 (en) Memristor structures
US9082973B2 (en) Resistance random access memory device
US10079340B2 (en) Phase change memory stack with treated sidewalls
CN103907192A (zh) 具有合金化电极的电阻切换器件及其形成方法
US20170104031A1 (en) Selector Elements
US20140183434A1 (en) Variable resistance memory devices and methods of forming the same
TW200901331A (en) Large array of upward pointing P-I-N diodes having large and uniform current and methods of forming the same
EP2150978A1 (en) Semiconductor constructions, electronic systems, and methods of forming cross-point memory arrays
US8298938B2 (en) Phase change memory cell structures and methods
TW202006924A (zh) 用於提高選擇器裝置之結晶溫度的多層結構及其形成方法
CN103403867B (zh) 非易失性电阻变化元件
CN110770899A (zh) 包含具有GaP沟道材料的晶体管的存储器单元
TW200908338A (en) Method to form low-defect polycrystalline semiconductor material for use in a transistor
CN114207841A (zh) 晶体管及形成集成电路系统的方法
TWI424535B (zh) 相鄰於矽化物而晶體化且與介電反熔絲串列的ｐ-ｉ-ｎ二極體及其形成方法
US20220013356A1 (en) Thin-film transistors having hybrid crystalline semiconductor channel layer and methods of forming the same
CN112930593B (zh) 导线构造、存储器电路系统以及形成导线构造的方法
US20230317798A1 (en) Antimony-gallium-zinc-oxide materials
CN114256335A (zh) 垂直晶体管，集成电路，以及形成垂直晶体管及集成电路的方法
JP2024000621A (ja) 半導体装置及び半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant