CN103515418A - 高反压穿通式gpp整流芯片及工艺 - Google Patents
高反压穿通式gpp整流芯片及工艺 Download PDFInfo
- Publication number
- CN103515418A CN103515418A CN201310484954.XA CN201310484954A CN103515418A CN 103515418 A CN103515418 A CN 103515418A CN 201310484954 A CN201310484954 A CN 201310484954A CN 103515418 A CN103515418 A CN 103515418A
- Authority
- CN
- China
- Prior art keywords
- chip
- type
- rectification chip
- gpp
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- GVVPGTZRZFNKDS-JXMROGBWSA-N geranyl diphosphate Chemical compound CC(C)=CCC\C(C)=C\CO[P@](O)(=O)OP(O)(O)=O GVVPGTZRZFNKDS-JXMROGBWSA-N 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 52
- 238000005516 engineering process Methods 0.000 claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 11
- 230000007797 corrosion Effects 0.000 claims description 10
- 238000005260 corrosion Methods 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- OQCFWECOQNPQCG-UHFFFAOYSA-N 1,3,4,8-tetrahydropyrimido[4,5-c]oxazin-7-one Chemical compound C1CONC2=C1C=NC(=O)N2 OQCFWECOQNPQCG-UHFFFAOYSA-N 0.000 claims description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 239000004411 aluminium Substances 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 238000011982 device technology Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000005485 electric heating Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 description 8
- 238000006467 substitution reaction Methods 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000004224 protection Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920002379 silicone rubber Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000001473 noxious effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000007115 recruitment Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种高反压穿通式GPP整流芯片的制造技术，属于“新型电子元器件——片式半导体器件技术”领域；提出了P型宽耗尽层高反压／N型薄基区穿通式结构技术方案，二次主扩散工艺技术方案；所述产品的反向耐压可超过1600伏，正向压降可降低10％，其它电热特性也得到明显改善，技术指标处于国内领先水平。
Description
技术领域
GPP整流芯片技术，属于“国家支持的高新技术领域”，其中“新型电子元器件-片式半导体器件技术”领域。
背景技术
上世纪70年代以来，国内整流芯片均使用所谓“0J整流芯片”工艺技术，即：芯片有1～2片厚金属电极作为支撑，PN结表面采用硅橡胶保护覆盖。因其可靠性差、生产成本高、环境污染重，已成为制造商的诟病。本世纪后，一种额定电流为0.5～100安培，额定电压400～1200伏特，PN结表面由玻璃钝化保护覆盖，且无厚金属电极的裸片结构的整流芯片应运而生，这就是所谓“GPP整流芯片”(Glassivation Passivation Parts)。产品不含任何有害有毒物质，生产中无重金属污染，产品电热性能优良，制造成本低。台湾地区较早批量生产，大陆现也有近百家企业投产，近年新投资十亿元左右的“GPP整流芯片”项目已有多个。
GPP整流芯片技术，属于“国家支持的高新技术领域”中“新型电子元器件-片式半导体器件技术”范畴，是整流芯片技术的发展方向。
但是，常规GPP整流芯片由于其结构工艺的限制，也有其技术缺憾，就此分析讨论如下：
常规GPP整流芯片的物理结构如图1所示。图中，A为芯片厚度，270～290微米；B为N型基区宽度，130～160微米，图上标为N-区；C为P型扩散区宽度，80～85微米，图上标为P+和P-区；E为N型扩散区宽度，50～60微米，图上标为N+区；W为芯片化学腐蚀开槽深度，140～150微米。
常规GPP整流芯片加上最高反向电压时，N区和P区都将出现耗尽层，其结构及耐反压机理参见图1。图中，D为P型扩散区耗尽层宽度，最大值为4～6微米；F为N型基区耗尽层宽度，以基区电阻率为30～40欧姆厘米为例，该最大宽度为97～125微米；S为等势线，处于同一线上各部位电势相等。图1中，在N区标出了4根，P区标出了一根。由于GPP芯片的特殊工艺造型结构，P区比N区损失了更多的面积，根据电中性原理，各等势线终端将如图1所示呈弯曲上翘状态，近表面区等势线密集，电场强度增强，在该区域首先发生电压击穿，使得常规GPP整流芯片的实际反向耐压远低于理论耐压。这是GPP整流芯片产品反向耐压难以提高的一个主要因素。
N型区耗尽层最大宽度F，可根据N基区电阻率计算得出，使用公式：d＝4.95ρ0.875(微米)，代入N基区电阻率ρ＝30～40欧姆厘米，得到N型区耗尽层最大宽度，d＝97～125微米。由于芯片化学腐蚀开槽深度140～150微米的限制，如继续提高N基区电阻率，N型区耗尽层将继续展宽，其最底端的等势线将碰触化学腐蚀槽底，反向耐压不升反降。这是GPP整流芯片产品反向耐压难以提高的另一个主要因素。
P型扩散区耗尽层宽度，是由P型扩散区物理结构决定的，根椐常规GPP整流芯片解剖结果知，其值为4～6微米。PN结的表面区，由于等势线的弯曲上翘，该值略有增加，因P+区为高浓度扩散区，增加量有限，其值约为6～9微米。根据公式Vp≈17.3×Wp，代入Wp＝6～9微米，P区的反向耐压值约为Vp≈104～156伏特，对常规GPP整流芯片产品反向耐压的贡献不大。
常规GPP整流芯片的反向耐压最大值，由N区的反向耐压与P区的反向耐压相加而成。N区的反向理论耐压，使用公式：V＝94ρ0.75(伏特)，代入N基区电阻率ρ＝30～40欧姆厘米，得N型区最高理论反向耐压Vn＝1205～1495伏特，设PN结的表面区N型区耗尽层减少到理论值的80％估算，N型区最高实际反向耐压值为771～957伏特，加上段所证Vp≈104～156伏特，GPP整流芯片产品的最高理论反向耐压值为875～1113伏特。
市场上的常规GPP整流芯片，将反向耐压值400～800伏特者，通常称为低压芯片，约占市场份额的70％；反向耐压值800～1200伏特者，称为中压芯片，约占市场份额的30％；反向耐压值1200～1600伏特者，称为高压芯片，目前市场无商品供应。
发明内容
本发明提供一种高反压穿通式GPP整流芯片，其结构如图2所示，其耐反压机理如图3所示。相比常规GPP整流芯片，采取了以下六项改进技术措施：
a、“芯片总厚度减薄技术”——减薄了芯片总厚度A，为240～260微米；
b、“N型薄基区技术”——减薄了图上N-基区宽度B，为70～95微米；
c、“宽P型扩散区技术”——增加了图上P+和P-型扩散区宽度C，为95～100微米；
d、“P型宽耗尽层技术”——变更了P型扩散区的浓度结构曲线，外加最高反向电压时，P型扩散区耗尽层宽度D，为50～53微米，图上标为P-区；
e、“宽N型扩散区技术”——增加了图上N+区宽度E，为60～70微米；
f、“芯片中部穿通技术”——外加最高反向电压时，N型基区耗尽层宽度F，被限制在N型基区宽度B，为70～95微米，芯片中部发生穿通现象。
采取了上述技术措施后，芯片的电热特性指标有了明显提高，分析如下：
首先，使用了“宽P型耗尽层技术”后，P型扩散区耗尽层宽度D增加到50～53微米，增加了P区的反向耐压值，这是有别于常规GPP整流芯片的一个重要特征。图3中，标出了P型扩散区耗尽层的三根等势线。根据公式Vp≈17.3×Wp，代入Wp＝50～53微米，P区的反向理论耐压值可增加到Vp≈865～917伏特。这里，尚未计入等势线的弯曲上翘所增加的耐压。如N基区电阻率仍用ρ＝30～40欧姆厘米，N型区最高反向耐压值同上节，仍为771～957伏特，则高反压穿通式GPP整流芯片的最高理论反向耐压值，可以达到1636～1874伏特，即所谓“高反压”水平。
其次，使用了“宽N型扩散区技术”后，N+型扩散区宽度E，增加到60～70微米，增宽了低电阻率区域，并增强了N+区对N基区发射电子的能力，可降低GPP整流芯片的正向压降。N型基区宽度B，由原130～160微米减为70～95微米，因为体压降与基区宽度的平方成正比，此举可较大幅度地降低GPP整流芯片的正向压降。对高反压穿通式GPP整流芯片的检测结果表明，相比常规GPP整流芯片，正向压降可降低10％，节能作用明显。
其三，使用了“N型薄基区技术”后，N型基区宽度B减薄到70～95微米，不能满足N型区耗尽层最大理论宽度97～125微米，在承受反向电压时，芯片中部的N型区耗尽层进入N+区，出现所谓“穿通”现象。图3中部底端的二根等势线之间距离明显减小，表示的就是这种穿通现象，这是有别于常规GPP整流芯片的另一重要特征。芯片的中部工作在穿通状态，不会改变产品N型区反向耐压由近表面层决定的原状况，不会对原反向耐压值形成任何影响。巧妙利用产品中部的穿通现象，却可以大幅度地改善产品的正向动态电热特性，除上述的正向压降特性得以降低外，产品的其它热特性均改善10％及以上：瞬态热阻抗和结壳热阻减小11％，安全电流密度增加15％，耐冲击电流能力提高20％。
附图说明
图1，常规GPP整流芯片典型局部结构机理剖面图。图中：A为芯片厚度，270～290微米；B为N型基区宽度，130～160微米，图上标为N-区；C为P型扩散区宽度，80～85微米，图上标为P+和P-区；D为P型扩散区耗尽层宽度，最大值为4～6微米；E为N型扩散区宽度，50～60微米，图上标为N+区；F为N型基区耗尽层宽度，97～125微米；W为芯片化学腐蚀开槽深度，140～150微米。
图2，高反压穿通式GPP整流芯片典型局部结构剖面图。图中：所述整流芯片，材料为N型单晶硅；芯片平面形状有正方形、正六角形、圆形三种，表面积为0.5～200平方毫米，芯片总厚度为240～260微米；芯片边缘是腐蚀曲面和机械垂直断面，腐蚀曲面内有玻璃体G；芯片内部由N型基区N-、P型扩散区P+和P-、N型扩散区N+组成；N型基区N-位于芯片中部，P型扩散区P+和P-、N型扩散区N+分别位于N型基区N-的二侧，三个区域的平面与芯片平面成平行状态。
图3，高反压穿通式GPP整流芯片典型局部耐反压机理剖面图。图中：A为芯片厚度，240～260微米；B为N型基区宽度，70～95微米，图上标为N-区，材料与芯片材料相同；C为P型扩散区宽度，95～100微米，图上标为P+和P-区，扩散掺杂硼铝形成；D为P型扩散区耗尽层宽度，50～53微米；E为N型扩散区宽度，60～70微米，图上标为N+区，扩散掺杂磷形成；F为N型基区耗尽层宽度，70～95微米；W为芯片化学腐蚀开槽深度，120～140微米。
具体实施方式
要形成高反压穿通式GPP整流芯片的结构，其生产工艺技术相应有较大的变革，其具体实施方式主要有以下几个方面：
1、P型扩散区宽度C和N型扩散区宽度E，相比常规GPP整流芯片，增加到1.19倍，在扩散温度与扩散杂质源未变的条件下，扩散时间将增加到1.19平方倍≈1.4倍。
2、高反压穿通式GPP整流芯片理想结构要求：P型扩散区C有95～100微米宽度、P型耗尽层有50～53微米宽度、且P+的表面满足欧姆接触的高浓度。在目前的材料条件下，难以找到一种单质材料或配方材料，用一次性扩散的方法达到上述要求。现实的工艺技术是采取二次主扩散形成，即先采用较低浓度的P型扩散杂质铝，根据P型耗尽层宽度和浓度要求，第一次扩散形成一定宽度的P型耗尽层；而后采用较高浓度的P型扩散杂质硼，第二次继续补扩，达到设计数据。
3、为确保N型扩散区宽度和浓度，必须最先预沉积高浓度的N型扩散杂质磷，使其在二次主扩散时，随机扩到设计的深度。
主要工艺流程为：预沉积磷——去反型——主扩铝——主扩硼——表面处理——常规GPP工艺——产品。
因为产品采用了“P型宽耗尽层超高压／N型薄基区穿通式”结构工艺技术，在实施常规GPP工艺中，有部分工艺细节也必须改进。例如：玻璃粉必须严密堆积覆盖住P+区，防止高压放电；化学腐蚀开槽深度W应适当减浅，牺牲少量的反向耐压，而防止碎片率的增加。
本发明的具体技术数椐值和所用原材料，是按照目前工艺水平和市场材料供应情况所设计的。利用本发明原理六项技术中的部分或全部，变更本说明书数椐值中的部分或全部，制造其它类型(例如，带金属电极，PN结表面采用硅橡胶或聚酰亚胺等材料保护)的高反压穿通式整流芯片，仍属本发明范围。
Claims (10)
1.一种高反压穿通式GPP整流芯片，其结构特征在于：所述整流芯片，材料为N型单晶硅；芯片平面形状有正方形、正六角形、圆形三种，表面积为0.5～200平方毫米，芯片厚度为240～260微米；芯片边缘是腐蚀曲面和机械垂直断面，腐蚀曲面内有玻璃体G；芯片内部由N型基区N-、P型扩散区P+和P-、N型扩散区N+组成；N型基区N-位于芯片中部，P型扩散区P+和P-、N型扩散区N+分别处位于N型基区N-的二侧，三个区域的平面与芯片平面成平行状态。
2.根据权利要求1所述的高反压穿通式GPP整流芯片，其结构特征在于：所述整流芯片内部的N型基区N-，其宽度为70～95微米，材料与芯片材料相同。
3.根据权利要求1所述的高反压穿通式GPP整流芯片，其结构特征在于：所述整流芯片内部的P型扩散区P+和P-，其宽度为95～100微米，扩散掺杂硼铝形成。
4.根据权利要求1所述的高反压穿通式GPP整流芯片，其结构特征在于：所述整流芯片内部的N型扩散区N+，其宽度为60～70微米，扩散掺杂磷形成。
5.根据权利要求1所述的高反压穿通式GPP整流芯片，采取了六项改进技术措施：芯片总厚度减薄技术、N型薄基区技术、宽P型扩散区技术、P型宽耗尽层技术、宽N型扩散区技术和芯片中部穿通技术。
6.根据权利要求1所述的高反压穿通式GPP整流芯片，其电热特性指标提高特征在于：芯片的最高理论反向耐压值，可以达到1636～1874伏特，正向压降可降低10％，其它热特性均改善10％。
7.根据权利要求1所述的高反压穿通式GPP整流芯片，其工艺技术特征在于：采取二次主扩散形成，即先采用较低浓度的P型扩散杂质铝，根据P型耗尽层宽度和浓度要求，第一次扩散形成一定宽度的P型耗尽层；而后采用较高浓度的P型扩散杂质硼，第二次继续补扩，达到设计数椐。
8.根据权利要求1所述的高反压穿通式GPP整流芯片，其工艺技术特征在于：最先预沉积高浓度的N型扩散杂质磷，使其在二次主扩散时，随机扩到设计的深度。
9.根据权利要求1所述的高反压穿通式GPP整流芯片，其主要工艺流程为：预沉积磷——去反型——主扩铝——主扩硼——表面处理——常规GPP工艺——产品。
10.利用本发明六项技术中的部分或全部，变更本权利要求1、2、3、4、5、6项部分或全部数椐值，制造高反压穿通式整流芯片，仍属本发明范围。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310484954.XA CN103515418B (zh) | 2013-10-08 | 2013-10-08 | 高反压穿通式gpp整流芯片及工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310484954.XA CN103515418B (zh) | 2013-10-08 | 2013-10-08 | 高反压穿通式gpp整流芯片及工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103515418A true CN103515418A (zh) | 2014-01-15 |
| CN103515418B CN103515418B (zh) | 2019-06-04 |
Family
ID=49897848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310484954.XA Active CN103515418B (zh) | 2013-10-08 | 2013-10-08 | 高反压穿通式gpp整流芯片及工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103515418B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107346790A (zh) * | 2016-05-06 | 2017-11-14 | 杭州东沃电子科技有限公司 | 一种瞬态电压抑制器（tvs）芯片及制造方法 |
| CN108364868A (zh) * | 2017-12-29 | 2018-08-03 | 济南兰星电子有限公司 | 降低半导体器件反向漏电流的方法 |
| CN109671772A (zh) * | 2018-12-17 | 2019-04-23 | 成都森未科技有限公司 | 一种功率半导体器件及其集电区的制造方法 |
| CN111682063A (zh) * | 2020-05-22 | 2020-09-18 | 东莞市天域半导体科技有限公司 | 一种超高压P沟道SiC-IGBT器件材料及其制造方法 |
| CN113054037A (zh) * | 2019-12-27 | 2021-06-29 | 常州星海电子股份有限公司 | 一种快恢复二极管芯片及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201845784U (zh) * | 2010-05-28 | 2011-05-25 | 金小玲 | 一种大功率高电流密度整流二极管芯片 |
| CN203150557U (zh) * | 2013-03-28 | 2013-08-21 | 上海瞬雷电子科技有限公司 | 一种汽车模组中反向gpp高压二极管芯片 |
| US20130240905A1 (en) * | 2011-09-08 | 2013-09-19 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | Silicon Carbide Rectifier |
| CN203503663U (zh) * | 2013-10-08 | 2014-03-26 | 程德明 | 高反压穿通式gpp整流芯片 |
-
2013
- 2013-10-08 CN CN201310484954.XA patent/CN103515418B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201845784U (zh) * | 2010-05-28 | 2011-05-25 | 金小玲 | 一种大功率高电流密度整流二极管芯片 |
| US20130240905A1 (en) * | 2011-09-08 | 2013-09-19 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | Silicon Carbide Rectifier |
| CN203150557U (zh) * | 2013-03-28 | 2013-08-21 | 上海瞬雷电子科技有限公司 | 一种汽车模组中反向gpp高压二极管芯片 |
| CN203503663U (zh) * | 2013-10-08 | 2014-03-26 | 程德明 | 高反压穿通式gpp整流芯片 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107346790A (zh) * | 2016-05-06 | 2017-11-14 | 杭州东沃电子科技有限公司 | 一种瞬态电压抑制器（tvs）芯片及制造方法 |
| CN108364868A (zh) * | 2017-12-29 | 2018-08-03 | 济南兰星电子有限公司 | 降低半导体器件反向漏电流的方法 |
| CN109671772A (zh) * | 2018-12-17 | 2019-04-23 | 成都森未科技有限公司 | 一种功率半导体器件及其集电区的制造方法 |
| CN113054037A (zh) * | 2019-12-27 | 2021-06-29 | 常州星海电子股份有限公司 | 一种快恢复二极管芯片及其制作方法 |
| CN113054037B (zh) * | 2019-12-27 | 2024-05-03 | 常州星海电子股份有限公司 | 一种快恢复二极管芯片及其制作方法 |
| CN111682063A (zh) * | 2020-05-22 | 2020-09-18 | 东莞市天域半导体科技有限公司 | 一种超高压P沟道SiC-IGBT器件材料及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103515418B (zh) | 2019-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103515418A (zh) | 高反压穿通式gpp整流芯片及工艺 | |
| CN105223420B (zh) | 用于测量接触电阻的tft及接触电阻的测量方法 | |
| CN205231039U (zh) | 一种高耐压台面二极管芯片 | |
| CN203503663U (zh) | 高反压穿通式gpp整流芯片 | |
| CN105895548B (zh) | 一种基于栅调制产生电流提取mosfet衬底掺杂浓度的方法 | |
| CN101183135A (zh) | 一种测量半导体器件内部芯片热接触面积的方法 | |
| van Wijngaarden et al. | Inaccuracies in contact resistivity from the Cox–Strack method: A review | |
| CN106796961A (zh) | 半导体元件 | |
| CN104134703A (zh) | 一种低漏电低正向压降肖特基二极管结构及其制备方法 | |
| CN104362182A (zh) | 一种平面双结型稳压二极管芯片及其生产工艺 | |
| CN104332499B (zh) | 一种vdmos器件及其终端结构的形成方法 | |
| CN102520331A (zh) | 用于sti型ldmos器件的界面陷阱测试方法 | |
| Loh et al. | An accurate method to extract specific contact resistivity using cross-bridge Kelvin resistors | |
| CN106021667B (zh) | 绝缘衬底上的硅和体硅横向功率二极管结构参数提取方法 | |
| CN205231072U (zh) | 一种中低压台面二极管芯片 | |
| CN204155940U (zh) | 一种平面双结型稳压二极管芯片 | |
| CN103378140A (zh) | 一种绝缘栅双极晶体管 | |
| CN105655384A (zh) | 一种超结器件以及其拐角结构的布局设计和制造工艺 | |
| CN104778634B (zh) | 一种获取联络线功率随机波动信息的方法 | |
| CN103383963B (zh) | 半导体结构及其制造方法 | |
| CN205900554U (zh) | 一种具备高正向浪涌能力的沟槽式肖特基芯片 | |
| CN103579297A (zh) | 一种高压肖特基二极管 | |
| CN102306644B (zh) | Soi型mos晶体管的测试结构及其的形成方法 | |
| CN202917496U (zh) | 机车用晶闸管 | |
| CN104465643A (zh) | 瞬时电压抑制元件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230427 Address after: 245600 Building 1, New Electronic Components High tech Industrial Park, Qimen County, Mount Huangshan City, Anhui Province Patentee after: Qimen Xihan Electronic Components Co.,Ltd. Address before: 245600 Xinxing Road, Qimen County, Huangshan City, Anhui Province, No. 63 Patentee before: Cheng Deming |
|
| TR01 | Transfer of patent right |