CN103424687B - 测试芯片的装置 - Google Patents

Abstract

本发明公开了一种测试芯片的装置，所述装置集成在芯片中，所述装置包括：被测电路、检测电路、判断电路、测试电路、划片槽；所述检测电路与所述判断电路相连接，所述判断电路与所述测试电路相连接，所述测试电路与所述被测电路相连接；其中，所述判断电路的至少部分电路位于所述划片槽中，以便在通过所述检测电路、判断电路、测试电路对所述被测电路进行功能测试后，当所述划片槽被划片后，所述判断电路的结构被破坏。所述装置在划片后，使芯片攻击者无法利用测试电路获取芯片信息，提高了芯片的安全性。

Description

测试芯片的装置

技术领域

本发明涉及芯片测试领域，特别是涉及一种测试芯片的装置。

背景技术

微处理器芯片在生产过程中，为了保证芯片各个性能达到指标，需要对芯片进行详细的测试，因此在芯片设计时预先在芯片中加入用于测试芯片功能的电路，这些电路通常是串行或并行电路，可以直接访问芯片内的总线或控制器，测试者通过这些电路可以直接读取芯片中的信息，从而对芯片进行测试。

但是，这些电路在方便测试的同时容易给芯片攻击者制造机会，芯片攻击者利用这些电路对芯片内的总线或控制器的访问权限获取芯片中的信息，从而造成信息泄露，使芯片的安全性降低。

发明内容

本发明实施例提供了测试芯片的装置，以解决现有技术中芯片的信息容易泄露，安全性低的问题。

为了解决上述技术问题，本发明实施例公开了如下技术方案：

一方面，提供一种测试芯片的装置，所述装置集成在芯片中，所述装置包括：被测电路、检测电路、判断电路、测试电路、划片槽；

所述检测电路与所述判断电路相连接，所述判断电路与所述测试电路相连接，所述测试电路与所述被测电路相连接；

其中，所述判断电路的至少部分电路位于所述划片槽中，以便在通过所述检测电路、判断电路、测试电路对所述被测电路进行功能测试后，当所述划片槽被划片后，所述判断电路的结构被破坏。

结合一方面，在第一种可能的实现方式中，所述检测电路的多晶硅导线位于所述划片槽中，以便当所述划片槽被划片时划断所述多晶硅导线，使所述检测电路失效。

结合一方面，或第一种可能的实现方式，在第二种可能的实现方式中，所述测试电路与所述被测电路之间的连接线位于所述划片槽中，以便在所述划片槽被划片时，通过划断所述测试电路与所述被测电路的连接线，使所述芯片与所述测试电路分离。

结合一方面，或第一种可能的实现方式，或第二种可能的实现方式，在第三种可能的实现方式中，所述判断电路的全部电路位于所述划片槽中，以便在所述划片槽被划片后，所述判断电路的结构被破坏。

结合一方面，或第一种可能的实现方式，或第二种可能的实现方式，或第三种可能的实现方式，在第四种可能的实现方式中，所述检测电路的输出端与所述判断电路的正向输入端相连接，所述判断电路的输出端与所述测试电路的正向输入端相连接，所述测试电路的输出端与所述被测电路的正向输入端相连接。

结合一方面，或第一种可能的实现方式，或第二种可能的实现方式，或第三种可能的实现方式，或第四种可能的实现方式，在第五种可能的实现方式中，所述检测电路，用于生成测试模式指示，并将所述测试模式指示输入至所述判断电路中；

所述判断电路，用于输入所述测试模式指示和预设的选择序列，所述选择序列用于标识所述被测电路待测试的功能，判断所述测试模式指示和所述选择序列是否有效，如果有效，则生成与所述选择序列对应的功能测试指示，并将所述功能测试指示输入所述测试电路中；

所述测试电路，用于根据所述功能测试指示对所述被测电路的对应功能模块进行测试。

由上述实施例可以看出，本发明实施例在完成芯片中的被测电路的全部功能测试后，通过划片破坏启动测试电路的条件，或者使测试电路与芯片分离，使芯片攻击者不能利用测试电路获取芯片信息，从而保证了芯片内信息的安全性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明测试芯片的装置的一个实施例框图；

图2为本发明测试芯片的装置的另一个实施例框图；

图3为本发明测试芯片的装置的另一个实施例框图；

图4为本发明测试芯片的装置的另一个实施例框图；

图5为本发明测试芯片的装置的另一个实施例框图；

图6为本发明测试芯片的装置的另一个实施例框图。

具体实施方式

本发明如下实施例提供了一种测试芯片的装置。

为了使本技术领域的人员更好地理解本发明实施例中的技术方案，并使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明实施例中技术方案作进一步详细的说明。

参见图1，为本发明测试芯片的装置的一个实施例框图。

所述装置集成在芯片中，所述装置由被测电路101、检测电路102、判断电路103、测试电路104、划片槽105组成；

所述检测电路102与所述判断电路103相连接，所述判断电路103与所述测试电路104相连接，所述测试电路104与所述被测电路101相连接；

其中，所述判断电路103的至少部分电路位于所述划片槽105中，以便在通过所述检测电路102、判断电路103、测试电路104对所述被测电路101进行功能测试后，沿虚线AB所示的方向划片后，所述判断电路103的结构被破坏。

本实施例的装置在划片槽被划片后，所述判断电路的结构被破坏，从而使芯片攻击者不能利用所述判断电路来调用测试电路，进而获取芯片中的信息，因此提高了芯片的安全性。

参见图2，为本发明测试芯片的装置的另一个实施例框图。

本实施例装置集成在芯片中，本装置由被测电路201、检测电路202、判断电路203、测试电路204及划片槽205组成。

检测电路202的输出端与判断电路203的正向输入端相连接，判断电路203的输出端与测试电路204的正向输入端相连接，测试电路204的输出端与被测电路201相连接。

在本实施例装置中，判断电路203的全部电路位于划片槽205中，在实际应用中，如果划片槽205的面积较小，也可以只将判断电路203中承载关键信号的部分电路放入划片槽205中。

检测电路202用于生成测试模式指示，表示进入功能测试模式，该测试模式指示输入至判断电路203中，检测电路中的TieHigh为接高电平。

判断电路203的输入端口还用于输入代表被测电路201的不同功能的选择序列，并将判断电路203预存的选择序列和输入的选择序列进行比较，判断输入的选择序列是否有效，如果有效并且测试模式指示生效，则生成调用测试电路的信号，并输入至测试电路204中。

测试电路204用于输入所述调用测试电路的信号，并访问被测电路201中与所述调用测试电路的信号相对应的功能模块，以测试被测电路201的功能。

划片槽205为具有一定面积的窄条状结构，用于当检测电路202、判断电路203和测试电路204联合对被测电路201的全部功能进行测试后，在划片槽205中进行划片，将所述芯片与其相邻的芯片进行分离，划片的方向沿图2中虚线AB所示，位于划片槽的面积所标识的方框以内。

划片后，划片槽205中的判断电路203的结构被破坏，由于判断电路203是由几百个门级电路组成，结构破坏后较难恢复，因此判断电路失效。

本实施例装置将调用测试电路的判断电路放置在划片槽中，通过划片将判断电路的结构破坏，从而破坏测试电路的启动条件，使芯片攻击者无法使用测试电路来获取芯片中的信息，增强了芯片的安全性。

参见图3，为本发明测试芯片的装置的另一个实施例框图。

本实施例装置集成在芯片中，所述装置由被测电路301、检测电路302、判断电路303、测试电路304及划片槽305组成。

检测电路302的输出端与判断电路303的正向输入端相连接，判断电路303的输出端与测试电路304的正向输入端相连接，测试电路304的输出端与被测电路301相连接。

在本实施例装置中，判断电路303的全部电路位于划片槽305中，并且检测电路302的多晶硅导线也位于划片槽305中，检测电路中的TieHigh为接高电平。在实际应用中，如果划片槽305的面积较小，也可以只将判断电路303中承载关键信号的部分电路放入划片槽305中。

检测电路302用于生成测试模式指示，表示进入功能测试模式，该测试模式指示输入至判断电路303中。

判断电路303的输入端口还用于输入代表被测电路301的不同功能的选择序列，并将判断电路303预存的选择序列和输入的选择序列进行比较，判断输入的选择序列是否有效，如果有效并且测试模式指示生效，则生成调用测试电路的信号，并输入至测试电路304中。

测试电路304用于输入所述调用测试电路的信号，并访问被测电路301中与所述调用测试电路的信号相对应的功能模块，以测试被测电路301的功能。

划片槽为具有一定面积的窄条状结构，用于当检测电路302、判断电路303和测试电路304联合对被测电路301的全部功能进行测试后，在划片槽305中进行划片，将所述芯片与其相邻的芯片进行分离，划片的方向沿图3中虚线AB所示，位于划片槽305的面积所标识的方框以内。

划片后，划片槽305中的判断电路303的结构被破坏，检测电路302的多晶硅导线也被划断，从而无法启动检测电路302。

本实施例装置将调用测试电路的判断电路放置在划片槽中，通过划片将划片槽中的判断电路的结构破坏，同时将检测电路的多晶硅导线划断，从而破坏测试电路的启动条件，使芯片攻击者无法使用测试电路来获取芯片中的信息，增强了芯片的安全性。

参见图4，为本发明测试芯片的装置的另一个实施例框图。

本实施例装置集成在芯片中，所述装置由被测电路401、检测电路402、第一判断电路403、第二判断电路404、测试电路405及划片槽406组成。

检测电路402的输出端分别与第一判断电路403、第二判断电路404的正向输入端相连接，第一判断电路403、第二判断电路404的输出端分别与测试电路405的正向输入端相连接，测试电路405的输出端与被测电路401相连接。

全部判断电路由第一判断电路403、第二判断电路404两部分电路组成，第一判断电路403位于划片槽406中，并且检测电路402的多晶硅导线也位于划片槽406中。在实际应用中，第一判断电路403往往是在全部判断电路中承载关键信号的部分。如果划片槽的面积较大，也可以将第一判断电路403、第二判断电路404都放入划片槽406中。

检测电路402用于生成测试模式指示，表示进入功能测试模式，该测试模式指示分别输入至第一判断电路403、第二判断电路404中，检测电路中的TieHigh为接高电平。

第一判断电路403、第二判断电路404的输入端口还用于输入代表被测电路401的不同功能的选择序列，并将预存的选择序列和输入的选择序列进行比较，判断输入的选择序列是否有效，如果有效并且测试模式指示生效，则生成调用测试电路的信号，并输入至测试电路405中。

测试电路405用于输入所述调用测试电路的信号，并访问被测电路401中与所述调用测试电路的信号相对应的功能模块，以测试被测电路401的功能。

划片槽406为具有一定面积的窄条状结构，用于当检测电路402、第一判断电路403、第二判断电路404和测试电路405联合对被测电路401的全部功能进行测试后，在划片槽406中进行划片，将所述芯片与其相邻的芯片进行分离，划片的方向沿图4中虚线AB所示，位于划片槽406的面积所标识的虚线框以内。

划片后，划片槽406中的第一判断电路403的结构被破坏，检测电路402的多晶硅导线也被划断，从而使检测电路402也失效。

本实施例装置将调用测试电路的判断电路的部分电路放置在划片槽中，通过划片将划片槽中的判断电路的部分电路的结构破坏，从而破坏测试电路的启动条件，使芯片攻击者无法使用测试电路来获取芯片中的信息，增强了芯片的安全性。

参见图5，为本发明测试芯片的装置的另一个实施例框图。

本实施例装置集成在芯片中，所述装置由被测电路501、检测电路502、第一判断电路503、第二判断电路504、测试电路505及划片槽506组成。

检测电路502的输出端分别与第一判断电路503、第二判断电路504的正向输入端相连接，第一判断电路503、第二判断电路504的输出端分别与测试电路505的正向输入端相连接，测试电路505的输出端与被测电路501相连接。

全部判断电路由第一判断电路503、第二判断电路504两部分电路组成，第一判断电路503位于划片槽506中，并且检测电路502的多晶硅导线也位于划片槽506中。在实际应用中，第一判断电路503往往是在全部判断电路中承载关键信号的部分。如果划片槽506的面积较大，也可以将第一判断电路503、第二判断电路504都放入划片槽506中。

测试电路505与被测电路501之间的连接线位于划片槽506中。

检测电路502用于生成测试模式指示，表示进入功能测试模式，该测试模式指示分别输入至第一判断电路503、第二判断电路504中，检测电路中的TieHigh为接高电平。

第一判断电路503、第二判断电路504的输入端口还用于输入代表被测电路501的不同功能的选择序列，并将第二判断电路504预存的选择序列和输入的选择序列进行比较，判断输入的选择序列是否有效，如果有效并且测试模式指示生效，则生成调用测试电路的信号，并输入至测试电路505中。

测试电路505用于输入所述调用测试电路的信号，并访问被测电路501中与所述调用测试电路的信号相对应的功能模块，以测试被测电路501的功能。

划片槽506为具有一定面积的窄条状结构，用于当检测电路502、第一判断电路503、第二判断电路504和测试电路505联合对被测电路501的全部功能进行测试后，在划片槽506中进行划片，将所述芯片与其相邻的芯片进行隔离，划片的方向沿图5中虚线AB所示，位于划片槽506的面积所标识的虚线框以内。

划片后，检测电路502的多晶硅导线被划断，从而使检测电路502也失效，划片槽506中的第一判断电路503的结构被破坏，第一判断电路503与测试电路505的连接也相应断开，同时，将测试电路505与被测电路501的连接线划断，从而使测试电路505与芯片分离，在经过划片后的芯片上不包含测试电路505。

本实施例从三方面保证了芯片的安全性，分别为，通过划片将检测电路的多晶硅导线划断，破坏判断电路的结构，将测试电路与芯片分离，使芯片攻击者无法调用测试电路来获取芯片中的信息，从而保证了芯片的安全性。并且划片后的芯片不带有测试电路，也能减小芯片的面积。

参见图6，为本发明测试芯片的装置的另一个实施例框图。

本实施例装置集成在芯片中，所述装置由被测电路601、检测电路602、判断电路603、测试电路604及划片槽605组成，检测电路602的输出端与判断电路603的正向输入端相连接，判断电路603的输出端与测试电路604的正向输入端相连接，测试电路604的输出端与被测电路601的正向输入端相连接。

判断电路603位于划片槽605中，并且检测电路602的多晶硅导线也位于划片槽605中。在实际应用中，如果划片槽605的面积较小，也可以只将判断电路603中承载关键信号的部分电路放入划片槽605中。

测试电路604与被测电路601之间的连接线位于划片槽605中。

检测电路602用于生成测试模式指示，表示进入功能测试模式，该测试模式指示输入至判断电路603中，检测电路中的TieHigh为接高电平。

判断电路603的输入端口还用于输入代表被测电路601的不同功能的选择序列，并将判断电路603预存的选择序列和输入的选择序列进行比较，以判断输入的选择序列是否有效，如果有效并且测试模式指示生效，则生成调用测试电路的信号，并输入至测试电路604中。

测试电路604用于输入所述调用测试电路的信号，并访问被测电路601中与所述调用测试电路的信号相对应的功能模块，以测试被测电路601的功能。

划片槽605为具有一定面积的窄条状结构，用于当检测电路602、判断电路603和测试电路604联合完成对被测电路601的全部功能进行测试后，在划片槽605中进行划片，将所述芯片与其相邻的芯片进行分离，划片的方向沿图6中虚线AB所示，位于划片槽605的面积所标识的虚线框以内。

划片后，检测电路602的多晶硅导线被划断，从而使检测电路602也失效，划片槽605中的判断电路603的结构被破坏，判断电路603与测试电路604的连接也相应断开，同时，将测试电路604与被测电路601的连接线划断，从而使测试电路604与芯片分离，在经过划片后的芯片上不包含测试电路604。

本实施例从三方面保证了芯片的安全性，分别为，通过划片将检测电路的多晶硅导线划断，将划片槽中的判断电路的结构破坏，将测试电路与芯片分离，使芯片攻击者无法调用测试电路来获取芯片中的信息，从而保证了芯片的安全性。并且划片后的芯片不带有测试电路，也能减小芯片的面积。

本领域的技术人员可以清楚地了解到本发明实施例中的技术可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本发明实施例中的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例或者实施例的某些部分所述的方法。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

以上所述的本发明实施方式，并不构成对本发明保护范围的限定。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种测试芯片的装置，其特征在于，所述装置包括：

被测电路、检测电路、判断电路、测试电路、划片槽；所述检测电路与所述判断电路相连接，所述判断电路与所述测试电路相连接，所述测试电路与所述被测电路相连接；

其中，所述判断电路的至少部分电路位于所述划片槽中，以便在通过所述检测电路、判断电路、测试电路对所述被测电路进行功能测试后，当所述划片槽被划片后，所述判断电路的结构被破坏；

所述测试电路与所述被测电路之间的连接线位于所述划片槽中，以便在所述划片槽被划片时，通过划断所述测试电路与所述被测电路的连接线，使所述芯片与所述测试电路分离；

所述检测电路，用于生成测试模式指示，并将所述测试模式指示输入至所述判断电路中；

所述判断电路，用于输入所述测试模式指示和预设的选择序列，所述选择序列用于标识所述被测电路待测试的功能，所述判断电路判断所述测试模式指示和所述选择序列是否有效，如果有效，则生成与所述选择序列对应的功能测试指示，并将所述功能测试指示输入所述测试电路中；

所述测试电路，用于根据所述功能测试指示对所述被测电路的对应功能模块进行测试。

2.根据权利要求1所述的装置，其特征在于，

所述检测电路的多晶硅导线位于所述划片槽中，以便当所述划片槽被划片时划断所述多晶硅导线，使所述检测电路失效。

3.根据权利要求1或2所述的装置，其特征在于，

所述判断电路的全部电路位于所述划片槽中，以便在所述划片槽被划片后，所述判断电路的结构被破坏。

4.根据权利要求1或2所述的装置，其特征在于，

所述检测电路的输出端与所述判断电路的正向输入端相连接，所述判断电路的输出端与所述测试电路的正向输入端相连接，所述测试电路的输出端与所述被测电路的正向输入端相连接。