CN103077343A - 安全芯片的测试方法及装置 - Google Patents
安全芯片的测试方法及装置 Download PDFInfo
- Publication number
- CN103077343A CN103077343A CN2012105767256A CN201210576725A CN103077343A CN 103077343 A CN103077343 A CN 103077343A CN 2012105767256 A CN2012105767256 A CN 2012105767256A CN 201210576725 A CN201210576725 A CN 201210576725A CN 103077343 A CN103077343 A CN 103077343A
- Authority
- CN
- China
- Prior art keywords
- test
- access code
- test access
- chip
- default
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明实施例公开了一种安全芯片的测试方法及装置。所述方法包括:接收输入的预设测试准入代码;接收进入芯片测试模式的测试准入口令;根据所述测试准入口令计算得到测试准入代码;如果所述测试准入代码与所述预设测试准入代码匹配成功,进入测试项的测试模式。本发明实施例还公开了一种安全芯片测试的装置。本发明实施例所提供的安全芯片的测试方法及装置,通过对每颗芯片预先设置唯一的测试准入代码,增加了安全芯片的测试准入机制,在测试完成后,清除预设的测试准入代码,而且对清除的次数做了限制,提高了芯片的安全性,使得测试不可逆,而且无需破坏测试电路,提高了测试覆盖率。
Description
技术领域
本发明涉及微电子芯片技术领域,更具体而言,涉及一种安全芯片的测试方法及装置。
背景技术
芯片测试是芯片研发和产品化过程中的一个重要环节,芯片的测试一般要求达到真实反映芯片好坏情况的目的。对于安全类芯片的测试,由于涉及安全性的问题,除了要保证测试覆盖率完整和测试项可测试,还要求在测试过程中没有数据的泄漏,在完成测试后,需要销毁所有的测试代码,而且要求测试电路的功能是不可逆的。
现有的芯片测试技术,测试通路采用保险电路连接,芯片即可进入测试状态,缺少准入机制;在测试完成后,采用切断保险电路的方式切断测试电路,而芯片测试包括圆片测试和封装测试两个阶段,在圆片测试完成后,通过物理隔断的方式断开圆片测试电路,而在封装测试阶段还需要进行圆片测试,此时圆片测试电路已经断开,无法恢复测试电路,所以封装测试阶段无法进行圆片测试的测试项目,只能进行部分功能测试,造成封装测试阶段的测试不完整,而且这种通过物理隔断的方式切断测试电路的方式,攻击者通过FIB(聚焦离子束,Focused Ion beam)可以修复芯片的测试功能。因此,现有的芯片测试技术,芯片的安全性差,而且测试覆盖率低。
发明内容
本发明实施例提供一种安全芯片的测试方法及装置,提高了芯片的安全性,提高了测试覆盖率。
一方面,本发明实施例提供了一种安全芯片的测试方法,包括接收输入的预设测试准入代码;接收进入芯片测试模式的测试准入口令;根据所述测试准入口令计算得到测试准入代码;如果所述测试准入代码与所述预设测试准入代码匹配成功,进入测试项的测试模式。
可选的,在测试项测试完成后,清除所述预设测试准入代码。
可选的,所述在测试项测试完成后,清除所述预设测试准入代码,具体包括:在测试项测试完成后,芯片自动清除所述预设测试准入代码。
可选的,在测试项测试完成后,所述方法还包括:接收清除预设测试准入代码的指令;所述清除所述预设测试准入代码具体为:根据所述指令清除所述预设测试准入代码。
可选的,如果所述测试准入代码与所述预设测试准入代码匹配不成功,清除所述预设测试准入代码;记录清除所述预设测试准入代码的次数;当所述次数到达预设阈值时,芯片进行报警。
另一方面,本发明实施例还提供了一种安全芯片的测试装置,包括:第一接收单元:用于接收输入的预设测试准入代码;第二接收单元:用于接收进入芯片测试模式的测试准入口令;计算单元:用于根据所述第二接收单元接收到的测试准入口令计算得到测试准入代码;匹配单元:用于匹配所述第一接收单元接收到的测试准入代码和所述计算单元计算得到的预设测试准入代码;进入测试模式单元:用于在所述匹配单元匹配所述测试准入代码与所述预设测试准入代码成功后,进入测试项的测试模式。
可选的,所述装置还包括:第一清除单元:用于在测试项测试完成后,清除所述预设测试准入代码。
可选的,所述第一清除单元具体用于:在测试项测试完成后,自动清除所述预设测试准入代码。
可选的,所述第二接收单元:还用于在测试项测试完成后,接收清除预设测试准入代码的指令;所述第一清除单元:还用于根据所述第二接收单元接收到的指令清除所述预设测试准入代码。
可选的,所述装置还包括:第二清除单元:用于如果所述匹配单元匹配不成功,清除所述预设测试准入代码;记录单元:用于记录所述第二清除单元清除所述预设测试准入代码的次数;报警单元:用于在所述记录单元记录所记次数达到阈值时,进行报警。
由以上技术方案可知,本发明实施例所提供的安全芯片的测试方法及装置,通过对芯片预先设置测试准入代码,增加了安全芯片的测试准入机制,在测试完成后,清除预设的测试准入代码,而且对清除的次数做了限制,提高了芯片的安全性,使得测试不可逆,提高了测试覆盖率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。通过附图所示,本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本发明的主旨。
图1为本发明实施例提供的安全芯片的测试方法的流程图;
图2为本发明实施例提供的安全芯片的测试方法的另一种流程图;
图3为本发明实施例提供的安全芯片的测试装置的结构示意图;
图4为本发明实施例提供的安全芯片的测试装置的第二种结构示意图;
图5为本发明实施例提供的安全芯片的测试装置的第三种结构示意图;
图6为本发明实施例提供的安全芯片的测试装置的第四种结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整的描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
参见图1,为本发明实施例提供的安全芯片的测试方法的流程图,所述方法包括如下步骤:
步骤101:接收输入的预设测试准入代码;
其中,所述预设测试准入代码是根据芯片的唯一工厂码,利用测试者设定的算法计算得到,然后,通过测试程序及设备写入芯片中具有编程次数限制的存储器中。其中,所述具有编程次数限制的存储器可以为电熔丝E-fuse单元或者一次性可编程存储器(OTP,one-time programmable),也可以是其他的具有编程次数限制的存储器,本发明对此不作限制。
需要指出的是,所述唯一工厂码是根据每个芯片裸片的生产日期、圆片批次号及所在圆片的坐标等信息确定的,在芯片制作时,制作人员写入芯片的,每颗芯片都有不同的唯一工厂码。
步骤102:接收进入芯片测试模式的测试准入口令;
其中,所述测试准入口令可以由一段代码或者一段字符串组成。
步骤103:根据所述测试准入口令计算得到测试准入代码;
其中,芯片接收到测试准入口令后,运行内部程序,利用与计算预设测试准入代码相同的算法计算得到测试准入代码。
需要指出的,所述算法可以是散列算法(即HASH算法)或者循环冗余校验(CRC)算法等。
步骤104:匹配所述测试准入代码与预设测试准入代码;如果匹配成功,执行步骤105;
该步骤具体可以为,读取具有编程序次数限制的存储器中的预设测试准入代码,将所述的测试准入代码与所述预设测试准入代码进行匹配。
其中,所述匹配所述测试准入代码与预设测试准入代码,可以是将所述测试准入代码与所述预设测试准入代码进行比对,如果比对结果相等或者所述测试准入代码与所述预设测试准入代码满足一定关系,则视为匹配成功。
步骤105:进入测试项的测试模式;
需要指出的,芯片测试步骤中可以包括圆片测试和封装测试,圆片测试是在芯片生产完成后,对芯片的各性能参数的测试;封装测试时需要再次进行圆片测试,同时还增加了功能测试。当然,在芯片的测试过程中,还可以根据需要包括其他测试项的测试,在此不作限制。
该步骤中,测试者可以选择进入任意一项测试项的测试模式。
在该实施例中,通过预设测试准入代码,并将测试准入代码与预设测试准入代码进行匹配,匹配成功才能进入测试模式,增加了进入芯片测试模式的准入机制,提高了芯片测试的安全性;同时,一种测试项测试结束后,无需切断测试电路,保证了测试电路的完整性,提高了测试覆盖率。
如图2,为本发明实施例提供的安全测试芯片方法的另一种流程图。
该方法可以包括以下步骤:
步骤201:接收输入的预设测试准入代码;
其中,每个芯片都有唯一的预设测试准入代码,而且所述预设测试准入代码的算法是测试者预先设置的。所述预设测试准入代码的获得详见上述实施例所述,在此不再赘述。
步骤202:接收进入芯片测试模式的测试准入口令;
其中,测试者通过上位机或者其他设备输入测试准入口令。
步骤203:根据所述测试准入口令计算得到测试准入代码;
步骤204:匹配所述测试准入代码与预设测试准入代码;如果匹配成功,执行步骤205;如果匹配不成功,执行步骤207;
步骤205:进入测试项的测试模式;
进入测试模式后,芯片测试可以包含多种测试项,测试者可以输入不同的测试模式选择口令,对不同的测试项目进行测试。
步骤206:在测试项测试完成后,清除所述预设测试准入代码;
可选的,在测试项测试完成后,芯片可以自动清除所述预设测试准入代码;或者,在测试项测试完成后,发送一个提示信息给测试者,测试者输入清除口令,芯片根据清除口令,清除位于具有编程次数限制的存储器中的预设测试准入代码。
此外,如果需要再次启动芯片的测试模式,首先,需要得知芯片的唯一工厂码和算法,计算出预设测试准入代码,并将计算得到的预设测试准入代码写入具有编程次数限制的存储器中。
步骤207:清除所述预设测试准入代码;并再次执行步骤201;
其中,所述测试准入代码与所述预设测试准入代码匹配不成功时,芯片自动清除所述预设测试准入代码,并提示测试者重新输入预设测试准入代码。
步骤208:记录清除所述预设测试准入代码的次数;
步骤209:当所述次数到达预设阈值时,芯片进行报警。
具体而言,具有编程次数限制的存储器记录预设准入代码的写入的次数,当所述次数达到阈值时,芯片报警或者销毁芯片内的数据。
需要指出的,所述具有不同编程次数限制的存储器所限制的次数,可以根据芯片的安全程度执行设置,例如,使用E-fuse,编程次数只能是一次,最多只能清除一次,阈值只能是一;使用OTP,编程次数可以为一次或一次以上,视OTP结构而定,阈值可以设置一次以上,在此不作限制。相应的,如果所述阈值是一,当匹配不成功执行步骤207之后,顺次执行步骤208和步骤209,不再执行步骤201。
本实施例所述的方法,通过设置清除预设测试准入代码的次数,并在达到阈值后自动报警,防止攻击者多次尝试进入芯片的测试模式,提高了芯片的安全性。
与上述实现方法相对应的,本发明实施例还提供了安全芯片的测试装置,如图3所示,为本发明实施例提供的安全芯片的测试装置的结构示意图,所述装置包括:第一接收单元11、第二接收单元12、计算单元13、匹配单元14和进入测试模式单元15,其中,所述第一接收单元11,用于接收输入的预设测试准入代码;所述第二接收单元12,用于接收进入芯片测试模式的测试准入口令;所述计算单元13,用于根据所述第二接收单元12接收到的测试准入口令计算得到测试准入代码;所述匹配单元14,用于匹配所述第一接收单元11接收到的预设测试准入代码和所述计算单元13计算得到的测试准入代码;所述进入测试模式单元15,用于在所述匹配单元14匹配所述测试准入代码与所述预设测试准入代码成功后,进入测试项的测试模式。
所述装置中各个单元的功能和作用的实现过程详见上述方法中对应的实现过程,在此不再赘述。
还请参阅图4,为本发明实施例提供的安全芯片的测试装置的第二种结构示意图,所述装置包括:第一接收单元21、第二接收单元22、计算单元23、匹配单元24、进入测试模式单元25和第一清除单元26,其中,所述第一接收单元21、所述第二接收单元22、所述计算单元23、所述匹配单元24和所述进入测试模式单元25的功能与上述实施例相同,在此不再赘述。
在上述实施例的基础上,在本实施例中,所述第一清除单元26,用于在测试项测试完成后,清除所述预设测试准入代码。
其中,在一个具体实施例中,所述第一清除单元26,具体用于,在测试项测试完成后,自动清除所述预设测试准入代码。
其中,在另外一个具体实施例中,所述第二接收单元22,还用于在测试项测试完成后,接收清除预设测试准入代码的指令;相应的,所述第一清除单元26,还用于根据所述第二接收单元22接收到的指令清除所述预设测试准入代码。
所述装置中各个单元的功能和作用的实现过程详见上述方法中对应的实现过程,在此不再赘述。
还请参阅图5,为本发明实施例提供的安全芯片的测试装置的第三种结构示意图,所述装置包括:第一接收单元31、第二接收单元32、计算单元33、匹配单元34、第二清除单元35、记录单元36和报警单元37,其中,所述第一接收单元31、所述第二接收单元32、所述计算单元33和所述匹配单元34的功能与以上实施例相同,在此不再赘述。
在上述实施例基础上,本实施例中,所述第二清除单元35,用于如果所述匹配单元34匹配不成功,清除所述预设测试准入代码;相应的,所述记录单元36,用于记录所述第二清除单元35清除所述预设测试准入代码的次数;所述报警单元37,用于在所述记录单元36记录所记次数达到阈值时,进行报警。
需要指出的,如果所述匹配单元34匹配不成功,所述记录单元36所计的清除预设测试准入代码的次数没有达到阈值,所述第一接收单元31还可以继续接收预设测试准入代码,直到所述记录单元36所计的次数达到阈值,若所述记录单元36所计次数的阈值为一次,所述第一接收单元31,在所述清除单元清除预设代码后,不再接收预设测试准入代码。
所述装置中各个单元的功能和作用的实现过程详见上述方法中对应的实现过程,在此不再赘述。
还请参阅图6,为本发明实施例提供的安全芯片的测试装置的第四种结构示意图,所述装置包括:第一接收单元41、第二接收单元42、计算单元43、匹配单元44、进入测试模式单元45、第一清除单元46、第二清除单元47、记录单元48和报警单元49,其中,所述第一接收单元41、所述第二接收单元42、所述计算单元43、所述匹配单元44、所述进入测试模式单元45、所述第一清除单元46、所述第二清除单元47、所述记录单元48和所述报警单元49的功能,与上述各实施例中所述相同,在此不再赘述。
所述装置中各个单元的功能和作用的实现过程详见上述方法中对应的实现过程,在此不再赘述。
本发明实施例所提供的安全芯片的测试方法及装置,通过对芯片预先设置测试准入代码,增加了安全芯片的测试准入机制,在测试完成后,清除预设的测试准入代码,而且对清除的次数做了限制,提高了芯片的安全性,使得测试不可逆,而且无需破坏测试电路,提高了测试覆盖率。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种安全芯片的测试方法,其特征在于,包括:
接收输入的预设测试准入代码;
接收进入芯片测试模式的测试准入口令;
根据所述测试准入口令计算得到测试准入代码;
如果所述测试准入代码与所述预设测试准入代码匹配成功,进入测试项的测试模式。
2.如权利要求1所述的方法,其特征在于,还包括:在测试项测试完成后,清除所述预设测试准入代码。
3.如权利要求2所述的方法,其特征在于,所述在测试项测试完成后,清除所述预设测试准入代码,具体包括:
在测试项测试完成后,芯片自动清除所述预设测试准入代码。
4.如权利要求2所述的方法,其特征在于,在测试项测试完成后,所述方法还包括:
接收清除预设测试准入代码的指令;
所述清除所述预设测试准入代码具体为:根据所述指令清除所述预设测试准入代码。
5.如权利要求1至4任一项所述的方法,其特征在于,还包括:
如果所述测试准入代码与所述预设测试准入代码匹配不成功,清除所述预设测试准入代码;
记录清除所述预设测试准入代码的次数;
当所述次数到达预设阈值时,芯片进行报警。
6.一种安全芯片的测试装置,其特征在于,包括:
第一接收单元:用于接收输入的预设测试准入代码;
第二接收单元:用于接收进入芯片测试模式的测试准入口令;
计算单元:用于根据所述第二接收单元接收到的测试准入口令计算得到测试准入代码;
匹配单元:用于匹配所述第一接收单元接收到的预设测试准入代码和所述计算单元计算得到的测试准入代码;
进入测试模式单元:用于在所述匹配单元匹配所述测试准入代码与所述预设测试准入代码成功后,进入测试项的测试模式。
7.如权利要求6所述的装置,其特征在于,还包括:
第一清除单元:用于在测试项测试完成后,清除所述预设测试准入代码。
8.如权利要求7所述的装置,其特征在于,所述第一清除单元具体用于:
在测试项测试完成后,自动清除所述预设测试准入代码。
9.如权利要求7所述的装置,其特征在于,
所述第二接收单元:还用于在测试项测试完成后,接收清除预设测试准入代码的指令;
所述第一清除单元:还用于根据所述第二接收单元接收到的指令清除所述预设测试准入代码。
10.如权利要求6至9任一项所述的装置,其特征在于,还包括:
第二清除单元:用于如果所述匹配单元匹配不成功,清除所述预设测试准入代码;
记录单元:用于记录所述第二清除单元清除所述预设测试准入代码的次数;
报警单元:用于在所述记录单元记录所记次数达到阈值时,进行报警。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210576725.6A CN103077343B (zh) | 2012-12-26 | 2012-12-26 | 安全芯片的测试方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210576725.6A CN103077343B (zh) | 2012-12-26 | 2012-12-26 | 安全芯片的测试方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103077343A true CN103077343A (zh) | 2013-05-01 |
CN103077343B CN103077343B (zh) | 2016-09-21 |
Family
ID=48153871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210576725.6A Active CN103077343B (zh) | 2012-12-26 | 2012-12-26 | 安全芯片的测试方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103077343B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103424687A (zh) * | 2013-07-29 | 2013-12-04 | 北京华大信安科技有限公司 | 测试芯片的装置 |
CN103780322A (zh) * | 2014-01-26 | 2014-05-07 | 中国电子科技集团公司第五十八研究所 | 低成本高可靠性的高速网络通讯芯片测试方法与电路 |
CN104459519A (zh) * | 2014-12-05 | 2015-03-25 | 大唐微电子技术有限公司 | 一种芯片安全测试方法及装置 |
CN105389224A (zh) * | 2014-09-04 | 2016-03-09 | 国家电网公司 | 一种安全类芯片的测试防护方法和装置 |
CN107966644A (zh) * | 2017-10-23 | 2018-04-27 | 北京中电华大电子设计有限责任公司 | 一种随机密钥的测试模式保护方法及电路 |
CN115357953A (zh) * | 2022-10-21 | 2022-11-18 | 山东三未信安信息科技有限公司 | 一种密码卡密钥存储动态分布方法及系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050138491A1 (en) * | 2003-05-27 | 2005-06-23 | Infineon Technologies Ag | Circuit arrangement and method for driving electronic chips |
CN101620656A (zh) * | 2009-07-29 | 2010-01-06 | 深圳国微技术有限公司 | 安全jtag模块及保护芯片内部信息安全的方法 |
CN101908112A (zh) * | 2010-07-30 | 2010-12-08 | 上海华岭集成电路技术股份有限公司 | 安全芯片的测试方法与系统 |
CN102169846A (zh) * | 2011-01-27 | 2011-08-31 | 北京确安科技股份有限公司 | 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法 |
CN102788952A (zh) * | 2012-09-05 | 2012-11-21 | 无锡江南计算技术研究所 | 芯片测试方法 |
-
2012
- 2012-12-26 CN CN201210576725.6A patent/CN103077343B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050138491A1 (en) * | 2003-05-27 | 2005-06-23 | Infineon Technologies Ag | Circuit arrangement and method for driving electronic chips |
CN101620656A (zh) * | 2009-07-29 | 2010-01-06 | 深圳国微技术有限公司 | 安全jtag模块及保护芯片内部信息安全的方法 |
CN101908112A (zh) * | 2010-07-30 | 2010-12-08 | 上海华岭集成电路技术股份有限公司 | 安全芯片的测试方法与系统 |
CN102169846A (zh) * | 2011-01-27 | 2011-08-31 | 北京确安科技股份有限公司 | 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法 |
CN102788952A (zh) * | 2012-09-05 | 2012-11-21 | 无锡江南计算技术研究所 | 芯片测试方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103424687A (zh) * | 2013-07-29 | 2013-12-04 | 北京华大信安科技有限公司 | 测试芯片的装置 |
CN103424687B (zh) * | 2013-07-29 | 2016-06-01 | 北京华大信安科技有限公司 | 测试芯片的装置 |
CN103780322A (zh) * | 2014-01-26 | 2014-05-07 | 中国电子科技集团公司第五十八研究所 | 低成本高可靠性的高速网络通讯芯片测试方法与电路 |
CN103780322B (zh) * | 2014-01-26 | 2015-09-09 | 中国电子科技集团公司第五十八研究所 | 低成本高可靠性的高速网络通讯芯片测试方法与电路 |
CN105389224A (zh) * | 2014-09-04 | 2016-03-09 | 国家电网公司 | 一种安全类芯片的测试防护方法和装置 |
CN104459519A (zh) * | 2014-12-05 | 2015-03-25 | 大唐微电子技术有限公司 | 一种芯片安全测试方法及装置 |
CN107966644A (zh) * | 2017-10-23 | 2018-04-27 | 北京中电华大电子设计有限责任公司 | 一种随机密钥的测试模式保护方法及电路 |
CN115357953A (zh) * | 2022-10-21 | 2022-11-18 | 山东三未信安信息科技有限公司 | 一种密码卡密钥存储动态分布方法及系统 |
CN115357953B (zh) * | 2022-10-21 | 2023-02-10 | 山东三未信安信息科技有限公司 | 一种密码卡密钥存储动态分布方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN103077343B (zh) | 2016-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103077343A (zh) | 安全芯片的测试方法及装置 | |
CN102831079B (zh) | 一种对移动终端进行检测的方法和移动终端 | |
CN106685909B (zh) | 电子装置的网络单元、电子装置的网络及芯片认证装置的利用方法 | |
CN103443801A (zh) | 用于生成识别密钥的装置及方法 | |
JP6393375B2 (ja) | 電子装置のネットワーク、電子装置及びその検査工程 | |
KR101727678B1 (ko) | Otp(one-time programmable) 집적 회로 보안 | |
KR20150013091A (ko) | 랜덤성 테스트 장치 및 방법 | |
CN104966003B (zh) | 嵌入式设备加密与验证方法 | |
CN112347716A (zh) | 基于q学习的电网脆弱点检测方法、系统、设备及介质 | |
CN110489351A (zh) | 芯片指纹管理装置及安全芯片 | |
CN109214221A (zh) | 一种身份证阅读器验证方法、上位机和身份证阅读器 | |
CN105556537A (zh) | 用于处理有缺陷的电子用户终端的方法和系统 | |
CN106130864A (zh) | 一种基于vpn的私有云接入方法和装置 | |
CN105224416A (zh) | 修复方法及相关电子装置 | |
CN105279013A (zh) | 基于批量生产的程序发布方法及其装置 | |
US10725935B2 (en) | Method for writing in a non-volatile memory of an electronic entity, and related electronic entity | |
CN104486475A (zh) | 一种一键拨号的方法和装置 | |
CN104092675B (zh) | 一种基于主从通信结构的处理冲正的方法和终端 | |
CN105389224A (zh) | 一种安全类芯片的测试防护方法和装置 | |
CN113704106B (zh) | 一种汽车数字钥匙的下线检测系统、方法、设备及介质 | |
CN106549814A (zh) | 设备参数有效性的校验方法及设备 | |
CN102222600A (zh) | 机台恢复处理的方法和装置 | |
CN103220578B (zh) | 一种高安全机顶盒及其生产方法、系统 | |
CN117785590B (zh) | 芯片及芯片数据保护方法 | |
CN104409104B (zh) | 芯片存储单元扰码地址的验证方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |