CN102788952A

CN102788952A - 芯片测试方法

Info

Publication number: CN102788952A
Application number: CN2012103256203A
Authority: CN
Inventors: 李强; 许晓红; 朱巍; 菅陆田; 谢军; 李峰; 宁永波
Original assignee: Wuxi Jiangnan Computing Technology Institute
Current assignee: Wuxi Jiangnan Computing Technology Institute
Priority date: 2012-09-05
Filing date: 2012-09-05
Publication date: 2012-11-21
Anticipated expiration: 2032-09-05
Also published as: CN102788952B

Abstract

本发明提供了一种芯片测试方法。建立用于模拟待测芯片的芯片功能的参考模型。将随机测试激励在参考模型中运行，并且将随机测试激励的运行轨迹利用MD5算法进行压缩，以便得到一个标准参考值。将与随机测试激励一致的随机测试程序和MD5算法程序加载到芯片中，并且，所述MD5算法程序与所述第二步骤中的MD5算法相对应。使芯片运行随机测试程序。使芯片运行MD5算法程序，从而把随机测试激励的运行轨迹压缩成实际运行值。将芯片的实际运行值从芯片中扫描出来。将从芯片中扫描出来的实际运行值与参考模型的标准参考值进行比较，从而验证芯片的功能正确性。

Description

芯片测试方法

技术领域

本发明涉及芯片设计制造领域，更具体地说，本发明涉及一种基于MD5算法的芯片测试方法。

背景技术

在芯片设计及制造的整个过程中，需要在各个阶段对芯片进行测试。其中，为了测试芯片流片后的功能正确性，需要移植流片前的众多焦点测试激励或者是覆盖率高的焦点随机测试激励，随着芯片制造工艺的不断发，芯片规模越来越大，特别是在多核和众核处理器测试领域，这种测试方法带来了巨大的测试成本。

具体地说，在现有技术的，采用移植大量焦点测试激励的方法，随着芯片规模的增大，需要的很多的焦点测试向量，花费了很长的测试时间；采用移植高覆盖率的随机测试激励，难以对激励的正确性进行判断。

根据现有技术的芯片测试方法一般采用焦点测试激励。焦点测试激励一般是能够自校验的，不需要参考模型的比较；其中，焦点激励在程序运行完之后，通过判断芯片的某个状态寄存器就能够判断正确性。

然而，根据现有技术的芯片测试方法随着芯片规模的增大，需要的很多的焦点测试向量（焦点测试激励），测试需要花费很长的测试时间，且难以对激励的正确性进行判断。因此，希望能够提供一种耗费测试时间少且覆盖率高的芯片测试方法。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种耗费测试时间少且覆盖率高的芯片测试方法。

根据本发明，提供了一种芯片测试方法，其包括：第一步骤：建立用于模拟待测芯片的芯片功能的参考模型；第二步骤：将随机测试激励在参考模型中运行，并且将随机测试激励的运行轨迹利用MD5算法进行压缩，以便得到一个标准参考值；第三步骤：将与随机测试激励一致的随机测试程序和MD5算法程序加载到芯片中，并且，所述MD5算法程序与所述第二步骤中的MD5算法相对应；第四步骤：使芯片运行随机测试程序；第五步骤：使芯片运行MD5算法程序，从而把随机测试激励的运行轨迹压缩成实际运行值；第六步骤：将芯片的实际运行值从芯片中扫描出来；以及第七步骤：将从芯片中扫描出来的实际运行值与参考模型的标准参考值进行比较，从而验证芯片的功能正确性。

优选地，所述芯片测试方法用于测试芯片流片后的芯片功能。

优选地，所述MD5算法包括标准的MD5算法以及精简MD5算法。

优选地，所述第三步骤中的MD5算法程序与所述第二步骤中的MD5算法采用相同的算法。

优选地，在所述第七步骤中，在实际运行值和标准参考值相同，则判断芯片功能正确。

优选地，在所述第七步骤中，在实际运行值和标准参考值不相同，则判断芯片功能不正确。

优选地，所述第一步骤、所述第二步骤、所述第三步骤、所述第四步骤、所述第五步骤、所述第六步骤以及所述第七步骤依次执行。

优选地，所述第三步骤、所述第四步骤、所述第五步骤、所述第六步骤、所述第一步骤、所述第二步骤以及所述第七步骤依次执行。

优选地，所述第一步骤和所述第二步骤与所述第三步骤、所述第四步骤、所述第五步骤、所述第六步骤并行执行，在执行完所述第一步骤、所述第二步骤、所述第三步骤、所述第四步骤、所述第五步骤、所述第六步骤之后再执行第七步骤。

优选地，所述第一步骤和所述第二步骤依次执行，以及所述第三步骤、所述第四步骤、所述第五步骤、所述第六步骤依次执行；并且在执行完所述第一步骤、所述第二步骤、所述第三步骤、所述第四步骤、所述第五步骤、所述第六步骤之后再执行第七步骤。

在本发明中，通过将随机激励的运行轨迹利用MD5算法进行压缩，使结果数据量大大减少，从而大大减少将结果从芯片中扫描出来的时间。并且，利用MD5算法对随机激励的运行轨迹进行压缩，再与参考模型的标准参考值进行比较，从而解决了随机激励的正确性判定。

由此，根据本发明的芯片测试方法至少具有这样的效果：通过MD5算法在芯片测试中的运行，自动计算和压缩出随机测试激励的正确结果，与预先设置的压缩期望值比较，避免了大量测试结果给测试台带来的测试时间加长问题，可以显著提升芯片测试的覆盖率和效率。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了根据本发明优选第一实施例所述的芯片测试方法的流程图。

图2示意性地示出了根据本发明优选第二实施例所述的芯片测试方法的流程图。

图3示意性地示出了根据本发明优选第三实施例所述的芯片测试方法的流程图。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

<第一实施例>

具体地说，例如，根据本发明优选实施例的所述芯片测试方法用于测试芯片流片后的芯片功能。

如图1所示，根据本发明优选第一实施例所述的芯片测试方法包括：

第一步骤S10：建立用于模拟待测芯片的芯片功能的参考模型；其中，所述随机测试激励是高覆盖率的随机测试激励。

第二步骤S20：将随机测试激励在参考模型中运行，并且将随机测试激励的运行轨迹利用MD5算法进行压缩，以便得到一个相对于现有技术的芯片测试方法数据量小很多的标准参考值。其中，“运行轨迹”是指激励在芯片或参考模型中运行结束时保存在所有可见寄存器和内置存储器的内容（即，程序在芯片或参考模型运行结束时各个寄存器和内置存储器保存的结果），通过校验这个可以确认激励是否运行正确。如果将随机激励加载到芯片中，不用MD5算法进行结果的压缩，这样结果数据量很大，从芯片扫描出来会花很长的时间，测试成本很大。

其中，MD5算法即Message-Digest Algorithm 5（信息-摘要算法5）。由于MD5算法是一种公知的算法，因此再次不再赘述。但是需要说明的是，本申请说明书中的术语“MD5算法”包括标准的MD5算法以及精简MD5算法。

此后例如对芯片流片后的芯片进行激励测试，具体如下所述。

第三步骤S30：将与随机测试激励一致的随机测试程序和MD5算法程序加载到芯片中；。并且，所述第三步骤S3中的MD5算法程序与所述第二步骤S2中的MD5算法相对应；优选地，所述第三步骤S3中的MD5算法程序与所述第二步骤S2MD5算法采用相同的算法。

第四步骤S40：使芯片运行随机测试程序；

第五步骤S50：使芯片运行MD5算法程序，从而把随机测试激励的运行轨迹压缩成一个很小的实际运行值，即相对于现有技术数据量小很多的实际运行值。

第六步骤S60：将芯片的实际运行值从芯片中扫描出来。

第七步骤S70：将从芯片中扫描出来的实际运行值与参考模型的标准参考值进行比较，从而验证芯片的功能正确性。

更具体地说，在所述第七步骤S70中，在实际运行值和标准参考值相同，则判断芯片功能正确；在实际运行值和标准参考值不相同，则判断芯片功能不正确。

在根据本发明优选第一实施例所述的芯片测试方法中，将随机激励的运行轨迹利用MD5算法进行压缩，使结果数据量大大减少，从而大大减少将结果从芯片中扫描出来的时间。并且，利用MD5算法对随机激励的运行轨迹进行压缩，再与参考模型的标准参考值进行比较，从而解决了随机激励的正确性判定。

由此，根据本发明优选第一实施例所述的芯片测试方法至少具有这样的效果：通过MD5算法（例如，精简MD5校验程序）在芯片测试中的运行，自动计算和压缩出随机测试激励的正确结果，与预先设置的压缩期望值比较，避免了大量测试结果给测试台带来的测试时间加长问题，可以显著提升芯片测试的覆盖率和效率。

<第二实施例>

图1示出了第一步骤S10、第二步骤S20、第三步骤S30、第四步骤S40、第五步骤S50、第六步骤S60以及第七步骤S70依次执行的情况。但是，需要说明的是，无需将第一步骤S10至第七步骤S70依次执行。图2示意性地示出了根据本发明优选第二实施例所述的芯片测试方法的流程图。

如图2所示，实际上可以依次执行第三步骤S30、第四步骤S40、第五步骤S50、第六步骤S60、第一步骤S10第二步骤S20、以及第七步骤S70。

<第三实施例>

图3示意性地示出了根据本发明优选第三实施例所述的芯片测试方法的流程图。如图3所示，更优选地，实际上可以使得第一步骤S10和第二步骤S20与第三步骤S30、第四步骤S40、第五步骤S50和第六步骤S60并行执行，在执行完第一步骤S10、第二步骤S20、第三步骤S30、第四步骤S40、第五步骤S50和第六步骤S60之后再执行第七步骤S70。

进一步优选地，实际上，对于本发明的实现，只要第一步骤S10和第二步骤S20依次执行，以及第三步骤S30、第四步骤S40、第五步骤S50和第六步骤S60依次执行，在执行完第一步骤S10、第二步骤S20、第三步骤S30、第四步骤S40、第五步骤S50和第六步骤S60之后再执行第七步骤S70，即可。由此，根据本发明优选第三实施例所述的芯片测试方法进一步提高了芯片测试方法的设计自由度。

可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种芯片测试方法，其特征在于包括：

第一步骤：建立用于模拟待测芯片的芯片功能的参考模型；

第二步骤：将随机测试激励在参考模型中运行，并且将随机测试激励的运行轨迹利用MD5算法进行压缩，以便得到一个标准参考值；

第三步骤：将与随机测试激励一致的随机测试程序和MD5算法程序加载到芯片中，并且，所述MD5算法程序与所述第二步骤中的MD5算法相对应；

第四步骤：使芯片运行随机测试程序；

第五步骤：使芯片运行MD5算法程序，从而把随机测试激励的运行轨迹压缩成实际运行值；

第六步骤：将芯片的实际运行值从芯片中扫描出来；以及

第七步骤：将从芯片中扫描出来的实际运行值与参考模型的标准参考值进行比较，从而验证芯片的功能正确性。

2.根据权利要求1所述的芯片测试方法，其特征在于，所述芯片测试方法用于测试芯片流片后的芯片功能。

3.根据权利要求1或2所述的芯片测试方法，其特征在于，所述MD5算法包括标准的MD5算法以及精简MD5算法。

4.根据权利要求1或2所述的芯片测试方法，其特征在于，所述第三步骤中的MD5算法程序与所述第二步骤中的MD5算法采用相同的算法。

5.根据权利要求1或2所述的芯片测试方法，其特征在于，在所述第七步骤中，在实际运行值和标准参考值相同，则判断芯片功能正确。

6.根据权利要求1或2所述的芯片测试方法，其特征在于，在所述第七步骤中，在实际运行值和标准参考值不相同，则判断芯片功能不正确。

7.根据权利要求1或2所述的芯片测试方法，其特征在于，所述第一步骤、所述第二步骤、所述第三步骤、所述第四步骤、所述第五步骤、所述第六步骤以及所述第七步骤依次执行。

8.根据权利要求1或2所述的芯片测试方法，其特征在于，所述第三步骤、所述第四步骤、所述第五步骤、所述第六步骤、所述第一步骤、所述第二步骤以及所述第七步骤依次执行。

9.根据权利要求1或2所述的芯片测试方法，其特征在于，所述第一步骤和所述第二步骤与所述第三步骤、所述第四步骤、所述第五步骤、所述第六步骤并行执行，在执行完所述第一步骤、所述第二步骤、所述第三步骤、所述第四步骤、所述第五步骤、所述第六步骤之后再执行第七步骤。

10.根据权利要求1或2所述的芯片测试方法，其特征在于，所述第一步骤和所述第二步骤依次执行，以及所述第三步骤、所述第四步骤、所述第五步骤、所述第六步骤依次执行；并且在执行完所述第一步骤、所述第二步骤、所述第三步骤、所述第四步骤、所述第五步骤、所述第六步骤之后再执行第七步骤。