CN103401543B

CN103401543B - 上电复位电路

Info

Publication number: CN103401543B
Application number: CN201310335377.8A
Authority: CN
Inventors: 何学红; 董林妹; 孙翔
Original assignee: Shanghai Integrated Circuit Research and Development Center Co Ltd
Current assignee: Shanghai IC R&D Center Co Ltd
Priority date: 2013-08-02
Filing date: 2013-08-02
Publication date: 2019-03-19
Anticipated expiration: 2033-08-02
Also published as: CN103401543A

Abstract

本发明公开了一种上电复位电路，包括电压源，电容，施密特触发器，基准电流源，第一电流镜电路以及第二电流镜电路。电容一端连接施密特触发器的输入端，另一端接地；基准电流源连接电压源；第一电流镜电路将基准电流源的基准电流成比例关系复制为第一电流；第二电流镜电路将基准电流源的基准电流成比例关系复制为第二电流；其中，第二电流镜电路的输出阻抗与电容并联，且与第一电流镜电路的输出端串联。本发明的上电复位电路可实现低功耗、小面积、且在较大的电源上电速度范围内都能产生宽复位脉冲带。

Description

上电复位电路

技术领域

本发明涉及集成电路领域，特别涉及一种上电复位电路。

背景技术

现在的芯片发展的一个重要的特点就是微型化和集成化，随着移动便携市场的发展，人们对芯片的要求已经不仅仅满足于实现功能，而是对芯片的成本、集成度、功耗等方面提出了越来越高的要求。系统芯片所带来的单片系统集成芯片解决方案不仅能够明显增加集成度、减小芯片体积、提高封装密度，而且可以有效降低芯片系统的成本和造价。与此同时，芯片系统也对其中的各部分模块的性能、面积、功能、稳定性等指标提出了更高的要求。

上电复位（POR）电路的应用非常广泛，几乎所有的芯片系统中都需要有POR电路，以将芯片中的电路恢复到初始状态。芯片中的数字电路对复位电路尤其需要，数字电路中要把整个电路中的移位寄存器、D触发器和计数器都恢复到初始状态或清零，而在模拟电路中，有时也需要复位信号将电路恢复到初始状态，以保证电路的快速地进入正常工作状态。

在一些系统芯片中，为保证系统的有效复位，要求对电源上电速度在一个大的范围内都能产生较宽的有效复位脉冲。为了满足这些要求，传统的POR电路会占用掉较大的功耗，而这又是在集成系统中所不希望看到的。因此，希望提供工艺中能够实现低功耗、小面积而又能在大的电源上电速度范围内都能产生宽复位脉冲的POR电路。

发明内容

本发明的主要目的在于克服现有技术的缺陷，提供一种低功耗、小面积、且在较大的电源上电速度范围内都能产生宽复位脉冲带的上电复位电路。

为达成所述目的，本发明提供一种上电复位电路，包括电压源，电容以及施密特触发器，所述电容一端连接所述施密特触发器的输入端，另一端接地，所述上电复位电路还包括：基准电流源，连接所述电压源；第一电流镜电路，将所述基准电流源的基准电流成比例关系复制为第一电流；第二电流镜电路，将所述基准电流源的基准电流成比例关系复制为第二电流；其中，所述第二电流镜电路的输出阻抗与所述电容并联，且与所述第一电流镜电路的输出端串联。

可选的，所述上电复位电路还包括第三电流镜电路，其将所述基准电流源的基准电流成比例关系复制为第三电流；所述第三电流镜电路的输出端与所述第二电流镜电路相连，所述第二电流镜电路将所述第三电流成比例关系复制为所述第二电流。

可选的，所述基准电流源包括构成一对电流镜结构的第一晶体管和第二晶体管，所述第一晶体管的栅极与其漏极及所述第二晶体管的栅极相连，源极接所述电压源。

可选的，所述第一电流镜电路包括所述第一晶体管和第三晶体管，所述第三晶体管的源极接所述电压源，栅极与所述第一晶体管的栅极相连，漏极接所述电容。

可选的，所述第三电流镜电路包括所述第一晶体管和第四晶体管，所述第四晶体管的源极接所述电压源，栅极接所述第一晶体管的栅极。

可选的，所述第二电流镜电路包括第五晶体管和第六晶体管，所述第五晶体管的漏极接其栅极以及所述第四晶体管的漏极，源极接地；所述第六晶体管的栅极接所述第五晶体管的栅极，漏极接所述第三晶体管的漏极，源极接地。

可选的，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管为PMOS晶体管，所述第五晶体管、第六晶体管为NMOS晶体管。

与现有技术相比，本发明的上电复位电路使用基准电流源产生电流，对电源电压VDD的变化不敏感，随工艺偏差的变化较小。此外，本发明中增加了第二电流镜电路将原本向电容充电的电流分流掉一部分，使电容充电电流减小，从而在不使用大面积的倒比管的情况下能够获得较小的电流，有效降低电路功耗；同时也可在保证复位脉冲宽度的要求下减小所需要的电容的面积。

附图说明

图1是本发明一实施例的上电复位电路的结构示意图；

图2是本发明一较佳实施例的上电复位电路的电路示意图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

请参阅图1，图1是本发明的上电复位电路的结构示意图。上电复位电路包括电压源VDD，基准电流源1，施密特触发器（Schmitt trigger）2，电容C1，第一电流镜电路以及第二电流镜电路。基准电流源1与电压源VDD相连，用于提供基准电流I，第一电流镜电路将基准电流I成比例关系复制为第一电流I1，第二电流镜电路将基准电流I成比例关系复制为第二电流I2。第一电流镜电路的输出端与电容C1的一端耦接于节点P，电容C1的另一端接地。从节点P看，第二电流镜电路的输出阻抗与电容C1并联，也就是说，从基准电流I复制的第一电流I1分流出第二电流I2，则流经电容C1的充电电流为I1-I2。节点P与施密特触发器2的输入端相连，施密特触发器输出端产生上电复位POR信号。

在本发明的一较佳实施例中，上电复位电路还包括第三电流镜电路。第三电流镜电路的输出端与第二电流镜电路相连，第三电流镜电路将基准电流源的基准电流I成比例关系复制为第三电流I0，而第二电流镜电路将第三电流I0成比例关系复制为第二电流I2，也即是说，电流I0、I1是从基准电流I按一定的比例复制过来的，而电流I2又是从I0按一定的比例复制过来的，对基准电流I进行复制的精确性更高。其中，

因此，通过调整各晶体管宽长比的比值，就可以得到期望的输出电流值，得到一个较小的电容C1的充电电流I1-I2。

图2所示为本发明一较佳实施例的电路示意图。请参考图2，基准电流源由PMOS晶体管M1，M2，NMOS晶体管M7，M8和电阻R1组成，其为最典型的两支路基准电流源，晶体管M1，M2以及晶体管M7，M8分别构成两对电流镜结构。具体来说，晶体管M1的栅极接其源极以及晶体管M2的栅极，其连接节点的电压为基准电流源的内部偏置电压VB1；晶体管M7的栅极接其漏极以及晶体管M8的栅极；晶体管M1的源极接电压源VDD，漏极与晶体管M8的漏极相连；晶体管M2的源极经电阻R1接电压源VDD，漏极与晶体管M7的漏极相连；晶体管M8，M7的源极接地VSS。基准电流源的具体电路结构及工作原理为本领域技术人员所熟知，在此不作赘述。需要说明的是，本发明可采用如图2所示的基准电流源，也可采用其他结构的基准电流源以提升性能，如三支路基准电流源等。

上电复位电路还包括PMOS晶体管M3，M4，NMOS晶体管M5和M6。其中，晶体管M3，M1构成第一电流镜电路，晶体管M5和M6构成第二电流镜电路，晶体管M4和M1构成第三电流镜电路。晶体管M3的源极接电源VDD，栅极接晶体管M1的栅极，漏极与电容C1连接于节点P，从基准电流I按比例复制出第一电流镜电路的输出电流为第一电流I1。晶体管M4，M1构成第三电流镜电路，晶体管M4的源极接电源VDD，栅极接晶体管M1的栅极，从基准电流I按比例复制出第三电流镜电路的输出电流为第三电流I0，第三电流I0流经晶体管M5。晶体管M5，M6构成第二电流镜电路，晶体管M5的栅极与其漏极，晶体管M6的栅极以及晶体管M4的漏极相连，源极接地VSS；晶体管M6的漏极与晶体管M3的漏极连接于节点P，源极接地VSS；由此从第三电流I0按比例复制出第二电流镜电路的输出电流为第二电流I2。从节点P看，第二电流镜电路的输出阻抗与电容C1并联，第一电流I1分流为第二电流I2以及用于向电容C1充电的充电电流I1-I2。

晶体管M9～M14构成一个典型的施密特触发器的具体电路，如图2所示，施密特触发器输入端连接于节点P，输出端POR节点产生复位脉冲信号。由于施密特触发器的构成与工作原理也为本领域技术人员所熟知，在此亦不作赘述。

以下将对本发明的上电复位电路的工作原理进行详细描述。

在电源上电过程中，一开始节点P处的电压为低电平0，施密特触发器输出端POR节点跟随着的电源电压的上升而上升到高电平，基准电流源同样的随着电源上电而开始工作并产生基准电流I。通过本发明的电路结构，将基准电流源的基准电流I按比例复制为第一电流I1及第二电流I2，且实现将电流I1及I2相减，并利用相减后的电流I1-I2开始给电容C1充电。随着电容C1充电，节点P处的电压从0逐渐上升至一个较高的但低于电源电压的电平，而当P节点处的电压上升到施密特触发器的阈值电压时，施密特触发器输出端POR节点处的电压由高电平翻转为低电平。POR节点处电压翻转前（即为高电平）的这一段时间即为有效的复位脉冲宽度。由于第一电流I1分流掉一部分电流I2，使电容C1的充电电流仅为I1-I2，可大大减小电容的充电电流，因此使用较小的电容就可以实现宽复位脉冲。

综上所述，本发明的上电复位电路利用对电压源VDD变化敏感度较低的基准电流源产生基准电流，输出基准电流不会随着电压源VDD的变化而变化，因工艺偏差产生的变化较小。此外，通过增加电流镜电路分流掉部分电流，从而在基准电流源复制出的电流无需太小的情况下可有效降低电容的充电电流，进而减小电容的面积及整个电路的占用面积，同时达到低功耗的效果。

虽然本发明已以较佳实施例揭示如上，然所述诸多实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims

1.一种上电复位电路，包括电压源，电容以及施密特触发器，所述电容一端连接所述施密特触发器的输入端，另一端接地，其特征在于，所述上电复位电路还包括：

基准电流源，连接所述电压源；

第一电流镜电路，将所述基准电流源的基准电流成比例关系复制为第一电流；

第二电流镜电路，将所述基准电流源的基准电流成比例关系复制为第二电流；其中，所述第二电流镜电路的输出阻抗与所述电容并联，且与所述第一电流镜电路的输出端串联，使得充电时所述第二电流由所述第一电流中分流出来，流经所述电容的充电电流为第一电流减去第二电流的差值。

2.如权利要求1所述的上电复位电路，其特征在于，还包括第三电流镜电路，其将所述基准电流源的基准电流成比例关系复制为第三电流；所述第三电流镜电路的输出端与所述第二电流镜电路相连，所述第二电流镜电路将所述第三电流成比例关系复制为所述第二电流。

3.如权利要求2所述的上电复位电路，其特征在于，所述基准电流源包括构成一对电流镜结构的第一晶体管和第二晶体管，所述第一晶体管的栅极与其漏极及所述第二晶体管的栅极相连，源极接所述电压源。

4.如权利要求3所述的上电复位电路，其特征在于，所述第一电流镜电路包括所述第一晶体管和第三晶体管，所述第三晶体管的源极接所述电压源，栅极与所述第一晶体管的栅极相连，漏极接所述电容。

5.如权利要求4所述的上电复位电路，其特征在于，所述第三电流镜电路包括所述第一晶体管和第四晶体管，所述第四晶体管的源极接所述电压源，栅极接所述第一晶体管的栅极。

6.如权利要求5所述的上电复位电路，其特征在于，所述第二电流镜电路包括第五晶体管和第六晶体管，所述第五晶体管的漏极接其栅极以及所述第四晶体管的漏极，源极接地；所述第六晶体管的栅极接所述第五晶体管的栅极，漏极接所述第三晶体管的漏极，源极接地。

7.如权利要求6所述的上电复位电路，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管为PMOS晶体管，所述第五晶体管、第六晶体管为NMOS晶体管。