CN101447766B - 消除偏移的单输出运算放大器及其方法 - Google Patents
消除偏移的单输出运算放大器及其方法 Download PDFInfo
- Publication number
- CN101447766B CN101447766B CN2007101932802A CN200710193280A CN101447766B CN 101447766 B CN101447766 B CN 101447766B CN 2007101932802 A CN2007101932802 A CN 2007101932802A CN 200710193280 A CN200710193280 A CN 200710193280A CN 101447766 B CN101447766 B CN 101447766B
- Authority
- CN
- China
- Prior art keywords
- input
- output
- electric current
- operational amplifier
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
一种消除偏移的单输出运算放大器及其方法,所述运算放大器具有消除偏移模式及正常操作模式,所述运算放大器包括输出级、第一转导放大器及第二转导放大器,在消除偏移模式下,将所述第一转导放大器的二输入连接至一参考电压以产生第一电流及第二电流分别连接所述输出级的二输入,所述输出级根据所述第一及第二电流的差值产生第三电流对电容充电,所述第二转导放大器根据所述电容上的跨压产生第三电流及第四电流使所述输出级的两输入上的电流相等,进而消除所述运算放大器偏移。
Description
技术领域
本发明涉及一种无偏移(offset)的单输出运算放大器及其消除偏移方法,尤其涉及一种可以应用在电流调节器的无偏移单输出运算放大器及其消除偏移的方法。
背景技术
随着技术的进步,电子装置越来越精致,些微的误差都可能造成不可预期的影响,因此对于精确度的要求也越来越高。图1是现有的电流调节器10,其中电流源12连接在电压VDD及晶体管18的汲极之间,用以供应参考电流IREF,运算放大器16具有非反相输入、反相输入及输出,晶体管18的汲极连接运算放大器16的非反相输入而其闸极连接运算放大器16的输出,进而形成负反馈(negative feedback)路径,晶体管19的汲极连接运算放大器16的反相输入而其闸极连接运算放大器16的输出,进而形成正反馈(positive feedback)路径,晶体管19镜射通过晶体管18的电流产生电流ILED给发光二极管14,其中,在运算放大器16反相输入上的电压源VO S是代表运算放大器16的偏移。图2显示图1电流调节器10中电流ILED与电压VDD的关系曲线,在运算放大器16没有偏移(offset)的理想状况下,电流ILED与电压VDD之间的关系如曲线22所示,由于发光二极管14上的跨压是定值,因此当电压VDD下降时,晶体管19汲极上的电压随电压VDD下降,但是根据虚接地原理,运算放大器16将使晶体管18及19汲极上的电压一致,进而使电流ILED维持不变,直至电压VDD低于临界值Vth时,运算放大器16无法再使晶体管18及19汲极上电压维持一致,故电流ILED开始下降。然而,运算放大器16可能因组件不匹配而产生偏移,当所述偏移电压VOS为正偏移时,电流ILED 可能产生一电流峰值,如图2的曲线20所示,当所述偏移电压VOS为负偏移时,电流ILED可能在电压VDD低于临界值Vth前提早下降,如图2的曲线24所示。
图3是另一现有的电流调节器30,其包括电流源32连接在电压VDD及电阻REF之间,用以提供参考电流IREF给电阻REF以在节点A上产生电压,运算放大器36的反相输入连接节点A,其非反相输入连接节点B,其输出连接晶体管38的闸极,根据运算放大器的虚接地原理,节点B上的电压将等于节点A上的电压,电阻RSET因应节点B上的电压产生电流ILED经晶体管38给发光二极管34,其中,运算放大器36反相输入上的电压源VOS代表运算放大器36的偏移。图4显示图3电流调节器30中电流ILED与参考电流IREF之间的关系曲线。当运算放大器36无偏移时,电流ILED与参考电流IREF之间的关系曲线为通过原点的直线,如图4的曲线42所示,当运算放大器36具有正偏移时,电流ILED与参考电流IREF之间的关系曲线将向上平移,如图4的曲线40所示,当运算放大器36具有负偏移时,电流ILED与参考电流IREF之间的关系曲线将向下平移,如图4的曲线44所示。
如图2及图4所示,运算放大器16及36的偏移可能使电流调节器10及30所提供的电流ILED出现误差,因此,需要消除运算放大器的偏移以使电流调节器10及30能提供精确的电流。目前已有很多关于消除运算放大器偏移的文献,例如,麦格罗-希尔(McGraw-Hill)国际出版公司在2001出版的「模拟CMOS集成电路设计(Design of Analog CMOS Integrated Circuits)」的第474-476页、美国专利第6,194,962号、美国专利第5,061,900号、美国专利第6,459,335号、美国专利第6,573,783号及美国专利第5,550,512号等。
图5及图6显示一种现有可以消除偏移的运算放大器50,其中,图5显示运算放大器50在正常操作模式时的配置,图6显示运算放大器50在消除偏移模式时的配置。运算放大器50包括转导放大器52及56以及输出级54,开关S 1连接在转导放大器52的输入5202及电 压VCM之间,开关S2连接在转导放大器52的输入5204及电压VCM之间,开关S3连接在运算放大50的输入5002及转导放大器52的输入5202之间,开关S4连接在运算放大器50的输入5004及转导放大器52的输入5204之间,转导放大器52的输出5206及5208分别连接输出级54的输入5402及5404,输出级54的输出5406及5408分别连接运算放大器50的输出5006及5008,开关S 5连接输出级54的输出5406及转导放大器56的输入5602之间,开关S6连接在输出级54的输出5408及转导放大器56的输入5604之间,转导放大器56的输出5606及5608分别连接输出级54的输入5402及5404,电容C 1连接在转导放大器56的输入5602及地端GND之间,电容C2连接在转导放大器56的输入5604及地端GND之间。
图7显示运算放大器50的更详细架构。在消除偏移模式中,如图6及图7所示,开关S 1、S2、S 5及S6打开(turn on)而开关S3及S4关闭(turn off),故转导放大器52的输入5202及5204连接至电压VCM,转导放大器56的输入5602及5604分别连接输出级54的输出5406及5408,转导放大器52包括差动输入对根据输入5202及5204上的电压在输出5206及5208上产生电流I 1及I2,在输出级54中,电流源5410及5412提供相等电流I3及I4至输出级54的输入5402及5404,电流I3及I4被转导放大器52抽取电流I 1及I2后产生电流I5及I6,虽然转导放大器52的输入5202及5204连接至相同的电压VCM,但因为偏移电压VO S的关系,电流I1及I2并不相等,故导致电流I5及I6也不相等,使得输出级54输出5406及5408上的电压不相等,电容C1及C2将储存此时输出级54输出5406及5408上的电压,转导放大器56包括差动输入对根据输出级54输出5406及5408上的电压而从输出级54的输入5402及5404上抽取电流I7及I8,进而使电流I5等于电流I6。接着切换至正常操作模式,开关S3及S4打开而开关S1、S2、S5及S6关闭,如图5所示,此时储存在电容C1及C2上的电压将使转导放大器56产生电流I7及I8以消除偏移电压VOS的影响。然而,运算放大器50为双输出的运算放大器,故不 适用在电流调节器10及30中。
因此,一种应用在电流调节器且能消除偏移的单输出(single ended)运算放大器,仍为人们所期待。
发明内容
本发明的目的之一,在于提出一种消除偏移的单输出运算放大器及其方法。
本发明的目的之一,在于提出一种可以应用在电流调节器的无偏移单输出运算放大器及其消除偏移的方法。
根据本发明,一种消除偏移的单输出运算放大器包括输出级、第一转导放大器、第二转导放大器及电容,所述输出级具有第一输入、第二输入及第一输出,所述第一转导放大器具有第三输入、第四输入、第二输出及第三输出,所述第二输出连接所述第一输入,所述第三输出连接所述第二输入,所述第二转导放大器具有第五输入、第六输入、第四输出及第五输出,所述第四输出连接所述第一输入,所述第五输出连接所述第二输入,所述电容连接在所述第五及第六输入之间。所述运算放大器具有正常操作模式及消除偏移模式,在所述正常操作模式下,所述第三输入及第四输入分别连接所述运算放大的两输入,所述第一输出连接所述运算放大器的输出,在所述消除偏移模式下,所述第三输入及第四输入连接参考电压,所述第一输出连接至所述第五输入。
消除所述运算放大器的方法包括,在所述消除偏移模式下,将所述第一转导放大器的第三及第四输入连接至所述参考电压以在所述转导放大器的第二及第三输出上产生第一电流及第二电流,所述输出级根据所述第一及第二电流的差值以在其输出上产生第三电流对所述电容充电,以及根据所述电容上的跨压,所述第二转导放大器产生第三电流及第四电流使所述输出级的所述第一及第二输入上的电流相等。
一种应用所述运算放大器的电流调节器包括第一晶体管,其闸极连接所述运算放大器的输出,其汲极连接所述运算放大器的非反相输入以形成一负反馈路径;第二晶体管,其闸极连接所述运算放大器的输出,其汲极连接所述运算放大器的反相输入以形成一正反馈路径;电流源提供参考电流给所述第一晶体管;以及延迟电路用以延迟正反馈以避免正反馈快于负反馈,所述第二晶体管镜射通过所述第一晶体管的电流给一负载。
本发明的优点在于能真正应用在电流调节器且消除偏移的单输出运算放大器。
附图说明
图1是现有的电流调节器;
图2显示图1电流调节器10中电流ILED与电压VDD的关系曲线;
图3是另一现有的电流调节器;
图4显示图3电流调节器30中电流ILED与参考电流IREF之间的关系曲线;
图5显示一种现有的可以消除偏移的运算放大器50在正常操作模式时的配置;
图6显示运算放大器50在消除偏移模式时的配置;
图7显示运算放大器50的更详细架构;
图8显示一种单输出运算放大器60在正常操作模式时的配置;
图9显示运算放大器60在消除偏移模式时的配置;
图10显示运算放大器60的更详细架构;
图11显示转导放大器66的另一实施例;
图12显示一电流调节器。
具体实施方式
以下结合实施例及其附图对本发明作更进一步说明。
图8及图9显示一种单输出运算放大器60,其中,图8显示运算放大器60在正常操作模式时的配置,图9显示运算放大器60在消除偏移模式时的配置。运算放大器60包括转导放大器62及66以及输出级64,开关S1连接在转导放大器62的输入6202及电压VCM之间,开关S2连接在转导放大器62的输入6204及电压VCM之间,开关S3连接在转导放大器62的输入6202及运算放大器60的输入6002之间,开关S4连接在转导放大器62的输入6204及运算放大器60的输入6004之间,转导放大器62的输出6206及6208分别连接输出级64的输入6402及6404,开关S5连接在输出级64的输出6406及运算放大器60的输出6006之间,开关S6连接在输出级64的输出6406及转导放大器66的输入6604之间,转导放大器66的输出6606及6608分别连接输出级64的输入6402及6404,电容C1连接在转导放大器66的输入6602及6604之间,电容C2连接在运算放大器60的输出6006及接地端GND之间用以稳定输出电压VOUT。
图10显示运算放大器60的更详细架构。在消除偏移模式中,如图9及图10所示,开关S1、S2及S6打开而开关S3、S4及S5关闭,故转导放大器62的输入6202及6204连接至电压VCM,转导放大器66的输入6604连接输出级64的输出6406,转导放大器62包括由晶体管MN1及MN2以及电流源IS1组成的差动输入对,该差动输入对根据输入6202及6204上的电压在输出6206及6208上产生电流I1及I2,在输出级64中,电流源6408及6410提供相等的电流I3及I4至输出级64的输入6402及6404,如图10所示,电流I3及I4分别被转导放大器62抽取电流I1及I2后产生电流I5及I6,其中电I5流向输出6406,虽然转导放大器62的输入6202及6204连接至相同的电压VCM,但因为偏移电压VOS的关系,因此电流I1及I2并不相等,故电流I5及I6也不相等,输出级64中电流镜6412的参考分支连接输入6404而镜射分支连接输出6406,用以镜射电流I6产生电流I7,电流I5及电流I7之间的差值I10经开关S6对电容C1充电,转导放大器66包括一由晶体管MN7及MN8以及电流源IS2组成的差 动输入对,该差动输入对根据电容C1上的跨压而从输出级64的输入6402及6404上抽取电流I8及I9,进而使输出级64输入6402及6404上的电流相等以消除偏移电压VOS的影响。
接着切换至正常操作模式,开关S1、S2及S6关闭而开关S3、S4及S5打开,如图8所示,故转导放大器62的输入6202及6204分别连接运算放大器60的输入6002及6004,输出级64的输出6406经开关S3连接至运算放大器60的输出6006,而储存在电容C1上的电压将使转导放大器66产生电流I8及I9以消除运算放大器60的偏移电压VOS的影响。如图10所示,由于电容C1连接在转导放大器66的差动输入对之两输入6602及6604之间,因此,即使运算放大器60的输出电压VOUT发生变化时,转导放大器66的两输入6602及6604上的电压也将跟着变化,使两输入6602及6604之间的压差维持一定,故无需在输出电压VOUT发生变化时,便将运算放大器60切换至消除偏移模式以重新进行消除偏移电压VOS的动作,故能延长消除偏移周期的时间。
图11显示转导放大器66的另一实施例,转导放大器66包括由NMOS晶体管MN7及MN8以及电源源IS2组成的第一差动输入对及由PMOS晶体管MP3及MP4以及电流源IS3组成的第二差动输入对,其中晶体管MP3及MN7的闸极连接至转导放大器66的输入6602,晶体管MP4及MN8的闸极连接转导放大器66的输入6604,在此实施例中,当输出电压VOUT大于临界值时,NMOS晶体管MN7及MN8打开而PMOS晶体管MP3及MP4关闭,此时转导放大器66根据电容C1上的电压从输出级64的输入6402及6404中抽取电流I8及I9以消除偏移电压VOS,当输出电压VOUT小于该临界值时,NMOS晶体管MN7及MN8关闭而PMOS晶体管MP3及MP4打开,此时转导放大器66根据电容C1上的电压提供电流I11及I12给输出级64的输入6402及6404,以消除偏移电压VOS。
图12显示一电流调节器70,其包括电流源72提供参考电流IREF给晶体管78,晶体管78的汲极与门极分别连接运算放大器80的非反相输8004及输出8006以形成负反馈路径,晶体管79的汲极经延迟电路74连接运算放大器80的反相输入8002,其闸极连接运算放大器80的输出8006以形成正反馈路径,晶体管79根据通过晶体管78的电流产生电流ILED给发光二极管76,其中运算放大器80可以切换正常操作模式及消除偏移模式,延迟电路74是用以延迟正反馈以避免在轻载时发生正反馈快于负反馈的情况,导致晶体管78及79的汲极上的电压不一致。
电流调节器70中运算放大器80的更详细电路,其包括转导放大器82及86以及输出级84,转导放大器82包括由晶体管MP1及MP2以及IS1组成的差动输入对,转导放大器82的输入8202连接运算放大器80的输入8002,开关S1连接在转导放大器82的输入8202及8204之间,开关S2连接在转导放大器82的输入8204及运算放大器的输入8004之间,转导放大器82的输出8206及8208连接至输出级84的输入8402及8404,输出级84包括电流源8408及8410分别提供相等的电流I3及I4至输出级84的输入8402及8404,电流镜8412具有一参考分支连接输出级84的输入8402以及一镜射分支连接输出级84的输出8406,开关S3连接在输出级84的输出8406及运算放大器80的输出8006之间,开关S4连接在输出级84的输出8406及转导放大器86的输入8604之间,电容C1连接在转导放大器86的输入8602及8604之间,转导放大器86的输出8606及8608分别连接输出级84的输入8402及8404,转导放大器86包括由晶体管MN5及MN6及电流源IS2组成的差动输入对。
在消除偏移模式下,开关S1及S4打开而开关S2及S3关闭,虽然此时转导放大器82的输入8202及8204连接至相同的电压,但是因为运算放大器80具有偏移电压VOS(图中未示)的关系,故转导放大器82输出的电流I1及I2并不相等,输出级84根据电流I1及I2之间的差值产生电流I5经开关S4对电容C1充电,转导放大器84根据电容C1上的电压产生电流I6及I7使输出级84的输入8402及8404上的电流相等,进而消除运算放大器80的偏移电压VOS的影响。
以上实施例仅供说明本发明之用,而非对本发明限制,有关技术领域的技术人员,在不脱离本发明的精神和范围的情况下,还可以作出各种变换或变化。因此,所有等同的技术方案也应该属于本发明的范畴,应由各权利要求限定。
Claims (11)
1.一种消除偏移的单输出运算放大器,具有第一模式和第二模式,包括:
一输出级,具有第一输入、第二输入及第一输出;
一第一转导放大器,具有第三输入、第四输入、第二输出和第三输出,所述第二输出连接所述第一输入,所述第三输出连接所述第二输入;
一第二转导放大器,具有第五输入、第六输入、第四输出和第五输出,所述第四输出连接所述第一输入,所述第五输出连接所述第二输入;以及
一电容,连接在所述第五及第六输入之间;
其中,在第一模式下,所述第三输入和第四输入连接一参考电压,所述第一输出连接至所述第五输入,以消除所述运算放大器的偏移;在第二模式下,所述第三输入和第四输入分别连接所述运算放大器的两输入,所述第一输出连接所述运算放大器的输出。
2.如权利要求1所述的运算放大器,其特征在于,所述输出级包括:
一第一电流源,提供第一电流至所述第一输入;
一第二电流源,提供第二电流至所述第二输入;以及
一电流镜,具有一参考分支及一镜射分支分别连接所述第一输入及第二输入。
3.如权利要求1所述的运算放大器,其特征在于,所述第一转导放大器包括一差动输入对,所述差动输入对根据所述第三输入及第四输入上的电压以在所述第二输出及第三输出上产生一第一电流及一第二电流。
4.如权利要求1所述的运算放大器,其特征在于,所述第二转导放大器包括一差动输入对,所述差动输入对根据所述第五输入及第六输入上的电压以在所述第四输出及第五输出上产生一第一电流及一第二电流。
5.如权利要求1所述的运算放大器,其特征在于,所述第二转导放大器包括:
一第一差动输入对,由第一PMOS晶体管、第二PMO S晶体管及第一电流源组成,所述第一PMOS晶体管的闸极、汲极及源极分别连接所述第五输入、第四输出及第一电流源,所述第二PMOS晶体管的闸极、汲极及源极分别连接所述第六输入、第五输出及第一电流源;以及
一第二差动输入对,由第一NMOS晶体管、第二NMOS晶体管及第二电流源组成,所述第一NMOS晶体管的闸极、汲极及源极分别连接所述第五输入、第四输出及第二电流源,所述第二NMOS晶体管的闸极、汲极及源极分别连接所述第六输入、第五输出及第二电流源。
6.一种消除单输出运算放大器偏移的方法,所述运算放大器包含输出级、第一转导放大器及第二转导放大器,所述方法包括下列步骤:
将所述第一转导放大器的两个输入连接至参考电压以产生第一电流及第二电流分别连接所述输出级的两个输入;
根据所述第一及第二电流的差值,所述输出级产生第三电流对电容充电;以及
根据所述电容上的跨压,所述第二转导放大器产生第三电流及第四电流使所述输出级的两输入上的电流相等。
7.如权利要求6所述的方法,其特征在于,根据所述第一及第二电流的差值,所述输出级产生第三电流对电容充电的步骤包括:
提供相同第五电流及第六电流至所述输出级的两输入;
产生第七电流等于所述第一及第五电流的差;
产生第八电流等于所述第二及第六电流的差;以及
产生所述第三电流等于所述第七电流及第八电流的差值;
8.一种电流调节器,包括:
一单输出运算放大器,具有非反相输入、反相输入及输出;
一第一晶体管,闸极连接所述运算放大器的输出,汲极连接所述运算放大器的非反相输入以形成一负反馈路径;
一第二晶体管,闸极连接所述运算放大器的输出,汲极连接所述运算放大器的反相输入以形成一正反馈路径;
一电流源,提供参考电流给所述第一晶体管;以及
一延迟电路,在所述正反馈路径上用以延迟正反馈以避免正反馈快于负反馈;
其特征在于,所述第二晶体管镜射通过所述第一晶体管的电流给一负载;
所述运算放大器包括:
一输出级,具有第一输入、第二输入及第一输出;
一第一转导放大器,具有第三输入、第四输入、第二输出及第三输出,所述第二输出连接所述第一输入,所述第三输出连接所述第二输入;
一第二转导放大器,具有第五输入、第六输入、第四输出及一第五输出,所述第四输出连接所述第一输入,所述第五输出连接所述第二输入;以及
一电容,连接在所述第五及第六输入之间;
其中,在消除偏移模式时,所述第三输入及第四输入连接参考电压,所述第一输出连接至所述第五输入,在正常操作模式时,所述第三输入及第四输入分别连接所述运算放大器的非反相输入及反相输入,所述第一输出连接所述运算放大器的输出。
9.如权利要求8所述的电流调节器,其特征在于,所述输出级包括:
一第一电流源,提供第一电流至所述第一输入;
一第二电流源,提供第二电流至所述第二输入;以及
一电流镜,具有参考分支及镜射分支分别连接所述第一输入及第二输入。
10.如权利要求8所述的电流调节器,其特征在于,所述第一转导放大器包括差动输入对,所述差动输入对具有所述第三输入、第四输入、第二输出及第三输出。
11.如权利要求8所述的电流调节器,其特征在于,所述第二转导放大器包括差动输入对,所述差动输入对具有所述第五输入、第六输入、第四输出及第五输出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101932802A CN101447766B (zh) | 2007-11-27 | 2007-11-27 | 消除偏移的单输出运算放大器及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101932802A CN101447766B (zh) | 2007-11-27 | 2007-11-27 | 消除偏移的单输出运算放大器及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101447766A CN101447766A (zh) | 2009-06-03 |
CN101447766B true CN101447766B (zh) | 2012-08-01 |
Family
ID=40743216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101932802A Expired - Fee Related CN101447766B (zh) | 2007-11-27 | 2007-11-27 | 消除偏移的单输出运算放大器及其方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101447766B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103401543A (zh) * | 2013-08-02 | 2013-11-20 | 上海集成电路研发中心有限公司 | 上电复位电路 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105897205B (zh) * | 2016-04-06 | 2018-08-07 | 江苏星宇芯联电子科技有限公司 | 一种低通滤波的可变增益仪表放大器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1369963A (zh) * | 2001-02-14 | 2002-09-18 | 矽统科技股份有限公司 | 应用于可变增益放大器的直流偏移消除电路 |
CN1411651A (zh) * | 1999-11-12 | 2003-04-16 | Gct半导体公司 | 单片cmos发送机/接收机及其使用方法 |
CN1684010A (zh) * | 2003-12-08 | 2005-10-19 | Atmel德国有限公司 | 无线电钟表的接收电路及接收电路的操作方法 |
CN1244983C (zh) * | 2003-01-20 | 2006-03-08 | 矽统科技股份有限公司 | 应用于可变增益放大器的直流偏移量消除电路 |
WO2006104481A1 (en) * | 2005-03-29 | 2006-10-05 | Linear Technology Corporation | Offset correction circuit for voltage-controlled current source |
-
2007
- 2007-11-27 CN CN2007101932802A patent/CN101447766B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1411651A (zh) * | 1999-11-12 | 2003-04-16 | Gct半导体公司 | 单片cmos发送机/接收机及其使用方法 |
CN1369963A (zh) * | 2001-02-14 | 2002-09-18 | 矽统科技股份有限公司 | 应用于可变增益放大器的直流偏移消除电路 |
CN1244983C (zh) * | 2003-01-20 | 2006-03-08 | 矽统科技股份有限公司 | 应用于可变增益放大器的直流偏移量消除电路 |
CN1684010A (zh) * | 2003-12-08 | 2005-10-19 | Atmel德国有限公司 | 无线电钟表的接收电路及接收电路的操作方法 |
WO2006104481A1 (en) * | 2005-03-29 | 2006-10-05 | Linear Technology Corporation | Offset correction circuit for voltage-controlled current source |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103401543A (zh) * | 2013-08-02 | 2013-11-20 | 上海集成电路研发中心有限公司 | 上电复位电路 |
Also Published As
Publication number | Publication date |
---|---|
CN101447766A (zh) | 2009-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102707754B (zh) | 低压差线性稳压电路 | |
CN104407662B (zh) | 一种轻载瞬态增强电路及集成该电路的低压差线性稳压器 | |
CN101038497B (zh) | 补偿方法、补偿式调节器和电子电路 | |
CN102289243B (zh) | Cmos带隙基准源 | |
CN102144196B (zh) | 基准电压产生电路 | |
CN101458537B (zh) | 电压调整器电路及电阻偏差补偿方法 | |
CN202421926U (zh) | 恒压电源电路 | |
CN103235624B (zh) | 快速响应的低压差稳压系统和低压差稳压系统的操作方法 | |
US9134740B2 (en) | Low dropout regulator having differential circuit with X-configuration | |
CN104122931B (zh) | 一种具有高电源抑制比特性的低压差线性稳压器 | |
CN102915065A (zh) | 稳压器 | |
EP2778823B1 (en) | Method to limit the inrush current in large output capacitance LDOs | |
US9146570B2 (en) | Load current compesating output buffer feedback, pass, and sense circuits | |
CN110058632A (zh) | 低压差放大器 | |
CN104808729A (zh) | 一种稳压器及稳压的方法 | |
JP2015065801A (ja) | スイッチング電源装置 | |
CN105955387A (zh) | 一种双环保护低压差ldo线性稳压器 | |
CN108508953A (zh) | 新型摆率增强电路、低压差线性稳压器 | |
CN102262414A (zh) | 一种带隙基准源产生电路 | |
CN104950976B (zh) | 一种基于摆率增强的稳压电路 | |
CN105807837A (zh) | 一种用于低压差线性稳压器的抑制过冲电路 | |
CN101447766B (zh) | 消除偏移的单输出运算放大器及其方法 | |
CN110502056A (zh) | 一种阈值电压基准电路 | |
US20190317541A1 (en) | Low power half-vdd generation circuit with high driving capability | |
CN112595886B (zh) | 一种低功耗自适应过零检测电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120801 Termination date: 20141127 |
|
EXPY | Termination of patent right or utility model |