CN103400839A - 高压esd器件版图结构以及包含该版图结构的芯片 - Google Patents

Abstract

本发明提供了一种高压ESD器件版图结构以及包含该版图结构的芯片。该高压ESD器件版图结构包括：半导体衬底，其具有高压阱区；器件栅氧区，其限定该半导体衬底的有源区；漂移区，其形成在该器件有源区的外围；杂质区，其形成在漂移区的下方，但小于有源区宽度；源极，漏极配置在杂质区中；器件栅区，位于有源区的上方；场板区，位于漂移区的上方；其中，器件栅区及有源区宽度伸出杂质区。

Description

高压ESD器件版图结构以及包含该版图结构的芯片

技术领域

本发明涉及版图设计领域，更具体地说，本发明涉及一种高压ESD器件版图结构以及包含该版图结构的芯片。

背景技术

在集成电路设计中，器件的版图结构时常成为决定集成电路性能好坏的关键。布局紧凑、合理的器件版图能够有效的缩小芯片的面积，降低成本，而差的版图则会造成巨大浪费。

MOS管的全称是金属-氧化物-半导体场效应晶体管，它是现代集成电路中的主要器件。在MOS器件版图设计中，需要遵守流片工厂（foundry）提供的设计规则，设计规则是根据工艺产品在正常工作条件下的实际工艺水平和成品率要求，设置的一组同一工艺层及不同工艺层之间几何尺寸的限制。

传统的对称高压ESD（Electro-Static discharge，即静电释放）MOS器件版图设计如图1所示，该MOS器件包括三个电极，分别是栅极(Gate)1、源极(Source)和漏极(Drain)。在该版图结构中，栅极位于源极和漏极之间，栅极下方为有源区或者沟道区2，用于隔开源极和漏极。漏端用高压N型漂移区6作为其漏极扩展端，用于降低电场，同时在漏极扩展端位于场氧下方，用于承受漏极和栅极之间的高电压。所述三个区域都是杂质注入区域，三个区域之间要有一定的间距。

上述版图设计的特征在于沟道区的宽度和漏极区和源极区宽度近似，由于漏极区宽度要伸出沟道区宽度，所以在伸出方向上，漏极扩展区和源极扩展区之间由于要遵守设计规则制作的沟道长度较大，由此设计的器件版图面积较大，进一步造成芯片面积及成本上升。芯片设计的发展要求在不影响芯片性能的前提下尽量缩小芯片面积，显然，上述设计不能满足芯片技术的发展。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种对称高压ESD MOS管版图设计方法及装置，以解决ESD MOS管版图面积较大的问题。相应的，本发明还提供了一种包括所述ESD MOS管的芯片，以解决芯片面积较大的问题。

根据本发明的第一方面，提供了一种高压ESD器件版图结构，其包括：

半导体衬底，其具有高压阱区；

器件栅氧区，其限定该半导体衬底的有源区；

漂移区，其形成在该器件有源区的外围；

杂质区，其形成在漂移区的下方，但小于有源区宽度；

源极区，漏极配置在杂质区中；

器件栅区，位于有源区的上方；

场板区，位于漂移区的上方；

其中，器件栅区及有源区宽度伸出杂质区。

优选地，所述高压ESD器件版图结构还包括器件栅氧区上的栅极区，栅极设置在漏极区和源极区之间，并且源极区和漏极区相对于栅极区对称。

优选地，器件栅氧区下方的栅极有源区伸出漏极区和源极区。

根据本发明的第二方面，提供了一种高压ESD器件制造方法，其包括：

进行阱注入工艺，利用根据权利要求1至3之一所述的高压ESD器件版图结构形成沟道区，并定义器件的有源区，形成MOS的体引出区、源区、漏区、沟道区、漂移区；

接下来进行环绕漏极、源极以及漂移区的杂质注入工艺，然后形成栅介质层，淀积和刻蚀栅材料，形成栅；

对对称高压NMOS进行源极、漏极的N型重搀杂，体区的体引出区进行P型重搀杂；对对称高压PMOS进行源极、漏极的P型重搀杂，体区的体引出区进行N型重搀杂；

完成后续的孔及金属连接工作。

根据本发明的第三方面，提供了一种包括根据本发明的第一方面所述的高压ESD器件版图结构的芯片。

按照本发明所述的版图设计，避免了高压N型漂移区或者高压P型漂移区之间的设计规则限制，其中栅极有源区宽度增加，而栅极有源区长度减小，这种设计方式增加了沟道区的宽长比，降低了导通电阻，电流能力得到了提升，从而优化了ESDMOS管的性能，提高了芯片的集成度。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了根据现有技术的高压ESD器件版图结构。

图2是本发明实施例所提供的一种改进的对称高压ESDNMOS管版图结构的示意图。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

本发明提出了一种改进的对称高压ESD MOS管版图结构设计方法，可以根据设计规则设计出更小尺寸的ESD MOS管，减小了版图面积，降低了工艺生产成本。

具体地说，本发明提供了一种高压ESD MOS器件结构及版图设结构。其中采用条形的版图设计，将栅极有源区伸出漏极和源极以及杂质注入区域，避免了由于N型漂移区或者高压P型漂移区之间的规则限制使器件尺寸做不小的问题。过此结构配置，能够制作出隔离性能好，沟道长度窄，面积小的高压ESD器件，从而提高芯片上半导体器件的集成度。

根据本发明的高压ESD器件版图结构包括：半导体衬底，其具有高压阱区；器件栅氧区，其限定该半导体衬底的有源区；漂移区，其形成在该器件有源区的外围；杂质区，其形成在漂移区的下方，但小于有源区宽度；源极，漏极配置在杂质区中；器件栅区，位于有源区的上方；场板区，位于漂移区的上方；其中，器件栅区及有源区宽度伸出杂质区。

图2是本发明实施例所提供的一种改进的对称高压ESD NMOS管版图结构的示意图。下面通过该示意图来说明改进的ESD MOS器件版图设计。图中所示和描述的本发明的版图结构和实施构成本发明的至少一个实施方式，并不是限制修改的权利要求的精神和范围。

图2中对应的层次如下：1-栅极，2-有源区，3-N+区，4-P阱区域4，5-孔，6-高压N型漂移区（杂质注入区），7-金属。

在版图设计时，定义有源区版形成对称高压器件的体引出区，漏极区，源极区，沟道区和漂移区；体引出区，源极，漏极采用重搀杂形成；环绕有源区的区域为场氧区域；漂移区位于漏极和沟道之间；环绕漏极，源极的部分场氧区域以及漂移区为杂质注入区域；采用N阱的版图以形成对称高压PMOS器件，杂质区域为P型或者采用PW的版图以形成对称高压NMOS器件，杂质区域为N型，其中漏极和源极的设计和常规的MOS相同，不同的是将栅极有源区伸出漏极和源极以及杂质注入区域。通过调整栅极有源区宽度区域，隔开对称的漏极区及源极区，通过栅极有源区长度定义漏极杂质扩展区和源极杂质扩展区的间距。

具体地说，如图2所示，对称ESD MOS晶体管的版图设计方法中，主要有以下几个区域的设计：

1:漏极的设计方法为：通常对称高压半导体器件采用高压或者低压的阱作为漏极区或者源极区。本发明的设计方法中，采用N+区域3和高压N型漂移区6作为漏极区，其中N+是电极引出区3，位于漏极端有源区内，高压N型漂移区6是处在N+区域3的外围的轻搀杂N型杂质区域，处在场氧的下方，用于承担器件的高耐压，作为漏极区的扩展区，其处在场氧的下方并和沟道有源区相切。

2：有源区的设计方法：对称高压半导体器件通常使用场氧区形成漂移区，所以在设计薄氧化层的同时，还要留出生长场氧的区域，在作为漏极的长方形区域中定义出一小长方形区域为漏极有源区，由于源极和漏极具有完全对称的结构，因此可以采用相同的方法定义源极上的有源区区域，漏极和源极有源区之外的区域为场氧区，有源区则为薄氧化层区域。

3：栅极的设计方法：栅极1位于漏极和源极之间，同时覆盖部分场氧和沟道区域，其中有多晶硅覆盖的有源区区域就是沟道区域，沟道区域有源区要伸出漏极和源极区域。

4：最后通过漏极区和源极区的有源区定义N+区，作为器件的源极和漏极引出区，在剩余的P阱区域4内定义一区域为P+引出区作为体区。

本发明的对称高压MOS晶体管的版图设计方法所设计的MOS晶体管具有如下特点：

A:漏极和源极区域呈完全对称的结构，都是有N+有源区和高压N型漂移区组成，高压N型漂移区是环绕N+有源区的N型轻搀杂杂质区域，处在场氧的下方，并和沟道有源区相切。

B:多晶硅设计为条状，覆盖全部沟道以及部分场氧区。

C:多晶硅及其覆盖的沟道有源区宽度要伸出漏极和源极区域。

可利用标准的CMOS工艺制备对称ESD MOS器件，其步骤依次为：

a)采用标准的工艺流程进行阱注入工艺，利用上述N阱的版图形成PMOS器件的沟道区，或者利用P阱的版图形成NMOS的沟道区；采用标准的工艺流程定义器件的有源区，形成MOS的体引出区，源区，漏区，沟道区，漂移区。

b)接下来进行环绕漏极，源极以及漂移区的杂质注入工艺，然后形成栅介质层，淀积和刻蚀栅材料，形成栅。

c)采用标准的源漏注入工艺，如采用P阱工艺，对对称高压NMOS进行源极，漏极重搀杂N+，体区高搀杂定义体引出区P+，如采用N阱工艺，对对称高压PMOS进行源极，漏极重搀杂P+，体区高搀杂定义体引出区N+。

d)采用标准工艺完成后续的孔及金属连接工作。

本发明针对源极和漏极可以进行优化：(1)如采用P阱工艺制作对称高压NMOS ESD器件，可在阱注入工艺之后，有源区之前添加一步工序，即在漏极、源极区域注入同一类型的杂质，该杂质可以和上述的环绕源、漏极以及漂移区的杂质区域重合，以提高器件的性能。如采用N阱工艺制作PMOS ESD器件，则类似P阱工艺。(2)本发明针对栅极可以优化，在栅极有源区上另加一个层次，则可以实现双栅工艺，以满足不同的产品需求。

与现有技术相比，本发明具有以下优点：

首先，本发明提出了一种改进的对称ESD MOS版图设计方法，通过将栅极有源区伸出漏极区和源极区，避免了高压N型漂移区或者高压P型漂移区之间的设计规则限制，缩小了沟道长度的区域，增加了栅极有源区的宽度区域，但是总的器件面积是缩小的，降低了工艺生产成本。

其次，本发明的设计在于栅极有源区宽度增加，而栅极有源区长度减小，这种设计方式增加了沟道区的宽长比，降低了导通电阻，电流能力得到了提升，从而优化了MOS管的性能。

根据本发明的另一优选实施例，本发明还提供了一种包括根据本发明上述实施例所述的高压ESD器件版图结构的芯片。

可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (5)

1.一种高压ESD器件版图结构，其特征在于包括：

半导体衬底，其具有高压阱区；

器件栅氧区，其限定该半导体衬底的有源区；

漂移区，其形成在该器件有源区的外围；

杂质区，其形成在漂移区的下方，但小于有源区宽度；

源极区，漏极配置在杂质区中；

器件栅区，位于有源区的上方；

场板区，位于漂移区的上方；

其中，器件栅区及有源区宽度伸出杂质区。

2.根据权利要求1所述的高压ESD器件版图结构，其特征在于还包括器件栅氧区上的栅极区，栅极设置在漏极区和源极区之间，并且源极区和漏极区相对于栅极区对称。

3.根据权利要求1或2所述的高压ESD器件版图结构，其特征在于，器件栅氧区下方的栅极有源区伸出漏极区和源极区。

4.一种高压ESD器件制造方法，其特征在于包括：

进行阱注入工艺，利用根据权利要求1至3之一所述的高压ESD器件版图结构形成沟道区，并定义器件的有源区，形成MOS的体引出区、源区、漏区、沟道区、漂移区；

接下来进行环绕漏极、源极以及漂移区的杂质注入工艺，然后形成栅介质层，淀积和刻蚀栅材料，形成栅；

对对称高压NMOS进行源极、漏极的N型重搀杂，体区的体引出区进行P型重搀杂；对对称高压PMOS进行源极、漏极的P型重搀杂，体区的体引出区进行N型重搀杂；

完成后续的孔及金属连接工作。

5.一种包括根据权利要求1至3之一所述的高压ESD器件版图结构的芯片。

Images