CN1033907A - 半导体直接键合的工艺方法 - Google Patents
半导体直接键合的工艺方法 Download PDFInfo
- Publication number
- CN1033907A CN1033907A CN 87108314 CN87108314A CN1033907A CN 1033907 A CN1033907 A CN 1033907A CN 87108314 CN87108314 CN 87108314 CN 87108314 A CN87108314 A CN 87108314A CN 1033907 A CN1033907 A CN 1033907A
- Authority
- CN
- China
- Prior art keywords
- silicon
- temperature
- minutes
- treatment
- silicon chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
一种用于直接键合半导体片的工艺方法,采用氧
化、表面处理和热处理的方法实现,其特点是将经过
镜面抛光的硅片氧化后,对绝缘层表面进行表面结合
键增强处理,热处理采用低温处理和高温处理相结合
的方法。本发明具有键合面积大、可靠和工艺方便、
设备简单、成本低廉、易于推广等优点,不仅可以用于
制作SOI材料,而且可用于PN结制造和N/N+、
P/P+结构的外延,可获得厚度均匀,性质与本体硅
相同的单晶硅薄层,用于制作各种性能优异的半导体
器件。
Description
本发明属于半导体直接键合技术。
在绝缘体上形成一薄层硅单晶材料,通常称为SOI(Silicon on Insulator),已成为制造各种高性能的半导体器件和集成电路的良好衬底材料。目前制备SOI的方法很多,在蓝宝石上生长硅薄层(SOS)是目前普遍采用的SOI方法之一,由于硅与蓝宝石热膨胀系数的差异,以及因相互晶格的严重失配而使硅膜的开裂,並在界面出现大量的缺陷,这些问题限制了SOS技术的发展;离子注入隐埋层SOI技术是在单晶硅衬底中注入一层隐埋绝缘层(注入氧、氮或者碳),经过高温长时间退火而形成SOI,由于离子注入机束流的限制,退火温度过高(1200~1400℃)、时间过长(十几小时)导致工艺实现困难,硅膜损伤严重,不易获得高质量大面积的单晶膜;区熔再结晶SOI技术是在绝缘体上淀积一层多晶硅,利用激光或石墨加热能源将多晶硅膜层区熔再结晶形成SOI,此方法设备昂贵工艺复杂,硅膜缺陷密度较高,尤其是它得不到大面积的高质量的单晶膜。在CN86105660A中,介绍了一种利用键合工艺制备半导体器件的方法,此键合工艺中,仅利用化学腐蚀和涂覆一层液状玻璃的方法对半导体表面进行赋能处理。由于在键合界面涂覆了液状玻璃,因而此玻璃的性质将直接影响半导体器件的性能。
本发明的目的是提供一种半导体直接键合的工艺方法,采用这种方法可以方便地获得具有本体硅性能的SOI材料,用于制备各种高性能的半导体器件和集成电路。
为了实现上述目的,本发明将经过镜面抛光好的硅片用热氧化或其它方法形成一定厚度的二氧化硅绝缘层,再将其进行表面处理,然后将需键合的两硅片的表面处理面紧密接触,並且在一定温度下进行热处理,使硅片之间实现直接键合,最后把硅片减薄到所需的厚度。本发明的主要特点是在于二氧化硅表面处理采用表面结合键增强处理、热处理采用低温处理和高温处理相结合;热处理后的硅片减薄采用了电化学减薄。
表面结合键增强处理是采用等离子体对绝缘层表面进行激活,等离子体可采用H2、N2,NH3,H2O或O2等气体(以NH3气为最佳),温度为500℃~1000℃,时间5~60分钟。经过等离子体处理后的硅片分子型表面活性剂中3~10分钟、再冲洗烘干。此时绝缘层表面吸附大量的硅醇基团,将处理好的绝缘层面对面紧密接触,並用夹具夹紧,在200~500℃的温度下烘焙30~60分钟,使接触面上的硅醇基网络发生聚合反应,形成硅氧基网络,从而完成初步键合。除去夹具,将重合片放在1000℃~1200℃高温下恒温30~60分钟,接触面间发生固态扩散,从而消除了键合面的缺陷,增加键合强度。此时半导体片间的键合力可达每平方厘米130公斤以上。为使键合的硅片用于制造各种高性能的半导体器件,需要把硅片的一面减薄为一定的厚度。减薄是将硅片放入腐蚀液(例KOH或EPW)中经过电化学作用获得所需厚度的硅单晶层。
对于形成PN结或N/N+、P/P+结构的直接键合工艺,只要将镜面抛光好的硅片放入H2SO4+H2O2(或沸石HNO3)溶液中处理5~60秒钟,使表面生成自然氧化层,再进行表面结合键增强处理,然后与形成SOI结构的相同方法直接键合。自然氧化层在高温下扩散消失。减薄可用电化学方法也可用机械研磨的方法。
本发明也可用于硅与石英片的直接键合,只要在石英片上淀积一层二氧化硅,则可按照形成SOI结构的方法实现。
本发明与现有技术相比,具有以下优点:
1.可获得厚度均匀、性质相同的单晶硅膜层,且具有与本体硅相同的性质,这是其他SOI技术所不能与之相比的。例如,载流子迁移率,本发明获得硅膜的迁移率与本体硅相同,而离子注入隐埋层获得的硅膜迁移率为本体硅的70%,区熔法仅是本体硅的40%;
2.键合面积大,直径可达75mm或更大。而区熔法仅能获得直径为数毫米的膜,注入法若要获得大面积膜,则需要相当长的时间;
3.键合可靠。由于键合中两绝缘层形成一体,所以在以后的工艺制作中不会发生变化。
4.硅膜上制造器件的性能不受绝缘层材料性质的影响。在SOS方法中,由于蓝宝石材料与硅不匹配,因而使两者界面漏电很大;涂覆法中的液态玻璃性质会影响硅与玻璃界面态变化;
5.通用性强。本发明不仅可以用于制作SOI材料,而且可应用于PN结的制造及N/N+、P/P+的外延。在外延中不受浓度比的限制;
6.工艺方便,设备简单,成本低廉,易于推广。
图1为氧化后的两个半导体片。
图2为表面结合键增强处理后的两个半导体片。
图3为予键合时的半导体片。
图4为键合后的半导体片。
图5为减薄后的半导体片。
本发明可采取以下方案实施:
首先将两片抛光成镜面的硅片进行热氧化,氧化层厚度为4000 左右。如图1所示,P型硅衬底(1)上外延了n型层(2),n型层(2)和硅片(3)分别有氧化层(4)和(5)。接着对具有氧化层的两片硅片进行表面结合键增强处理,采用NH3等离子体在500℃温度下处理10分钟,使绝缘层表面激活,再把硅片浸入分子型活性剂中3分钟,冲洗干净后烘干,此时绝缘层表面分别出现吸附层(6)和(7)。将烘干后的硅片装入石英夹具,使吸附层(6)和(7)紧密接触,并且把夹具夹紧,在250℃温度下烘焙30分钟,使两片硅片形成初步键合的重合片。将重合片从夹具中取出后,在1000℃高温炉中恒温扩散30分钟,实现硅片的牢固键合。由于高温下扩散作用,使吸附层(6)和(7)消失,绝缘层(4)和(5)形成一体(8)。为了使SOI材料用于制造各种半导体器件,采用电化学作用将硅片的一面减薄到所需厚度的硅薄膜,电化学作用采取温度为60℃的KOH溶液,通过控制电化学作用条件,获得所需要的SOI材料。
Claims (9)
1、一种用于直接键合半导体片的工艺方法,采用氧化、表面处理和热处理实现,其特征在于将经过镜面抛光的硅片氧化后进行绝缘层表面的表面结合键增强处理,然后进行热处理,最后把硅片减薄到所需的厚度。
2、根据权利要求1所述的工艺方法,其特征在于表面结合键增强处理采用等离子体对绝缘层表面进行激活,等离子体可采用H2、N2、NH3、H2O或O2;等离子体处理的温度为500℃~1000℃,时间为5~60分钟,然后将硅片浸入分子型表面活性剂中3~10分钟,再冲洗烘干。
3、根据权利要求1或2所述的工艺方法,其特征在于热处理采用低温处理和高温处理相结合;将表面结合键增强处理后硅片面对面地装入夹具中夹紧后,在200~500℃温度下烘焙30~60分钟;把初步键合的硅片去掉夹具,在1000~1200℃高温下恒温30~60分钟,实现扩散键合。
4、根据权利要求1所述的工艺方法,其特征在于硅片减薄采用电化学作用减薄,将硅片放入KOH或EPW腐蚀液中,温度为60℃,通过控制电化学作用条件,得到所需厚度的硅薄层。
5、根据权利要求2所述的工艺方法,其特征在于等离子体处理的最佳条件为采用NH3等离子体,在500℃温度下处理10分钟。
6、根据权利要求3所述的工艺方法,其特征在于热处理的最佳条件为低温处理在250℃温度下30分钟,高温处理在1000℃温度下30分钟。
7、根据权利要求1、2、4、5或6所述的工艺方法,其特征在于两片硅片直接键合成SOI结构时的氧化采用热氧化。
8、根据权利要求1、2、4、5或6所述的工艺方法,其特征在于两片硅片直接键合成PN结或N/N+、P/P+结构时的氧化采用将镜面抛光好的硅片放在H2SO4+H2O2(或沸HNO3)溶液中处理5~60秒钟,使硅片表面生成自然氧化层。
9、根据权利要求1、2、4、5或6所述的工艺方法,其特征在于硅与石英法直接键合时的氧化采用在石英片上淀积一层二氧化硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 87108314 CN1009514B (zh) | 1987-12-29 | 1987-12-29 | 半导体直接键合的工艺方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 87108314 CN1009514B (zh) | 1987-12-29 | 1987-12-29 | 半导体直接键合的工艺方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1033907A true CN1033907A (zh) | 1989-07-12 |
CN1009514B CN1009514B (zh) | 1990-09-05 |
Family
ID=4816479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 87108314 Expired CN1009514B (zh) | 1987-12-29 | 1987-12-29 | 半导体直接键合的工艺方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1009514B (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1305110C (zh) * | 2004-09-10 | 2007-03-14 | 北京工业大学 | 硅片低温直接键合方法 |
CN102446929A (zh) * | 2011-11-30 | 2012-05-09 | 上海华力微电子有限公司 | Soi硅片及其制造方法、浮体效应存储器件 |
CN102963865A (zh) * | 2012-09-15 | 2013-03-13 | 华东光电集成器件研究所 | 一种硅硅键合表面沾污的处理方法 |
CN104143497A (zh) * | 2013-05-08 | 2014-11-12 | 上海华虹宏力半导体制造有限公司 | GaN外延或GaN衬底的制作方法 |
CN104891430A (zh) * | 2015-04-17 | 2015-09-09 | 上海华虹宏力半导体制造有限公司 | 硅片键合方法 |
CN106783645A (zh) * | 2016-11-29 | 2017-05-31 | 东莞市广信知识产权服务有限公司 | 一种金刚石与GaN晶圆片直接键合的方法 |
CN109704600A (zh) * | 2018-11-29 | 2019-05-03 | 西南交通大学 | 一种石英玻璃冷连接方法 |
CN109801897A (zh) * | 2017-11-16 | 2019-05-24 | 长鑫存储技术有限公司 | 芯片堆栈立体封装结构及其制造方法 |
CN113488381A (zh) * | 2021-07-15 | 2021-10-08 | 长春长光圆辰微电子技术有限公司 | 石英与硅的直接键合方法 |
-
1987
- 1987-12-29 CN CN 87108314 patent/CN1009514B/zh not_active Expired
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1305110C (zh) * | 2004-09-10 | 2007-03-14 | 北京工业大学 | 硅片低温直接键合方法 |
CN102446929A (zh) * | 2011-11-30 | 2012-05-09 | 上海华力微电子有限公司 | Soi硅片及其制造方法、浮体效应存储器件 |
CN102963865A (zh) * | 2012-09-15 | 2013-03-13 | 华东光电集成器件研究所 | 一种硅硅键合表面沾污的处理方法 |
CN102963865B (zh) * | 2012-09-15 | 2015-07-29 | 华东光电集成器件研究所 | 一种硅硅键合表面沾污的处理方法 |
CN104143497A (zh) * | 2013-05-08 | 2014-11-12 | 上海华虹宏力半导体制造有限公司 | GaN外延或GaN衬底的制作方法 |
CN104891430A (zh) * | 2015-04-17 | 2015-09-09 | 上海华虹宏力半导体制造有限公司 | 硅片键合方法 |
CN106783645A (zh) * | 2016-11-29 | 2017-05-31 | 东莞市广信知识产权服务有限公司 | 一种金刚石与GaN晶圆片直接键合的方法 |
CN109801897A (zh) * | 2017-11-16 | 2019-05-24 | 长鑫存储技术有限公司 | 芯片堆栈立体封装结构及其制造方法 |
CN109704600A (zh) * | 2018-11-29 | 2019-05-03 | 西南交通大学 | 一种石英玻璃冷连接方法 |
CN113488381A (zh) * | 2021-07-15 | 2021-10-08 | 长春长光圆辰微电子技术有限公司 | 石英与硅的直接键合方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1009514B (zh) | 1990-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4939101A (en) | Method of making direct bonded wafers having a void free interface | |
US4771016A (en) | Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor | |
CN100403543C (zh) | 贴合晶片及贴合晶片的制造方法 | |
CN101207009B (zh) | Soi基板的制造方法 | |
KR100874724B1 (ko) | 접합 웨이퍼의 제조방법 | |
US5314107A (en) | Automated method for joining wafers | |
KR910009132B1 (ko) | 실리콘의 활성영역 형성공정 | |
US7977209B2 (en) | Method for manufacturing SOI substrate | |
KR100279756B1 (ko) | 반도체 물품의 제조방법 | |
CN104701239B (zh) | 半导体衬底的制造方法 | |
CN1291349A (zh) | 单晶膜的晶体离子切割 | |
JPH05251292A (ja) | 半導体装置の製造方法 | |
CN101821846A (zh) | 利用热处理在剥离工艺中再利用半导体晶片 | |
CN101188190B (zh) | Soq基板以及soq基板的制造方法 | |
CN1033907A (zh) | 半导体直接键合的工艺方法 | |
CN114420834A (zh) | 一种基于倾斜键合的薄膜制备方法及其复合薄膜 | |
CN101286443B (zh) | 热分解性氮化硼复合基板的制造方法 | |
CN101286442B (zh) | Soi基板的制造方法 | |
JP4439602B2 (ja) | 半導体装置の製造方法 | |
KR20090042139A (ko) | 반도체 기판의 제조 방법 | |
CN116669523A (zh) | 一种热释电复合薄膜的制备方法 | |
CN101179054B (zh) | Soq基板及其制造方法 | |
KR20080089350A (ko) | Soi 기판의 제조방법 및 soi 기판 | |
JPH11330438A (ja) | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ | |
JPH03181115A (ja) | 半導体基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C13 | Decision | ||
GR02 | Examined patent application | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |