CN103390621A - 存储装置及其制备方法 - Google Patents

存储装置及其制备方法 Download PDF

Info

Publication number
CN103390621A
CN103390621A CN2013101638602A CN201310163860A CN103390621A CN 103390621 A CN103390621 A CN 103390621A CN 2013101638602 A CN2013101638602 A CN 2013101638602A CN 201310163860 A CN201310163860 A CN 201310163860A CN 103390621 A CN103390621 A CN 103390621A
Authority
CN
China
Prior art keywords
trench isolation
layer
isolation
storage device
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101638602A
Other languages
English (en)
Other versions
CN103390621B (zh
Inventor
林瑄智
黄仁瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN103390621A publication Critical patent/CN103390621A/zh
Application granted granted Critical
Publication of CN103390621B publication Critical patent/CN103390621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种存储装置及其制备方法，该存储装置包含一基材、第一和第二沟渠隔离、多个线形隔离、一第一字元线，以及一第二字元线。基材包含一主动区，其中该主动区包含一源极区域和一漏极区域。第一和第二沟渠隔离可相互平行延伸。多个线形隔离可与第一和第二沟渠隔离共同界定主动区。第一字元线可延伸通过主动区，形成于基材内，靠近第一沟渠隔离，并与该第一沟渠隔离界定出一第一区段。第二字元线可延伸通过主动区，形成于基材内，靠近第二沟渠隔离，并与该第二沟渠隔离界定出一第二区段，其中该第一区段和该第二区段的大小相当。

Description

存储装置及其制备方法
技术领域
本发明关于一种存储器装置及其制备方法。
背景技术
动态随机存取存储装置是一种存储器，其通常包含数百万个一般被称为存储单元(memory cell)的相同电路元件。在一种设计中，一对的存储单元包含多个电子装置：两储存电容和两存取晶体管，其中两存取晶体管具有被存储单元共用的单一源极、两栅极、两通道及两漏极。于是，一对的存储单元具有两个可指定位置(addressable locations)，其中各指定位置储存一位元(bit)数据。一个位元可通过晶体管写入一指定位置，并可藉源极电极感测耦接漏极的电容内的电荷来读取出。图1显示此种设计的一典型动态随机存取存储装置1。
如图1所示，动态随机存取存储装置1是形成在一基板11上，其中该基板11具有多个主动区12；该些主动区12用于构成该动态随机存取存储装置1的存储单元。主动区12包括场效晶体管，且其被场隔离(field isolation)所围绕。如图1所示，主动区12具有两个漏极121及一个源极122，其中源极122形成于两个漏极121之间。漏极121电性耦接储存电容。多个条数字线(digitallines)13以平行方式形成，各数字线13电性连接一列(row)主动区12的源极122。再者，多个对的字元线14以垂直数字线13的方式形成。各对的字元线14延伸通过一行(column)的主动区12。各数字线13与在对应主动区12内的存储单元的栅极耦接。
字元线14是在主动区12已形成在基板11上后才制作。以现有的制造技术，不容易将一对的字元线14对准对应行的主动区12。其结果是，各主动区12中位在对应的字元线14外的两区域123的大小会不同，而此会造成形成在同一主动区上的两存储单元会展现不同的性能(performance)。
发明内容
本发明的目的在于提供一种存储装置以及其制备方法，以解决上述问题或其他问题。
根据一实施例，一种存储装置包含一基材、第一和第二沟渠隔离、多个线形隔离、一第一字元线，以及一第二字元线。基材包含一主动区，其中该主动区包含一源极区域和一漏极区域。第一和第二沟渠隔离可相互平行延伸。多个线形隔离可与第一和第二沟渠隔离共同界定主动区。第一字元线可延伸通过主动区，形成于基材内，靠近第一沟渠隔离，并与该第一沟渠隔离界定出一第一区段。第二字元线可延伸通过主动区，形成于基材内，靠近第二沟渠隔离，并与该第二沟渠隔离界定出一第二区段，其中该第一区段和该第二区段的大小相当。
在一些实施例中，第一或第二沟渠隔离的材料与该多个线形隔离的材料不同。
在一些实施例中，第一或第二沟渠隔离的深度与该多个线形隔离的深度不同。
根据一实施例，一种存储装置的制备方法包含形成一第一层于一基材上，其中该基材包含多个线形主动区；形成一第二层于该第一层上；图案化该第二层，以形成多个线条和多个第一间隔，其中该多个线条与该多个线形主动区相交，该多个第一间隔分隔该些线条；沈积第一间隔材料在该图案化的第二层；将填充材料填充于该些第一间隔；移除该第一间隔材料，以形成多个开口；通过该多个开口于该第一层上形成多个第一沟槽；加深该多个第一沟槽至该基材；沈积栅极介电材料至该多个加深的第一沟槽；沈积导电材料至该多个加深的第一沟槽；形成一隔离结构于各该加深的第一沟槽内、在该导电材料上；移除该第二层，以露出该多个隔离结构的顶部；于该多个隔离结构的侧壁上形成一第二间隔材料，并界定出多个第二间隔，其中该多个第二间隔将该多个隔离结构成对地分隔开；通过该多个第二间隔，形成多个第二沟槽；以及以绝缘材料填充该多个第二沟槽。
附图说明
图1显示此种设计的一典型动态随机存取存储装置。
图2例示本发明一实施例的一存储装置。
图3至图20为本发明一实施例的示意图，其用来概要地展示一种存储装置的制备方法的步骤。
其中，附图标记说明如下：
1          动态随机存取存储装置
2          存储装置
11         基板
12         主动区
13         数字线
14         字元线
20         基材
21         主动区
22a、22b   沟渠隔离
23a、23b   字元线
24         线形主动区
25         线形隔离
26         电容
27         数字线
28         导电柱
30         材料层
31         基材
32         材料层
33         材料层
34         材料层
35         材料层
36         材料层
37         材料层
38         光阻层
39         沈积层
40         填充材料
91         沟槽
111        加深沟槽
121        漏极
122        源极
123        区域
131        氧化物层
132        导电材料
133        隔离结构
140        覆层
141        间隔材料
142        间隔
151        开口
161        沟槽
162        侧壁氧化物
171        材料
211        源极区
212        漏极区
241        区段
242        区段
351        开口
361        线条
362        间隔
391        间隔
具体实施方式
图2例示本发明一实施例的一存储装置2。如图2所示，存储装置2可包含多个主动区21、多个沟渠隔离22a和22b，以及多个字元线23a和23b，其中多个沟渠隔离22a和22b界定主动区21，而多个字元线23a和23b延伸通过对应的主动区21。
存储装置2可利用一基材20来形成。基材20可为半导体基材。在一些实施例中，基材20可包含P型半导体基材。基材20可包含P井半导体基材。在一些实施例中，基材20可包含N型半导体基材。在一些实施例中，基材20可包含N井半导体基材。
多个条线形主动区24形成于基材20上。线形主动区24可沿任意方向相互平行来形成，其中该任意方向不以图2所示为限。线形主动区24可用于形成多个存储单元(memory cell)。两相邻的主动区24可为一线形隔离25所分隔。线形主动区24和线形隔离25可利用微影工艺来成形。在一些实施例中，线形隔离25可包含氧化物(oxide)或氮化物(nitride)。
多个沟渠隔离22a和22b可形成于基材20上或基材20内。多个沟渠隔离22a和22b可相互平行延伸，并与线形隔离25一同界定出多个主动区21。在一些实施例中，各主动区24可适合形成两存储单元，并可包含一共用的源极区(source region)211和两个可耦接电容26的漏极区(drain region)212。形成沟渠隔离22a和22b所使用的材料可相同于或不同于形成线形隔离25所使用的材料。在一些实施例中，沟渠隔离22a和22b可包含氧化物或氮化物。在一些实施例中，沟渠隔离22a或22b及线形隔离25是在不同工艺步骤中形成，因此沟渠隔离22a或22b的深度可不同于线形隔离25的深度；惟本发明不以此为限。多个条数字线27可以垂直字元线23a和23b的方式来形成。各数字线27可电性耦接(但不限于耦接)一列(row)的源极区211。数字线27可通过导电柱(electrically conductive plug)28连接对应的源极区211。两字元线23a和23b可形成在基材20内，并于两相邻的沟渠隔离22a和22b之间延伸。各字元线23a或23b延伸通过个别的主动区24，并大体位在对应的漏极区212和对应的源极区211之间。导通字元线23a或23b可让电荷在数字线27和对应电容26之间移动。
值得注意的是，因为从抽象几何的观点，真实世界是无法制作出绝对平行、完美等距、绝对垂直或正好具有一参考物件的一半宽度的物件，故在说明书或申请专利权利要求范围内使用“大体上”、“实质上”、“概略”等类似用语，来修饰该多个形容词或形容词片语。此多个用语应被解释为即使完美的平行、垂直、等距及减半尺寸是终极目标，但它们是难以达成的。
图3至图20为本发明一实施例的示意图，其用来概要地展示一种存储装置的制备方法的步骤。参照图2与图3所示，提供一基材31，其中该基材31具有交互设置的线形主动区24及线形隔离25。接着，多个层依序地形成在基材31上，其中该多个层包含材料层30、材料层32、材料层33、材料层34、材料层35、材料层36及材料层37。之后，光阻层38形成在材料层37上，然后被图案化，使得光阻层38具有如图3所示的由线条和间隔(line and space)所组成的图案。在一些实施例中，由线条和间隔所组成的图案包含多个线条和间隔，其中线条和间隔可具有相同的宽度。然后，进行如干蚀刻等蚀刻工艺，以将由线条和间隔所组成的图案转移至材料层37。在一些实施例中，材料层37包含硅氮氧化物(silicon oxynitride)。
参照图3与图4所示，移除或去除光阻层38。利用材料层37作为遮罩，以蚀刻工艺(例如：干蚀刻工艺)将材料层36图案化，以形成图案化的材料层36，其中图案化的材料层36包含多个线条361及多个间隔362；多个线条361可与线形主动区24交叉，但线条361无需是以斜向方式与主动区24交叉。在一些实施例中，材料层36包含碳。在一些实施例中，材料层36包含碳层，其中碳层包含CxHy。在一些实施例中，材料层36包含含碳材料。在一些实施例中，材料层36可透光。
参照图5所示，沈积层(或间隔材料)39可形成于图案化的材料层36上，其中沈积层39可为氧化物层(oxide layer)。在一些实施例中，沈积层39可利用原子层沈积(atomic layer deposition,ALD)技术来形成。在一些实施例中，沈积层39包含原子层沈积氧化物层(Atomic Layer Deposition oxide layer)。
填充材料40沈积在沈积层39上，填充由沈积层39所界定出的间隔391，并覆盖沈积层39。在一些实施例中，填充材料40可包含非晶态硅(amorphoussilicon)。在一些实施例中，填充材料40是以非晶态硅沈积工艺(amorphoussilicon deposition)，在500摄氏度以下的温度沈积。在另一些实施例中，光阻材料或抗反射镀层材料(anti-reflective coating material)可作为填充材料40，以填充间隔391并覆盖沈积层39。
如图6所示，在以如非晶态硅材料等覆盖沈积层39的实施例中，化学机械研磨(chemical mechanical polishing)工艺或干蚀刻被使用来移除部分的填充材料40，当移除到达沈积层39或略微超过时，便停止移除工艺；而于移除工艺停止后，在材料层36之间隔362之内仍有剩余的填充材料40。
另外，在以如光阻或抗反射镀层等材料覆盖沈积层39的实施例中，则是使用光阻回蚀(etch back)工艺来进行移除。沈积层39可用作挡止层(stop layer)，藉此来决定光阻回蚀工艺于何时停止。
参照图7所示，当沈积层39为氧化物层时，部分的沈积层39可利用稀释氢氟酸工艺(diluted hydrofluoric acid process,DHF process)移除。蚀刻液可为氢氟酸溶液，其中该氢氟酸溶液可为水和氢氟酸以500：1的稀释比例调制而成。其次，参照图7和图8所示，剩余的沈积层39可利用凹槽蚀刻工艺(recess etchprocess)移除，之后接着进行蚀穿工艺(breakthrough etch)，以移除材料层35上暴露的部分，藉此形成具有多个开口351的材料层35。在一些实施例中，材料层35包含氮氧化物(oxynitride)。
在一些实施例中，材料层34可包含碳。在一些实施例中，材料层34包含碳层。在一些实施例中，材料层34包括含碳材料。在一些实施例中，材料层34可透光。
参照图9所示，当材料层34包含碳时，可以蚀刻工艺(例如：干蚀刻工艺)在材料层34上形成多个沟槽91。在一些实施例中，材料层36和材料层34可以相同材料形成，而且在以蚀刻工艺移除材料层36时，多个沟槽91亦同时形成。当多个沟槽91形成后，利用蚀刻工艺移除材料层35，以露出材料层34及在沟槽91内的部分材料层33，如图10所示。在一些实施例中，材料层33包含氮化物。
如图11所示，以材料层34作为遮罩，利用至少一次的凹槽蚀刻工艺蚀穿材料层32和材料层30，并深入基材31内，加深沟槽91，藉此形成加深沟槽111。之后，移除或去除(strip)材料层34，如图12所示。在一些实施例中，材料层32包含多结晶硅(polysilicon)。在一些实施例中，材料层30包含氧化物。
参照图13所示，绝缘材料(或栅极介电材料)设置在加深沟槽111。在本实施例中，利用氧化工艺(例如：原处蒸汽产生(in-situ steam generation,ISSG)工艺)形成氧化物层131，其中该氧化物层131的部分是形成在凹陷存取装置(recessed access device)的栅极结构上。
接着，沈积用于形成字元线(word lines)的导电材料132。之后，进行凹槽蚀刻工艺，以移除导电材料132上位在上面的部分，并留下在沟槽111内导电材料132的其他部分作为字元线。
然后，绝缘材料填充于沟槽91和111内。在一些实施例中，利用氧化物沈积工艺(例如：四乙基正硅酸盐(tetraethylorthosilicate,TEOS)沈积工艺)填充沟槽91和111，而且可选择性地进行退火工艺(annealing process)，以使TEOS氧化物层致密(densify)。接着，移除在材料层33以上的TEOS氧化物层，如此在各沟槽91或111内及在对应导电材料上的隔离结构133因而得以形成。
如图14所示，移除材料层33，以露出隔离结构133的顶部及材料层32。隔离结构133并不等距分开。两宽度不同的间隔(spaces)以交错的方式分开该些隔离结构133。覆层140沈积并填充于隔离结构133之间。接着，覆层140被蚀刻，以形成间隔材料(spacers)141，其中间隔材料141可界定多个间隔142，而该些间隔142将该些隔离结构133的顶部成对地分隔开。在一些实施例中，间隔材料141包含氧化物。在一些实施例中，间隔材料141包含ALD氧化物。在一些实施例中，间隔材料141是以ALD工艺形成。
参照图15所示，移除材料层32露出的部分及位在其下面的材料层30。在一些实施例中，露出的材料层32和位在其下面的材料层30是通过间隔142以蚀刻工艺移除。在一些实施例中，材料层32包含多结晶硅(polysilicon)，而间隔材料141包含氧化物，此时露出的材料层32和位在下面的材料层30可利用选择性的蚀刻工艺移除。在一些实施例中，材料层30包含氧化物。
参照图15与图16所示，在露出的材料层32和位在其下面的材料层30被移除后，形成多个开口151，以露出部分的基材31。然后，通过开口151蚀刻基材31，以形成多个沟槽161。接着，利用ISSG工艺在沟槽161内形成侧壁氧化物(sidewall oxide)162，之后进行旋涂沈积(spin-on deposition)工艺或氮化物填充工艺等隔离填充工艺。
如图17所示，沈积一材料171，以覆盖材料层32，其中材料171可为绝缘材料，其可包含具有氮化物的材料。之后，移除或修整(deglaze)在材料171上方的材料层32，如图18所示。
参照图19和图20所示，移除或修整(deglaze)实质上位在基材31上的材料171。多个沟渠隔离便因应形成。
如图2所示，在一些实施例中，主动区21是以沟渠隔离22a和22b从线形主动区24界定出，而沟渠隔离22a是对应地位在字元线上方。可被准确地形成的间隔材料沈积在沟渠隔离的侧壁上，藉此界定出形成沟渠隔离22a和22b的位置。由于使用可被准确地形成的间隔材料，因此在字元线23b和沟渠隔离22b间的主动区21的区段241在大小上可概略与字元线23a和沟渠隔离22a间的主动区21的区段242相当；或者，字元线23b和沟渠隔离22b间的距离可概略与字元线23a和沟渠隔离22a间的距离相当。再者，沟渠隔离22a和22b和线形隔离25可在不同工艺中形成。因此，沟渠隔离22a和22b和线形隔离25可具有不同的深度，甚至沟渠隔离22a和22b和线形隔离25可以不同材料来形成。

Claims (18)

1.一种存储装置，其特征在于，包含：
一基材，包含一主动区，该主动区包含一源极区域和一漏极区域；
第一和第二沟渠隔离，相互平行延伸；
多个线形隔离，与该第一和第二沟渠隔离共同界定该主动区；
一第一字元线，延伸通过该主动区，形成于该基材内，靠近该第一沟渠隔离，并与该第一沟渠隔离界定出一第一区段；以及
一第二字元线，延伸通过该主动区，形成于该基材内，靠近该第二沟渠隔离，并与该第二沟渠隔离界定出一第二区段，该第一区段和该第二区段的大小相当。
2.根据权利要求1所述的存储装置，其特征在于该第一或第二沟渠隔离的材料与该多个线形隔离的材料不同。
3.根据权利要求1所述的存储装置，其特征在于该第一或第二沟渠隔离的深度与该多个线形隔离的深度不同。
4.根据权利要求1所述的存储装置，其特征在于该第一或第二沟渠隔离包含氮化物。
5.根据权利要求1所述的存储装置，其特征在于该第一或第二沟渠隔离包含氧化物。
6.根据权利要求1所述的存储装置，其特征在于该第一沟渠隔离与该第一字元线间的距离相当于该第二沟渠隔离与该第二字元线间的距离。
7.根据权利要求1所述的存储装置，还包含一沟槽，其特征在于该沟槽收容该第一或第二沟渠隔离及氧化物材料。
8.根据权利要求7所述的存储装置，还包含氮化物材料，其特征在于该氮化物收容于该沟槽，并设置于该氧化物材料上。
9.一种存储装置的制备方法，其特征在于，包含下列步骤：
形成一第一层于一基材上，该基材包含多个线形主动区；
形成一第二层于该第一层上；
图案化该第二层，以形成多个线条和多个第一间隔，该多个线条与该多个线形主动区相交，该多个第一间隔分隔该多个线条；
沈积第一间隔材料在该图案化的第二层；
填充材料填充于该多个第一间隔；
移除该第一间隔材料，以形成多个开口；
通过该多个开口于该第一层上形成多个第一沟槽；
加深该多个第一沟槽至该基材；
沈积栅极介电材料至加深的该多个第一沟槽；
沈积导电材料至加深的该多个第一沟槽；
形成一隔离结构于各加深的该第一沟槽内，在该导电材料上；
移除该第二层，以露出该多个隔离结构的顶部；
于该多个隔离结构的侧壁上形成一第二间隔材料，并界定出多个第二间隔，该多个第二间隔将该多个隔离结构成对地分隔开；
通过该多个第二间隔，形成多个第二沟槽；以及
以绝缘材料填充该多个第二沟槽。
10.根据权利要求9所述的制备方法，其特征在于图案化该第二层的步骤包含利用一图案化材料图案化该第二层的步骤，该图案化材料包含硅氮氧化物。
11.根据权利要求9所述的制备方法，还包含形成一硅氮氧化物层于该第一层和该第二层之间的步骤。
12.根据权利要求11所述的制备方法，还包含使用该图案化的第二层图案化该硅氮氧化物层的步骤。
13.根据权利要求9所述的制备方法，还包含形成一多结晶硅层于该基材和该第一层之间的步骤。
14.根据权利要求13所述的制备方法，还包含通过该多个第二沟槽对该多结晶硅层进行选择性蚀刻的步骤。
15.根据权利要求9所述的制备方法，其特征在于该第一或第二间隔材料包含氧化物。
16.根据权利要求9所述的制备方法，其特征在于该第一或第二层包含碳和CxHy。
17.根据权利要求9所述的制备方法，其特征在于该填充材料包含非晶态硅。
18.根据权利要求9所述的制备方法，其特征在于该绝缘材料包含氮化物。
CN201310163860.2A 2012-05-10 2013-05-07 存储装置的制备方法 Active CN103390621B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/468,797 2012-05-10
US13/468,797 US20130299884A1 (en) 2012-05-10 2012-05-10 Memory device and method for manufacturing memory device

Publications (2)

Publication Number Publication Date
CN103390621A true CN103390621A (zh) 2013-11-13
CN103390621B CN103390621B (zh) 2015-12-02

Family

ID=49534843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310163860.2A Active CN103390621B (zh) 2012-05-10 2013-05-07 存储装置的制备方法

Country Status (3)

Country Link
US (2) US20130299884A1 (zh)
CN (1) CN103390621B (zh)
TW (1) TWI490984B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653754A (zh) * 2015-11-03 2017-05-10 华邦电子股份有限公司 动态随机存取存储器
CN106783743A (zh) * 2015-11-23 2017-05-31 华邦电子股份有限公司 存储器装置及其制造方法
CN108987331A (zh) * 2017-06-03 2018-12-11 联华电子股份有限公司 半导体结构以及其制作方法
CN109427787A (zh) * 2017-08-30 2019-03-05 联华电子股份有限公司 半导体存储装置
WO2019085848A1 (en) * 2017-10-30 2019-05-09 Changxin Memory Technologies, Inc. Dram array, semiconductor layout structure therefor and fabrication method
CN111063617A (zh) * 2018-10-17 2020-04-24 南亚科技股份有限公司 半导体结构及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946050B2 (en) * 2012-10-30 2015-02-03 Globalfoundries Inc. Double trench well formation in SRAM cells
KR102181686B1 (ko) 2014-12-04 2020-11-23 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995437B1 (en) * 2003-03-05 2006-02-07 Advanced Micro Devices, Inc. Semiconductor device with core and periphery regions
US20100102371A1 (en) * 2008-10-27 2010-04-29 Yeom Kye-Hee Semiconductor devices including buried gate electrodes and isolation layers and methods of forming semiconductor devices including buried gate electrodes and isolation layers using self aligned double patterning
US20110057239A1 (en) * 2009-09-07 2011-03-10 Elpida Memory, Inc. Semiconductor device and manufacturing method thereof
CN101996950A (zh) * 2009-08-11 2011-03-30 海力士半导体有限公司 半导体器件及其制造方法
CN102074573A (zh) * 2009-11-12 2011-05-25 三星电子株式会社 具有器件隔离结构的半导体器件
CN102201410A (zh) * 2010-03-26 2011-09-28 尔必达存储器株式会社 半导体器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI319233B (en) * 2005-12-19 2010-01-01 Macronix Int Co Ltd Phase change memory cell and manufacturing method
KR101609252B1 (ko) * 2009-09-24 2016-04-06 삼성전자주식회사 매몰 워드 라인을 구비한 반도체 소자

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995437B1 (en) * 2003-03-05 2006-02-07 Advanced Micro Devices, Inc. Semiconductor device with core and periphery regions
US20100102371A1 (en) * 2008-10-27 2010-04-29 Yeom Kye-Hee Semiconductor devices including buried gate electrodes and isolation layers and methods of forming semiconductor devices including buried gate electrodes and isolation layers using self aligned double patterning
CN101996950A (zh) * 2009-08-11 2011-03-30 海力士半导体有限公司 半导体器件及其制造方法
US20110057239A1 (en) * 2009-09-07 2011-03-10 Elpida Memory, Inc. Semiconductor device and manufacturing method thereof
CN102074573A (zh) * 2009-11-12 2011-05-25 三星电子株式会社 具有器件隔离结构的半导体器件
CN102201410A (zh) * 2010-03-26 2011-09-28 尔必达存储器株式会社 半导体器件

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653754A (zh) * 2015-11-03 2017-05-10 华邦电子股份有限公司 动态随机存取存储器
CN106653754B (zh) * 2015-11-03 2019-09-17 华邦电子股份有限公司 动态随机存取存储器
CN106783743A (zh) * 2015-11-23 2017-05-31 华邦电子股份有限公司 存储器装置及其制造方法
CN106783743B (zh) * 2015-11-23 2019-07-26 华邦电子股份有限公司 存储器装置及其制造方法
CN108987331A (zh) * 2017-06-03 2018-12-11 联华电子股份有限公司 半导体结构以及其制作方法
CN108987331B (zh) * 2017-06-03 2019-07-09 联华电子股份有限公司 半导体结构以及其制作方法
US10490627B2 (en) 2017-06-03 2019-11-26 United Microelectronics Corp. Semiconductor structure and manufacturing method thereof
CN109427787A (zh) * 2017-08-30 2019-03-05 联华电子股份有限公司 半导体存储装置
US10872858B2 (en) 2017-08-30 2020-12-22 United Microelectronics Corp. Semiconductor memory device
WO2019085848A1 (en) * 2017-10-30 2019-05-09 Changxin Memory Technologies, Inc. Dram array, semiconductor layout structure therefor and fabrication method
US11189621B2 (en) 2017-10-30 2021-11-30 Changxin Memory Technologies, Inc. DRAM array, semiconductor layout structure therefor and fabrication method
CN111063617A (zh) * 2018-10-17 2020-04-24 南亚科技股份有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
TW201347098A (zh) 2013-11-16
CN103390621B (zh) 2015-12-02
US20130299884A1 (en) 2013-11-14
US20130302968A1 (en) 2013-11-14
TWI490984B (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
CN103390621B (zh) 存储装置的制备方法
US8999797B2 (en) Semiconductor device with air gaps and method for fabricating the same
US9337203B2 (en) Semiconductor device with line-type air gaps and method for fabricating the same
CN102034759B (zh) 具有掩埋位线的半导体器件及其制造方法
US9202774B2 (en) Semiconductor device with air gap and method for fabricating the same
CN102646638B (zh) 包括电容器和金属接触的半导体装置及其制造方法
CN103903994A (zh) 包括气隙的半导体器件及其制造方法
US6190965B1 (en) Spacer patterned, high dielectric constant capacitor
CN110970436A (zh) 一种半导体结构及其制作方法
KR20130046664A (ko) 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US7470586B2 (en) Memory cell having bar-shaped storage node contact plugs and methods of fabricating same
CN112736036A (zh) 半导体结构及其形成方法
CN102468268B (zh) 存储装置及其制造方法
TWI803017B (zh) 半導體裝置
CN108615732B (zh) 半导体元件及其制作方法
CN109962068A (zh) 存储器单元
CN101064283B (zh) 半导体器件的制造方法
TW201707194A (zh) 三維記憶體
CN101207079A (zh) 集成电路、半导体装置及制备方法
US6551876B2 (en) Processing methods of forming an electrically conductive plug to a node location
CN210837712U (zh) 半导体结构
CN210272360U (zh) 半导体存储器
CN100373623C (zh) 动态随机存取存储单元和其阵列、及该阵列的制造方法
CN112736080A (zh) 半导体存储器及其形成方法
KR100956476B1 (ko) Ｄｒａｍ 소자의 구조 및 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant