CN103378011A - 光电子封装及其制造方法 - Google Patents

光电子封装及其制造方法 Download PDF

Info

Publication number
CN103378011A
CN103378011A CN2013101262295A CN201310126229A CN103378011A CN 103378011 A CN103378011 A CN 103378011A CN 2013101262295 A CN2013101262295 A CN 2013101262295A CN 201310126229 A CN201310126229 A CN 201310126229A CN 103378011 A CN103378011 A CN 103378011A
Authority
CN
China
Prior art keywords
covering members
adhesive
substrate
bond regions
optoelectronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013101262295A
Other languages
English (en)
Inventor
唐德杰
洪伟
林志勋
弗兰西斯·G·甘博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SAE Magnetics HK Ltd
Original Assignee
SAE Magnetics HK Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SAE Magnetics HK Ltd filed Critical SAE Magnetics HK Ltd
Publication of CN103378011A publication Critical patent/CN103378011A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明涉及一种光电子封装，包括基板和粘结在所述基板上的遮盖件。所述遮盖件具有用于容置半导体芯片和光电子元件的空腔。所述遮盖件具有第一粘结区，用于接收第一粘合剂并通过第一粘合剂与基板的预定区域粘结。所述遮盖件和所述基板的接合定义出第二粘结区。所述第二粘结区用于接收第二粘合剂并将第二粘合剂限制在一局部区域内。本发明还涉及一种制造光电子封装的方法。

Description

光电子封装及其制造方法
技术领域
本专利申请涉及半导体芯片封装技术，更具体地说，涉及一种保持高对准精度和高接合强度的光电子封装及其制造方法。
背景技术
使用板上芯片（chip-on-board，COB）工艺封装的半导体电子器件通常采用遮盖件来保护硅片免于受到物理损伤以及颗粒物和湿气的侵蚀。该遮盖件通常是使用粘合剂粘合在电路基板上的。遮盖件的下面形成保护空腔，硅片位于在该保护空腔内。为了确保整个封装的可靠性，要求在产品的使用寿命期内，该遮盖件和基板之间都要有很强的接合力。
如图1所示，当这样的封装技术用于光电子元件时，遮盖件还充当额外的光学功能。例如，可以在该遮盖件上形成透镜结构以实现光学信号耦合。这一附加的光学功能只有在组装过程中以及产品的整个使用寿命期内遮盖件与空腔内的光电子芯片精确对准（偏差<15um）的情况下才能实现。
两种类型的粘合剂常被用于粘结遮盖件和基板，即UV激活的环氧树脂和热激活的环氧树脂。前者提供快速固化时间和最小的固化偏移，而后者提供较强的接合强度但是需要较长的固化时间并会在两个部件之间形成较大的固化后偏移。
发明内容
本专利申请涉及一种光电子封装。一方面，所述光电子封装包括基板和粘结在所述基板上的遮盖件。所述遮盖件定义出用于容置半导体芯片和光电子元件的空腔。所述遮盖件具有第一粘结区，用于接收第一粘合剂并通过第一粘合剂与基板的预定区域粘结。所述遮盖件和所述基板的接合定义出第二粘结区。所述第二粘结区用于接收第二粘合剂并将第二粘合剂限制在一局部区域内。
所述遮盖件可具有分别在其相对两侧形成的两个台阶，定义出两个切口区域，所述两个切口区域和所述基板的接合定义出第二粘结区。
所述遮盖件可具有分别在其相对两侧形成的两个变细的区域，所述两个变细的区域和所述基板的接合定义出第二粘结区。在每个所述变细的区域内可形成有通孔，用于加强对第二粘合剂的限制。
可分别在所述基板的相对两侧形成有两个通槽，所述两个通槽与遮盖件的接合定义出第二粘结区。在每个所述通槽内可形成有额外的台阶，用于增加通槽内基板与第二粘合剂接触的面积。分别在所述遮盖件的相对两侧可形成两个开口，所述两个通槽与所述两个开口的接合定义出第二粘结区。所述两个通槽分别与所述两个开口可对准，形成两个贯通的空腔，用于接收第二粘合剂并在应用第二粘合剂时提供空气逸出的通道。
可分别在所述基板的相对两侧形成两个下切口，所述两个下切口与遮盖件的接合定义出第二粘结区。所述下切口可与所述遮盖件的边缘对准并沿其延伸，形成所述遮盖件下方的空腔，用于接收第二粘合剂以便第二粘合剂从所述空腔延伸到覆盖所述遮盖件的侧面。
可分别在所述遮盖件的相对两侧形成两个切口，分别与所述两个下切口对准，所述两个下切口和所述两个切口的接合定义出第二粘结区。
另一方面，本专利申请提出一种制造光电子封装的方法。所述方法包括：将第一粘合剂应用于遮盖件的第一粘结区；将遮盖件放置于基板上以便遮盖件的第一粘结区与基板的预定区域直接接触；固化第一粘合剂以将遮盖件固定在基板上；将第二粘合剂应用于遮盖件和基板之间定义出的第二粘结区；以及固化第二粘合剂。所述第二粘结区通过遮盖件和基板的接合来定义，用于允许第二粘合剂与遮盖件和基板两者直接接触且被限制在一局部区域内。
所述方法可进一步包括在将第一粘合剂应用于第一粘结区之前，将半导体芯片和光电子元件组装到所述基板上。
所述方法可进一步包括采用精确放置工艺来将遮盖件的功能特征与光电子元件对准。
所述第二粘合剂可通过比第一粘合剂长的固化处理来固化。第一粘合剂可通过紫外线光固化。第二粘合剂可通过热固化处理来固化。
另一方面，本专利申请提出一种光电子封装，包括基板和粘结到基板上的遮盖件。所述遮盖件定义出用于容置半导体芯片和光电子元件的空腔，并具有与所述光电子元件对准的功能特征。所述遮盖件具有第一粘结区，用于接收第一粘合剂并通过第一粘合剂与基板的预定区域粘结。所述遮盖件和所述基板的接合定义出第二粘结区。所述第二粘结区用于接收第二粘合剂并将第二粘合剂限制在一局部区域内。
所述遮盖件可具有分别在其相对两侧形成的两个台阶，定义出两个切口区域，所述两个切口区域和所述基板的接合定义出第二粘结区。
可分别在所述基板的相对两侧形成有两个通槽，所述两个通槽与遮盖件的接合定义出第二粘结区。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1是一种常规的具有精确对准的功能性遮盖件的光电子封装的截面图；
图2是根据本发明一实施例的制造光电子封装的方法的流程图；
图3a是根据本发明一实施例的光电子封装的爆炸图；
图3b是图3a中的光电子封装的底部示意图；
图3c是图3a中的光电子封装的立体图；
图3d是图3a中的光电子封装的截面图；
图4a是根据本发明另一实施例的光电子封装的爆炸图；
图4b是图4a中的光电子封装的立体图；
图4c是图4a中的光电子封装的局部放大图，其中示出了第二粘结区；
图4d是图4a中的光电子封装的截面图；
图5a是根据本发明另一实施例的光电子封装的爆炸图；
图5b是图5a中的光电子封装的遮盖件的底部示意图；
图5c是图5a中的光电子封装的底部的示意图；
图5d是图5a中的光电子封装的截面图；
图6a是根据本发明又一实施例的光电子封装的爆炸图；
图6b是图6a中的光电子封装组装后的立体图；
图6c是图6a中的光电子封装的底部示意图，其中示出了第二粘结区；
图6d是图6a中的光电子封装的截面图；
图7a是根据本发明又一实施例的光电子封装的爆炸图；
图7b是图7a中的光电子封装的截面图；
图8a是根据本发明又一实施例的光电子封装的爆炸图；
图8b是图8a中的光电子封装组装后的立体图；
图8c是图8a中的光电子封装的截面图。
具体实施方式
以下将结合本申请中公开的光电子封装及其制造方法的优选实施例来给予详细说明，在以下描述中还将给出其具体示例。本申请中详细描述了光电子封装及其制造方法的实施例，虽然对于本法领域的普通技术人员来说很明显地是，为了使描述更清楚，某些对于理解该光电子封装及其制造方法并不重要的特征可以不用介绍。
此外，应该理解的是，本申请公开的光电子封装及其制造方法并不受限于以下所描述的具体实施例，本领域的普通技术人员可以对其进行各种替换和修改而不脱离本发明的精神实质和保护范围。例如，在本申请公开的范围内，不同实施例中的组件和/或特征可以彼此结合和/或彼此替代。
图2是根据本发明一实施例的制造光电子封装的方法的流程图。在该方法中，遮盖件附着并粘结到基板上形成一完整的模块。如图2所示，在进行遮盖件粘结步骤之前，首先将半导体芯片和光电子元件组装到基板上。随后，步骤1中，将第一粘合剂应用于遮盖件的第一粘结区上。步骤2中，将遮盖件放置到基板上，遮盖基板上的器件。遮盖件的第一粘结区与基板表面直接接触。本发明采用精确放置工艺来将遮盖件上的功能特征与光电子元件对准。步骤3中，第一粘合剂通过第一固化处理硬化。这样的处理的一个示例是通过紫外线（UV）光固化。这一步骤将遮盖件粘结到基板上，同时固定两个部件的排列以利于后续的处理。步骤4中，将第二粘合剂应用于遮盖件和基板之间定义的第二粘结区上。第二粘结区通过遮盖件上的特定机械特征与基板之间的接合来形成，用于允许第二粘合剂与遮盖件和基板主体两者直接接触同时仍被限制在一局部区域内。步骤5中，采用第二较长的固化处理来固化第二粘合剂。这样的处理的一个示例是热固化。该固化处理提供足够的接合强度以确保两个部件长期粘结在一起并保持对准。
在上述实施例中，提供了一种制造光电子封装的方法。该方法包括将第一粘合剂应用于遮盖件的第一粘结区；将遮盖件放置于基板上以便遮盖件的第一粘结区与基板的预定区域直接接触；固化第一粘合剂以将遮盖件固定在基板上；将第二粘合剂应用于遮盖件和基板之间定义出的第二粘结区；以及固化第二粘合剂。所述第二粘结区通过遮盖件和基板的接合来定义，用于允许第二粘合剂与遮盖件和基板两者直接接触同时被限制在一局部区域内。
图3a是根据本发明一实施例的光电子封装的爆炸图。图3b是图3a中的光电子封装的底部示意图。图3c是图3a中的光电子封装的立体图。图3d是图3a中的光电子封装的截面图。如图3a和图3b所示，该光电子封装包括基板12和粘结在基板12上的遮盖件11。遮盖件11定义出一空腔14，用于容置半导体芯片和光电子元件（图未示）。在遮盖件11的相对两侧分别形成两个台阶13并定义出两个切口区域。遮盖件11具有第一粘合剂应用区15。基板12上没有特别的设计特征。如图3c所示，在将遮盖件11粘结到基板12上之后，将第二粘合剂应用于第二粘结区16，并流入由第二粘结区16所限定的基板区域内。第二粘结区16内的台阶13增加了粘合剂接触区域。固化后的第二粘合剂形成粘结区17，通过高的结合力将遮盖件11和基板12保持在一起，如图3d所示。
上述实施例中，提供给了一种光电子封装。该光电子封装包括：基板12；粘结在基板12上的遮盖件11，遮盖件11具有用于容置半导体芯片和光电子元件的空腔14。遮盖件11具有第一粘结区15，用于接收第一粘合剂并通过第一粘合剂与基板12的预定区域粘结。遮盖件11和基板12的接合定义出第二粘结区16。第二粘结区16用于接收第二粘合剂并将第二粘合剂限制于一局部区域内。在此实施例中，遮盖件11在其相对两侧分别形成有两个台阶13并定义出两个切口区域，两个切口区域与基板12的接合定义出第二粘结区16。
图4a是根据本发明另一实施例的光电子封装的爆炸图。图4b是图4a中的光电子封装的立体图。图4c是图4a中的光电子封装的局部放大图，其中示出了第二粘结区。图4d是图4a中的光电子封装的截面图。参见图4a-4d，在此实施例中，遮盖件21具有和图3a所示的实施例一样的背面设计。基板22没有特别的设计特征。在遮盖件21的顶部相对的两侧形成有两个变细的区域23。在将遮盖件21粘结到基板22上之后，将第二粘合剂应用于区域23并固化形成粘结区25。在每个区域23内设有通槽24，用于更好的限制第二粘合剂。
在上述实施例中，遮盖件21在其相对的两侧具有两个变细的区域23。所述两个变细的区域23与基板22的接合定义出第二粘结区。在每个变细的区域23内形成有通孔24，用于加强对第二粘合剂的限制。
图5a是根据本发明再一实施例的光电子封装的爆炸图。图5b是图5a中的光电子封装的遮盖件的底部示意图。图5c是图5a中的光电子封装的底部的示意图。图5d是图5a中的光电子封装的截面图。参见图5a-5d，区域34是将第一粘合剂应用于遮盖件31上的区域。通槽33形成于基板32上。当遮盖件31与基板32对准并粘结时，通槽33的开口与区域37对准。当第一粘合剂固化后，通过开口35从整个装置的背面应用第二粘合剂。第二粘合剂通过通槽33的开口与区域37接触，形成第二粘结点36。在通槽33内设有一额外的台阶38，用于增加粘合剂接触面积。
上述实施例中，分别在基板32的相对两侧形成两个通槽33。两个通槽33与遮盖件31的接合定义出第二粘结区。在每个通槽33内形成有额外的台阶38，用于增加通槽33内基板与第二粘合剂接触的面积。
图6a是根据本发明又一实施例的光电子封装的爆炸图。图6b是图6a中的光电子封装组装后的立体图。图6c是图6a中的光电子封装的底部示意图，其中示出了第二粘结区。图6d是图6a中的光电子封装的截面图。参见图6a-6d，在遮盖件41和基板42上分别形成有开口43和44。当遮盖件41和基板42对准并通过第一粘合剂粘结时，开口43和44也对准，形成一贯通的空腔47，第二粘合剂应用于该空腔中。当应用第二粘合剂时，贯通的空腔47提供空气逸出的通道。
图7a是根据本发明又一实施例的光电子封装的爆炸图。图7b是图7a中的光电子封装的截面图。参见图7a-7b，在此实施例中，基板52上形成有下切口53。当遮盖件51与基板52对准并通过第一粘合剂粘结到基板52上时，下切口53与遮盖件51的边缘对准并沿其延伸，在遮盖件51下方形成空腔54。第二粘合剂应用于该空腔54内，并延伸到覆盖遮盖件51的侧面。
上述实施例中，分别在基板52的相对两侧形成两个下切口53，下切口53与遮盖件51的接合定义出第二粘结区。下切口53与遮盖件51对准并沿其延伸，在遮盖件下部形成空腔54。空腔54用于接收第二粘合剂，第二粘合剂从空腔54延伸到覆盖遮盖件51的侧面。
图8a是根据本发明又一实施例的光电子封装的爆炸图。图8b是图8a中的光电子封装组装后的立体图。图8c是图8a中的光电子封装的截面图。参见图8a-8c，在此实施例中，在遮盖件56的侧边形成有额外的切口57。通过第一粘合剂粘结后，切口57与下切口53对准。这可以使第二粘合剂具有和遮盖件56的更大的接触面积。
上述实施例中，分别在遮盖件56的相对两侧形成有两个切口57，两个切口57分别与两个下切口53对准。两个下切口53和两个切口57的接合定义出第二粘结区。
另一实施例中，一种光电子封装包括基板和粘结在基板上的遮盖件。所述遮盖件定义出一空腔用于容置半导体芯片和光电子元件，并具有与所述光电子元件对准的功能特征。所述遮盖件具有第一粘结区，用于接收第一粘合剂并通过该第一粘合剂与基板的预定区域粘结。遮盖件与基板的接合定义出第二粘结区。所述第二粘结区用于接收第二粘合剂并将第二粘合剂限制在一局部区域内。
以上实施例所提供的光电子封装实现如下有益效果：整个产品寿命期内遮盖件和基板之间的很好的接合强度，最后固化过程中遮盖件的最小偏移或移动，以及在产品的寿命期内遮盖件的最小偏移或移动。这些有益效果有助于保持整个装置的功能稳定，增加装置的产量，增加封装通过行业内要求的机械可靠性测试的完整性。
以上结合一些实施例对本专利申请给出了介绍和描述，但是需要注意的是，可以对其进行各种其他替换或修改而不脱离本发明的保护范围。
本申请要求申请日为2012年4月12日的美国临时专利申请No.61/623，078的优先权，并将其全文引用于本申请中作为参考。

Claims (20)

1.一种光电子封装，其特征在于，包括：
基板；
粘结在所述基板上的遮盖件，所述遮盖件具有用于容置半导体芯片和光电子元件的空腔，其中：
所述遮盖件具有第一粘结区，用于接收第一粘合剂并通过第一粘合剂与基板的预定区域粘结；
所述遮盖件和所述基板的接合定义出第二粘结区，用于接收第二粘合剂并将第二粘合剂限制在一局部区域内。
2.根据权利要求1所述的光电子封装，其特征在于，所述遮盖件具有分别在其相对两侧形成的两个台阶，定义出两个切口区域，所述两个切口区域和所述基板的接合定义出第二粘结区。
3.根据权利要求1所述的光电子封装，其特征在于，所述遮盖件具有分别在其相对两侧形成的两个变细的区域，所述两个变细的区域和所述基板的接合定义出第二粘结区。
4.根据权利要求3所述的光电子封装，其特征在于，在每个所述变细的区域内形成有通孔，用于加强对第二粘合剂的限制。
5.根据权利要求1所述的光电子封装，其特征在于，分别在所述基板的相对两侧形成有两个通槽，所述两个通槽与遮盖件的接合定义出第二粘结区。
6.根据权利要求5所述的光电子封装，其特征在于，在每个所述通槽内形成有额外的台阶，用于增加通槽内基板与第二粘合剂接触的面积。
7.根据权利要求5所述的光电子封装，其特征在于，分别在所述遮盖件的相对两侧形成两个开口，所述两个通槽与所述两个开口的接合定义出第二粘结区。
8.根据权利要求7所述的光电子封装，其特征在于，所述两个通槽分别与所述两个开口对准，形成两个贯通的空腔，用于接收第二粘合剂并在应用第二粘合剂时提供空气逸出的通道。
9.根据权利要求1所述的光电子封装，其特征在于，分别在所述基板的相对两侧形成两个下切口，所述两个下切口与遮盖件的接合定义出第二粘结区。
10.根据权利要求9所述的光电子封装，其特征在于，所述下切口与所述遮盖件的边缘对准并沿其延伸，形成所述遮盖件下方的空腔，用于接收第二粘合剂以便第二粘合剂从所述空腔延伸到覆盖所述遮盖件的侧面。
11.根据权利要求9所述的光电子封装，其特征在于，分别在所述遮盖件的相对两侧形成两个切口，分别与所述两个下切口对准，所述两个下切口和所述两个切口的接合定义出第二粘结区。
12.一种制造光电子封装的方法，其特征在于，所述方法包括：
将第一粘合剂应用于遮盖件的第一粘结区；
将遮盖件放置于基板上以便遮盖件的第一粘结区与基板的预定区域直接接触；
固化第一粘合剂以将遮盖件固定在基板上；
将第二粘合剂应用于遮盖件和基板之间定义出的第二粘结区；以及
固化第二粘合剂；其中：
所述第二粘结区通过遮盖件和基板的接合来定义，用于允许第二粘合剂与遮盖件和基板两者直接接触且被限制在一局部区域内。
13.根据权利要求12所述的方法，其特征在于，所述方法进一步包括在将第一粘合剂应用于第一粘结区之前，将半导体芯片和光电子元件组装到所述基板上。
14.根据权利要求12所述的方法，其特征在于，所述方法进一步包括采用精确放置工艺来将遮盖件的功能特征与光电子元件对准。
15.根据权利要求12所述的方法，其特征在于，所述第二粘合剂通过比第一粘合剂长的固化处理来固化。
16.根据权利要求15所述的方法，其特征在于，所述第一粘合剂通过紫外线光固化。
17.根据权利要求15所述的方法，其特征在于，所述第二粘合剂通过热固化处理来固化。
18.一种光电子封装，其特征在于，包括：
基板；
粘结到基板上的遮盖件，所述遮盖件具有用于容置半导体芯片和光电子元件的空腔，并具有与所述光电子元件对准的功能特征；其中：
所述遮盖件具有第一粘结区，用于接收第一粘合剂并通过第一粘合剂与基板的预定区域粘结；
所述遮盖件和所述基板的接合定义出第二粘结区，用于接收第二粘合剂并将第二粘合剂限制在一局部区域内。
19.根据权利要求18所述的光电子封装，其特征在于，所述遮盖件具有分别在其相对两侧形成的两个台阶，定义出两个切口区域，所述两个切口区域和所述基板的接合定义出第二粘结区。
20.根据权利要求18所述的光电子封装，其特征在于，分别在所述基板的相对两侧形成有两个通槽，所述两个通槽与遮盖件的接合定义出第二粘结区。
CN2013101262295A 2012-04-12 2013-04-12 光电子封装及其制造方法 Pending CN103378011A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261623078P 2012-04-12 2012-04-12
US61/623,078 2012-04-12
US13/860,531 2013-04-11
US13/860,531 US9142693B2 (en) 2012-04-12 2013-04-11 Optoelectronic package and method for making same

Publications (1)

Publication Number Publication Date
CN103378011A true CN103378011A (zh) 2013-10-30

Family

ID=49324292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013101262295A Pending CN103378011A (zh) 2012-04-12 2013-04-12 光电子封装及其制造方法

Country Status (2)

Country Link
US (2) US9142693B2 (zh)
CN (1) CN103378011A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195751A (zh) * 2016-03-14 2017-09-22 光宝光电(常州)有限公司 发光二极管封装结构
CN113382539A (zh) * 2021-04-30 2021-09-10 林金凤 一种具有粘合剂的光电子元件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11302682B2 (en) * 2019-10-25 2022-04-12 Advanced Semiconductor Engineering, Inc. Optical device package

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61296742A (ja) * 1985-06-26 1986-12-27 Oki Electric Ind Co Ltd 樹脂シ−ルパツケ−ジ
US5939784A (en) * 1997-09-09 1999-08-17 Amkor Technology, Inc. Shielded surface acoustical wave package
JP2001009374A (ja) * 1999-06-30 2001-01-16 Miyota Kk 表面実装型圧電振動子及びその封止方法
US20060017145A1 (en) * 2003-03-04 2006-01-26 Chang-Fu Lin Semiconductor package with heat sink
US20060216856A1 (en) * 2005-03-24 2006-09-28 Memsic, Inc. Wafer-level package for integrated circuits
US20100109152A1 (en) * 2008-10-30 2010-05-06 Nec Electronics Corporation Electronic device and lid
US20100127391A1 (en) * 2008-11-21 2010-05-27 Tsuyoshi Hasegawa Fixture for semiconductor device and assembly of semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630158A (en) * 1983-04-08 1986-12-16 Digital Equipment Corporation Vertically loading head module for magnetic disk drive
TWI273680B (en) * 2003-03-27 2007-02-11 Siliconware Precision Industries Co Ltd Semiconductor package with embedded heat spreader abstract of the disclosure
KR20080088032A (ko) * 2007-03-28 2008-10-02 삼성전자주식회사 표시 장치 및 그 제조 방법
SG149725A1 (en) * 2007-07-24 2009-02-27 Micron Technology Inc Thin semiconductor die packages and associated systems and methods
US7851818B2 (en) * 2008-06-27 2010-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of compact opto-electronic component packages
CN101577301B (zh) * 2008-09-05 2011-12-21 佛山市国星光电股份有限公司 白光led的封装方法及使用该方法制作的led器件
JP5469329B2 (ja) * 2008-11-27 2014-04-16 協立化学産業株式会社 表示モジュール及び表示モジュールの製造方法
KR101766297B1 (ko) * 2011-02-16 2017-08-08 삼성전자 주식회사 발광소자 패키지 및 그 제조방법
US8614421B2 (en) * 2011-03-07 2013-12-24 Teledyne Dalsa Inc. Method and system for assembly of glass substrate-based radiological imaging sensor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61296742A (ja) * 1985-06-26 1986-12-27 Oki Electric Ind Co Ltd 樹脂シ−ルパツケ−ジ
US5939784A (en) * 1997-09-09 1999-08-17 Amkor Technology, Inc. Shielded surface acoustical wave package
JP2001009374A (ja) * 1999-06-30 2001-01-16 Miyota Kk 表面実装型圧電振動子及びその封止方法
US20060017145A1 (en) * 2003-03-04 2006-01-26 Chang-Fu Lin Semiconductor package with heat sink
US20060216856A1 (en) * 2005-03-24 2006-09-28 Memsic, Inc. Wafer-level package for integrated circuits
US20100109152A1 (en) * 2008-10-30 2010-05-06 Nec Electronics Corporation Electronic device and lid
US20100127391A1 (en) * 2008-11-21 2010-05-27 Tsuyoshi Hasegawa Fixture for semiconductor device and assembly of semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195751A (zh) * 2016-03-14 2017-09-22 光宝光电(常州)有限公司 发光二极管封装结构
CN107195751B (zh) * 2016-03-14 2020-01-14 光宝光电(常州)有限公司 发光二极管封装结构
CN110931622A (zh) * 2016-03-14 2020-03-27 光宝光电(常州)有限公司 发光二极管封装结构
CN113382539A (zh) * 2021-04-30 2021-09-10 林金凤 一种具有粘合剂的光电子元件
CN113382539B (zh) * 2021-04-30 2023-10-27 福建联政信息技术有限公司 一种具有粘合剂的光电子元件

Also Published As

Publication number Publication date
US20130270584A1 (en) 2013-10-17
US20150348953A1 (en) 2015-12-03
US9142693B2 (en) 2015-09-22

Similar Documents

Publication Publication Date Title
US10163822B2 (en) Chip-on-substrate packaging on carrier
EP2502066B1 (en) Sensor mounted in flip-chip technology on a substrate and its manufacture
JP3936365B2 (ja) 機能素子実装モジュール及びその製造方法
US20110115036A1 (en) Device packages and methods of fabricating the same
US9087794B2 (en) Manufacturing method of molded package
JP2007157795A (ja) 回路装置および回路装置の製造方法
WO2011057850A3 (de) Mikromechanisches verfahren und entsprechende anordnung zum bonden von halbleitersubstraten sowie entsprechender gebondeter halbleiterchip
WO2007027380A3 (en) Mems package and method of forming the same
CN103378011A (zh) 光电子封装及其制造方法
JP4782522B2 (ja) 光機能素子パッケージ及びその製造方法
CN104966676B (zh) 共晶键合方法
KR20160001169A (ko) 마킹층을 포함하는 반도체 패키지
CN107799476B (zh) 具有挡止件的封装基板及感测器封装结构
US20110089438A1 (en) Opto-electrical assemblies and associated apparatus and methods
JP2005286284A (ja) 機能素子実装モジュール並びに光機能素子実装モジュール及びその製造方法
US11390519B2 (en) Method for manufacturing a MEMS sensor
JP2018136171A (ja) 光学装置及びその製造方法
US8373260B1 (en) Chip package
JP4688443B2 (ja) 半導体装置の製造方法
JP2006332275A (ja) 半導体装置の製造方法及び半導体装置
CN103219296A (zh) 用于半导体封装的多功能膜及其制造方法
KR101708531B1 (ko) 신뢰성있는 웨이퍼레벨 본딩을 위한 캡 웨이퍼 범프 구조물 및 그 제조 방법
KR101699213B1 (ko) 저 프로파일 전자 패키지 및 그 제조 방법
WO2020037719A1 (zh) 倒装式发光二极管封装模块及其制造方法
JP2012079935A (ja) 複合基板の製造方法、及び複合基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131030