CN103376815A - 半导体器件和控制系统 - Google Patents

半导体器件和控制系统 Download PDF

Info

Publication number
CN103376815A
CN103376815A CN2013101367583A CN201310136758A CN103376815A CN 103376815 A CN103376815 A CN 103376815A CN 2013101367583 A CN2013101367583 A CN 2013101367583A CN 201310136758 A CN201310136758 A CN 201310136758A CN 103376815 A CN103376815 A CN 103376815A
Authority
CN
China
Prior art keywords
mentioned
semiconductor devices
current
internal circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101367583A
Other languages
English (en)
Other versions
CN103376815B (zh
Inventor
渡边一希
丹野洋祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN103376815A publication Critical patent/CN103376815A/zh
Application granted granted Critical
Publication of CN103376815B publication Critical patent/CN103376815B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0715—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including means to regulate power transfer to the integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体器件和一种控制系统。为了提高半导体器件的安全性，半导体器件包括：基于从外部供给的电源电压生成内部电源电压的调压器单元；在上述内部电源电压下工作的内部电路；监测向上述内部电路供给的电源电流的电流检测单元；以及用来控制上述内部电路的工作的控制单元，在半导体器件中，在上述电流检测单元检测到上述电源电流超过预定的阈值时，上述控制单元根据限制上述内部电路的工作。

Description

半导体器件和控制系统
（相关申请的交叉引用）
2012年4月20日递交的日本专利申请2012-096466的全部内容在此引作参考。
技术领域
本发明涉及半导体器件和控制系统，尤其涉及有效适用于要求高安全性的半导体器件的技术。
背景技术
在手机、IC卡、汽车和工业机器等的设备中组装有微控制器。微控制器是通过根据存储器中存储的程序执行处理而控制各机器的半导体器件。根据用途微控制器被要求具有安全性。例如，具有信息加密和认证功能的IC卡中组装的微控制器要求具有高的安全性，以防止数据的不正当使用、篡改和发生故障等。例如，在IC卡等上组装的要求高安全性的微控制器（下面，也称为“安全微控制器”）被要求即使受到通过各种各样的技术提取安全信息的攻击也不会发生故障，这对产品而言是至关重要的。作为这样的攻击技术之一，有例如激光攻击。通过激光攻击，安全微控制器等的半导体器件被局部照射激光束，由此导致包含CPU、存储器等的内部电路发生故障。
例如日本特开2009-253297号公报（专利文献1）公开了对抗该激光攻击的方法的相关技术。根据专利文献1中公开的技术，在半导体衬底内部的深处设置由掺杂区（N阱）构成的保护套，以在激光照射时形成电流路径，并通过检测上述电流路径中的电流来检测激光攻击。
此外，例如日本特开2009-38186号公报（专利文献2）公开了用来提高半导体器件的安全性的相关技术。根据专利文献2中公开的技术，使内部电路的工作电源电压与形成内部电路的N阱的电源电压分离，在闩锁时检测电路检测到流入N阱的电流的增加，由此检测闩锁。
发明内容
本申请发明人最新发现了在半导体器件的微制造工艺中因对半导体器件激光照射而发生闩锁的问题。闩锁的发生可能导致IC芯片的内部电路的故障或者IC芯片的破坏。尤其是，安全微控制器要求即使在发生闩锁时也不发生故障。
根据专利文献1的技术，由于激光照射造成的电流增加，异常电流的电流路径被限制。即，由于不通过上述保护套地流动的异常电流不能被检测到，所以不可能应对像闩锁中那样的各种各样的电流路径。而且，在衬底内部设置上述保护套导致衬底电位用的电源电压与电路工作用的电源电压分离，这要求对电源电压的双重的布线，并且芯片面积增大。
专利文献2的技术是用来避免因半导体器件的工艺导致的内部电路的各阱与扩散层之间的电位关系而发生的闩锁的技术，所以很可能不能检测因激光照射等而局部发生的闩锁。为了检测局部发生了的闩锁，可以考虑针对半导体芯片内的各个N阱配置很多检测电路的方法，但是该方法导致芯片面积增大，所以不是合适的方法。
近年来，要求包含安全微控制器在内的半导体器件具有更高的安全性，因此本申请发明人考虑必须有用来提高安全性的技术，以在陷入包括闩锁在内的异常状态时半导体器件不会发生故障。
下面说明用来解决上述问题的手段，但其它的问题和新颖特征可以从本说明书的描述和附图清楚地看出。
本申请中公开的一种代表性实施方式简述如下。
一种半导体器件，包括：基于从外部供给的电源电压生成内部电源电压的调压器单元；在上述内部电源电压下工作的内部电路；监测向上述内部电路供给的电源电流的电流检测单元；以及用来控制上述内部电路的工作的控制单元，在上述半导体器件中，在上述电流检测单元检测到上述电源电流超过预定的阈值时，上述控制单元限制上述内部电路的工作。
由本申请中公开的代表性实施方式得到的效果简述如下。
即，可以提高半导体器件的安全性。
附图说明
图1是例示根据实施方式1的接触用IC卡用的半导体器件的基本构成的框图。
图2是例示组装了半导体器件U1的IC卡U0的结构的说明图。
图3是例示半导体器件U1的详细的内部构成的框图。
图4是例示PMOS晶体管M1和M2的布局配置的说明图。
图5是示出异常电流检测时的半导体器件U1的工作例子的说明图。
图6是例示根据实施方式2的接触用IC卡用的半导体器件的基本构成的框图。
图7是例示半导体器件U2的详细的内部构成的框图。
图8是例示控制电路B13的内部构成的框图。
图9是示出异常电流检测时的控制电路B13的工作例子的说明图。
图10是例示根据实施方式3的接触用IC卡用的半导体器件的基本构成的框图。
图11是例示半导体器件U3的详细的内部构成的框图。
图12是例示控制电路B14的内部构成的框图。
图13是示出异常电流检测时的控制电路B14的工作例子的说明图。
图14是例示半导体器件U4的详细的内部构成的框图。
图15是例示根据实施方式5的接触用IC卡用的半导体器件的基本构成的框图。
图16是例示半导体器件U5的详细的内部构成的框图。
图17是例示流过PMOS晶体管M1的电流IA与电流检测电路B17的电流检测电平ID的关系的说明图。
图18是例示根据实施方式6的接触用IC卡用的半导体器件的基本构成的框图。
图19是例示半导体器件U6的详细的内部构成的框图。
图20是例示组装了具有异常电流检测的功能的半导体器件的控制系统的框图。
（附图标记说明）
U1：半导体器件；B1：调压器电路（REG）；B2：电流检测电路（LUPDET）；B3：控制电路（CNT）；B4：内部电路（IN_CIR）；B5：I/O电路（I/O_CIR）；B6：中央处理单元（CPU）；B7：存储器（MRY）；B8：协处理器（Co-Pro）；B9：模拟电路（ANLG_CIR）；B10：时钟生成单元（CLK_GEN）；B11：重置电路（RST_CIR）；P1：电源端子；P2：接地端子；PIO_0～PIO_n、PIO：信号输入/输出端子；CLK_1：时钟信号；RST_1：重置信号；U0：IC卡；U11：印刷衬底；U12：金属端子；VCC：外部电源电压、电源线；VDD：内部电源电压、内部电源线；VSS：接地电压、接地线；M1、M2：PMOS晶体管；R1、R2：分压电阻；V1：基准电压；S1：检测信号；S2、N1：控制信号；I1：电流源；A2：2值化电路：；IA：M1的漏极电流；IB：M2的漏极电流；IDD：内部电路B4的电源电流；M0：单位MOS晶体管；100：元件形成区域；T1：预定的时间；t1～t5：时刻；U2：半导体器件；B13：控制电路；CLK_2：时钟信号；AND：与电路；INV：变换器；U3：半导体器件；B14：控制电路；RST_2：重置信号；OR：或电路；U4：半导体器件；B15：电流检测电路；A3：比较电路；R3：电阻；U5：半导体器件；B16：寄存器电路；B17：电流检测电路；Ix：可变电流源；S3：控制信号；F1、F2：频率；IA1：频率F1时的PMOS晶体管M1的电流；IA2：频率F2时的PMOS晶体管M1的电流；ID1：频率F1时的电流检测电平；ID2：频率F2时的电流检测电平；U6：半导体器件；B18：控制电路；S4：错误信号；U20：外部控制装置；U30：控制系统；U22：模块板；U21：控制装置；U23、U24：座；U1A、U1B：半导体器件
具体实施方式
1、实施方式的概要
首先，说明在本申请中公开的代表性的实施方式的概要。在代表性的实施方式的概要说明中添加括弧示出的附图标记仅仅是该附图标记指代的构成要素的概念中包含的一个例子。
〔1〕检测内部电路的异常电流并且控制内部电路的工作的半导体器件
根据本申请的代表性的实施方式的半导体器件（U1～U6），包括：基于从外部供给的电源电压（VCC）生成内部电源电压（VDD）的调压器单元（B1）；在上述内部电源电压下工作的内部电路（B4）；监测向上述内部电路供给的电源电流的电流检测单元（B2）；以及用来控制上述内部电路的工作的控制单元（B3）。上述内部电路包含用于执行程序的数据处理单元（B6、B7、B8）。在上述电流检测单元在检测到上述电源电流超过预定的阈值时，输出表示这一情况的检测结果。上述控制单元根据上述检测结果限制上述内部电路的工作。
内部电路中发生异常经常会造成向内部电路供给的电源电流急增。例如，在内部电路内的一些区域发生闩锁会产生非常大的电流流动，导致内部电路的电源电流急增。此外，如果通过为了数据的不正当取得和篡改而进行的FIB（Focused Ion Beam）加工等变更半导体器件内的电路间连接，则会造成短路电流等的流动，从而有可能增加内部电路的电源电流。根据方案1的半导体器件监测向内部电路供给的电源电流，因此可以检测在内部电路中发生闩锁等的异常。而且，由于在检测到上述电源电流超过预定的阈值时限制上述内部电路的工作，所以可以防止内部电路发生故障。
〔2〕检测MOS
在根据方案1的半导体器件中，上述调压器单元包括：向上述内部电路供给上述内部电源电压的第1MOS晶体管（M1）和调整上述第1MOS晶体管的栅极电压以使上述内部电源电压保持恒定的放大器单元（B12）。而且，上述电流检测单元包括：栅极电压与上述第1MOS晶体管的栅极电压相等的第2MOS晶体管（M2）和基于流过上述第2MOS晶体管的电流确定上述电源电流是否超过预定的阈值的确定单元（I1、A2〔R3、A3〕）。
由此，可以容易地检测向内部电路供给的电源电流的变化。尤其是，可以有效地应用于像在接触用IC卡上组装的微控制器那样被供给稳定的外部电源的微控制器的调压器部分。而且，由于在从第1MOS晶体管M1到内部电路的电流路径中不插入检测电路，所以还可以应对电源电压低的应用。
〔3〕内部电路停止：调压器停止
在根据方案1或2的半导体器件（U1、U4、U5）中，上述控制单元通过停止向上述内部电路供给电源，限制上述内部电路的工作。
由此，向内部电路的电流供给停止，所以可以防止内部电路发生故障。而且，由此可以迅速地脱离内部电路中继续流动异常电流的状态，因此，可以防止因异常电流发的热等造成构成内部电路等的电路元件、布线等劣化。
〔4〕内部电路停止：调压器只停止预定的时间：图5
在根据方案3的半导体器件中，上述控制单元通过使上述调压器单元的工作停止预定的时间（T1），停止向上述内部电路供给电源。
由此，即使由于异常电流流动使得停止对内部电路供给电源，在经过了预定的时间之后电源供给再次开始，所以使得电源管理系统设计更容易。
〔5〕根据阈值设定用的寄存器调整电流检测电平
方案1至4中的任一项的半导体器件（U5）还包括：能够被上述数据处理单元存取、且其中设有控制信息的寄存器单元（B16）。在上述半导体器件中，上述确定单元根据上述寄存器单元中设定的上述控制信息变更上述预定的阈值。
由此，可以容易地调整在内部电路中发生的异常电流的检测电平。例如，可以根据内部电路的工作模式动态地调整异常电流的检测电平。
〔6〕根据工作时钟频率调整电流检测电平
在根据方案5的半导体器件中，上述数据处理单元根据上述内部电路的工作时钟频率，变更上述控制信息。
由此，即使消耗电流伴随着内部电路的工作时钟频率的变更而波动，也可以抑制异常电流的检测灵敏度的波动。
〔7〕根据有无协处理器的工作调整电流检测电平
在根据方案5或6的半导体器件中，上述数据处理单元包括：中央处理单元（B6）、存储单元（B7）、和根据来自上述中央处理单元的指令执行信号处理的信号处理单元（B8）。上述中央处理单元根据上述信号处理部有无执行信号处理，变更上述控制信息。
由此，即使消耗电流根据上述信号处理部有无执行信号处理而波动，也可以抑制异常电流的检测灵敏度的波动。
〔8〕内部电路停止：停止供给时钟信号
在根据方案1至7中的任一项的半导体器件（U2）中，上述控制单元通过停止对上述内部电路供给工作时钟信号（CLK_2），限制上述内部电路的工作。
由此，在异常电流流过内部电路时，可以使内部电路转变到停止状态，因此可以容易地防止内部电路发生故障。
〔9〕内部电路停止：重置
在根据方案1至8中的任一项的半导体器件（U3）中，上述控制单元通过重置上述内部电路，限制上述内部电路的工作
由此，在异常电流流过内部电路时，可以使内部电路转变到停止状态，因此可以容易地防止内部电路发生故障。
〔10〕错误的通知
根据方案1至9中的任一项的半导体器件还包括：用来发送和接收信号的通信端子（PIO）。在上述半导体器件中，上述控制单元根据上述检测结果，向上述通信端子输出表示发生异常的错误信号（S4）。
由此，可以向外部通知在内部电路中发生的异常。
〔11〕内部电路停止：停止与外部的通信
在根据方案10的半导体器件（U6）中，上述控制单元通过切断上述内部电路经由上述通信端子进行的通信，限制上述内部电路的工作。
由此，在内部电路处于异常状态时，可以停止在外部装置与内部电路之间进行数据的发送和接收，因此，可以防止在异常状态下的数据的不正当取得和篡改等。
〔12〕检测MOS＜输出级MOS：图4
在根据方案2至11中的任一项的半导体器件中，上述第2MOS晶体管的电流能力比上述第1MOS晶体管的电流能力小。
由此，可以用比流过内部电路的异常电流小的电流监测异常电流的有无。
〔13〕单位MOS晶体管：图4
在根据方案2或12的半导体器件中，上述第1MOS晶体管和上述第2MOS晶体管包含具有预定的栅极长度和栅极宽度的单位MOS晶体管（M0）。而且，构成上述第2MOS晶体管的单位MOS晶体管的个数比构成上述第1MOS晶体管的单位MOS晶体管的个数少。
由此，与形成晶体管的栅极宽度和栅极长度分别地变更的上述第1MOS晶体管和上述第2MOS晶体管时相比，可以减小上述第1MOS晶体管和上述第2MOS晶体管的尺寸比的偏差。由此，可以抑制电流检测精度变差。
〔14〕在同一元件形成区域内形成输出级MOS和检测MOS：图4
在根据方案13的半导体器件中，构成上述第1MOS晶体管的单位MOS晶体管和构成上述第2MOS晶体管的单位MOS晶体管形成在同一元件形成区域（100）内，以使得漏极和源极相对于各个单位MOS晶体管的栅极配置在相同的方向上。
由此，可以进一步减小上述第1MOS晶体管和上述第2MOS晶体管的相对误差，可以进一步抑制电流检测精度变差。
〔15〕检测MOS分散配置：图4
在根据方案14的半导体器件中，构成上述第2MOS晶体管的上述单位MOS晶体管分散地配置在上述元件形成区域内。
由此，与把第2MOS晶体管集中配置在元件形成区域内的一个预定位置时相比，可以减小与上述元件形成区域内的配置相伴的晶体管特性偏差造成的上述第1MOS晶体管和上述第2MOS晶体管的相对误差，进一步抑制电流检测精度变差。
〔16〕电流检测单元：电流比较
在根据方案2至15中的任一项的半导体器件中，上述确定单元包括：与上述第2MOS晶体管的漏极侧连接、生成与上述预定的阈值对应的基准电流的电流源（I1、Ix），和基于上述电流源和上述第2MOS晶体管之间的节点的电压比较流过上述第2MOS晶体管的电流与上述基准电流的大小的比较电路（A2）。在流过上述第2MOS晶体管的电流比上述基准电流大时，上述比较电路输出上述检测结果。
由此，可以用简单的电路构成检测异常电流。
〔17〕电流检测单元：电压比较
在根据方案2至15中的任一项的半导体器件中，上述确定单元包括：把流过上述第2MOS晶体管的电流变换成电压的电阻元件（R3）和对由上述电阻元件变换的电压与和上述预定的阈值对应的基准电压进行比较的比较电路（A3）。在上述变换的电压更大时，上述比较电路输出上述检测结果。
由此，可以更精确地检测异常电流。
〔18〕控制系统：在检测到错误时停止电源供给
根据本申请的代表性的实施方式的控制系统（U30）包括：根据方案10至17中的任一项的半导体器件（U1～U6）、以及控制对上述半导体器件供给电源电压且在与上述半导体器件之间发送和接收信号的控制装置（U21）。在输出上述错误信号时，上述控制装置停止对输出上述错误信号的上述半导体器件供给电源。
由此，在异常电流流过内部电路时，上述控制装置不仅停止对内部电路供给电源，而且停止对整个半导体器件供给电源，因此，可以避免半导体器件中持续流动异常电流的状态，使整个系统转变到更安全的状态。
〔19〕控制系统：在检测到错误时切换到备用的半导体器件
根据方案18的控制系统包括多个上述半导体器件。上述半导体器件包括：作为主终端工作的第1半导体器件（U1A）、和作为副终端工作的一个或多个第2半导体器件（U1B）。在从上述第1半导体器件输出上述错误信号时，上述控制装置把上述第2半导体器件中的1个作为主终端来工作。
由此，在作为主终端的述第1半导体器件陷入异常状态时，可以不停止系统，继续处理。
〔20〕主机装置：半导体器件能装卸
在根据方案18或19的控制系统中，还包括：安装有多个上述半导体器件、且把上述半导体器件电气连接到上述控制装置的座（U23、U24）。上述半导体器件能装卸地与上述座连接。
由此，停止使用一度流动异常电流的半导体器件并替换成其它半导体器件变得容易，从使系统保持在安全状态的观点出发是特别有效的。
2、实施方式的细节
下面对实施方式更详细地描述。
（实施方式1）
图1是例示根据本实施方式的接触用IC卡用的半导体器件的基本构成的框图。图1所示的半导体器件U1是例如安全微控制器。尽管没有限制，半导体器件U1通过使用公知的半导体集成电路制造技术而形成在由例如单结晶硅构成的单个半导体衬底上。半导体器件U1具有检测流入内部电路的异常电流并限制内部电路的工作的功能。
半导体器件U1具有：调压器电路（REG）B1、电流检测电路（LUPDET）B2、控制电路（CNT）B3、内部电路（IN_CIR）B4、I/O电路（I/O_CIR）B5、时钟生成单元（CLK_GEN）B10、和重置电路（RST_CIR）B11。半导体器件U1还具有：被提供电源电压VCC（附图标记VCC不仅表示外部电源电压，还表示与电源端子P1连接的电源线）的电源端子P1、被提供接地电压的接地端子P2、和信号输入/输出端子PIO_0～PIO_n（n是正整数）。而且，信号输入/输出端子PIO_0～PIO_n也可以总称为信号输入/输出端子PIO。
图2中例示出组装了半导体器件U1的IC卡U0的结构。IC卡U0通过树脂模制的印刷电路板U11形成卡的形状，并组装有半导体器件U1。半导体器件U1的的外部接触端子（电源端子P1、接地端子P2和信号输入/输出端子PIO）由在IC卡U0的表面上分离地形成的多个金属端子U12构成。
在图1中，内部电路B4通过从内部电源线VDD（附图标记VDD不仅表示电源线，还表示供给到该电源线的内部电源电压）供电而工作。内部电路B4由中央处理单元（CPU）B6、存储器（MRY）B7、协处理器（Co-Pro）B8和模拟电路（ANLG_CIR）B9构成。中央处理单元B6经由I/O电路B5和信号输入/输出端子PIO与外部装置之间发送和接收信息信号，而且根据来自外部装置的指令执行运算操作。此时，存储器B7用来保存信息数据、发送数据等，协处理器B8用来执行特殊的运算操作。协处理器B8例如是用来执行密码运算操作的专用运算处理电路，根据来自中央处理单元B6的指令执行运算处理。模拟电路B9生成其它电路的工作所需的信号，例如时钟信号。
时钟生成单元B10生成各种时钟信号。例如，生成的时钟信号中的至少1个作为工作时钟信号CLK_1供给内部电路B4。时钟生成单元B10的工作电源电压可以是外部电源电压VCC或内部电源电压VDD。重置电路B11生成向内部电路B4供给的重置信号RST_1。例如，重置电路B11基于通电重置信号和各种重置信号生成重置信号RST_1。重置电路B11在外部电源电压VCC下工作。
图3是例示半导体器件U1的详细的内部构成的框图。为了清楚起见，图3示出半导体器件U1中的调压器电路B1、电流检测电路B2、内部电路B4、控制电路B3、电源端子P1。
在图3中，调压器电路B1通过把从电源端子P1供给电源线VCC的电压控制成预定的电压值，生成内部电源电压。调压器电路B1由例如P沟道型MOS晶体管（以下也简称为PMOS晶体管）M1和电源控制电路B12构成。PMOS晶体管M1连接在电源端子P1和内部电源线VDD之间，在其栅极端子接收通过电压控制电路B12生成的控制信号N1。
电压控制电路B12如下构成。在内部电源线VDD与接地线VSS之间设置分压电阻R1和分压电阻R2。把分压电阻R1和R2之间的连接点处得到的分压电压向运算放大电路A1的非反转输入端子（+）供给。在运算放大电路A1的反转输入端子（-）与接地线VSS之间连接基准电压源V1。电压控制电路B12的工作电源电压是从电源电压端子P1供给的外部电源电压VCC。通过以上的构成，电压控制电路B12生成与在分压电阻R1和R2之间的连接点处得到的分压电压和基准电压源V1的输出电压的差成正比的电压，把该电压作为控制信号N1输出。为了使调压器工作，把PMOS晶体管M1的栅极电压控制成，电阻R1和R2之间的点的分压电压与基准电压V1相等。由此控制流过PMOS晶体管M1的电流，把向内部电源线VDD供给的电压维持在预定的电压值。生成的内部电源电压VDD如上所述是内部电路B4的工作电源电压。
电流检测电路B2监测向内部电路B4供给的电源电流。在检测到超过通常工作时的内部电路B4的消耗电流的异常电流的流动时，电流检测电路B2输出该检测结果。更具体地，电流检测电路B2包含PMOS晶体管M2、电流源I1和二值化电路A2。PMOS晶体管M2在其栅极端子接收从电压控制电路B2输出的控制信号N1，在其源极端子接收电源电压VDD。由此，PMOS晶体管M1和M2的栅极-源极间电压相等，与PMOS晶体管M1的漏极电流IA成正比的漏极电流IB流过PMOS晶体管M2。PMOS晶体管M1和M2的细节后面再描述。
电流源I1生成作为用来确定是否有异常电流流过内部电路B4的基准的基准电流I1（附图标记I1不仅表示电流源，还表示基准电流）。2值化电路A2把比较PMOS晶体管M2的漏极电流IB与基准电流I1的大小的结果2值化，输出检测信号S1。例如，漏极电流IB比基准电流I1大时，2值化电路A2输出高电平（VCC）的信号，漏极电流IB比基准电流I1小时，输出低电平（VSS）的信号。作为用来确定是否为异常电流的阈值的电流检测电平，基于PMOS晶体管M1和M2的元件尺寸比和基准电流I1确定。例如，如果PMOS晶体管M2的尺寸比（W/L）是PMOS晶体管M1的尺寸比的1/N倍，则在PMOS晶体管M1的漏极电流IA为基准电流I1的N倍大时，把检测信号S1的信号电平切换成高电平。即，电流检测电平为“N×I1”。而且，PMOS晶体管M1的漏极电流IA是流过分压电阻R1、R2的电流与内部电路B4的电源电流（电路电流）IDD的和，但是如果与流过分压电阻R1、R2的电流相比内部电路B4的电源电流IDD足够大，则可以视为IA约等于IDD。于是，电压检测电平“N×I1”设定为比通常工作时的内部电路B4的消耗电流大。由此可以确定在来自电流检测电路B2的检测信号S1变成高电平时，比通常工作时的消耗电流大的异常电流流过内部电路B4。
图4以PMOS晶体管M1和M2的尺寸比为19：2为例，例示出PMOS晶体管M1和M2的布局配置。
像图4所示的那样，希望PMOS晶体管M1和M2由具有预定的栅极长度和栅极宽度的单位MOS晶体管M0构成，PMOS晶体管M1和M2的尺寸比通过单位MOS晶体管M0的个数调整。由此，与形成晶体管的栅极宽度和栅极长度分别地变更的PMOS晶体管M1和M2时相比，可以减小MOS晶体管的特性差异，可以减小PMOS晶体管M1和M2的尺寸比的偏差。由此，可以抑制电流检测精度变差。
而且，希望PMOS晶体管M1和M2在同一方向上靠近配置。例如，像图4所示的那样，在同一元件形成区域100内形成PMOS晶体管M1和M2，以使得相对于各个单位MOS晶体管M0的栅极，漏极和源极配置为相同方向。由此，可以进一步减小PMOS晶体管M1和M2的相对误差，可以进一步抑制电流检测精度变差。
而且，在像图4那样构成PMOS晶体管M2的单位MOS晶体管M0的个数大大少于PMOS晶体管M1的单位MOS晶体管M0的个数时，希望把PMOS晶体管M2的单位MOS晶体管M0分散地配置在形成PMOS晶体管M1的晶体管区域内。通过这样地配置，与把PMOS晶体管M2集中地配置在元件形成区域100内的一个位置时相比，可以抑制元件的相对误差，进一步抑制电流检测精度变差。
通过以上的电流检测电路B2的构成，可以容易地检测向内部电路B4供给的电源电流的变化。尤其是，该构成有效地适用于像在接触用IC卡上组装的微控制器那样被供给稳定的外部电源的微控制器的调压器部分。而且，根据电流检测电路B2，从PMOS晶体管M1到内部电路B4的电流路径中不插入检测电路，还可以应对电源电压低的应用。
控制电路B3是用来控制内部电路B4的工作的功能单元。控制电路B3在外部电源电压VCC下工作。更具体地，控制电路B3根据从电流检测单元B2输出的检测信号S1控制调压器电路B1，由此控制内部电路B4的工作。例如，如果检测信号S1是低电平，则控制电路B3使控制信号S2为低电平，由此把调压器电路B1控制到用来向内部电路B4供给内部电源VDD的使能（enable）状态。另一方面，如果检测信号S1是高电平（异常电流流过内部电路B4时），则控制电路B3使控制信号S2为高电平，由此把调压器电路B1控制为用来停止向内部电路B4供给内部电源VDD的失效（disable）状态。调压器电路B1向失效状态的转变，例如通过根据控制信号S2停止运算放大电路A1的工作，并使控制信号N1变成VCC电平以使PMOS晶体管M1截止来实现。
内部电源线VDD具有稳定化电容和寄生电容（未图示），即使在像上述那样调压器电路B1转变到失效状态之后也从上述稳定化电容和寄生电容向内部电路B4供给电流。因此，在电源线VDD与接地线VSS之间设置N型MOS晶体管（以下也简称为NMOS晶体管）M3。控制信号S2变成高电平时，NMOS晶体管M3接通，由此使上述稳定化电容和寄生电容放电。由此可以更快地停止向内部电路B4供给电流。在通过例如使稳定化电容等放电的分压电阻R1和R2的电阻值比较低而使内部电源线VDD的放电时间短的情况下，也可以不设置NMOS晶体管M3。
而且，在来自电流检测单元B2的检测信号S1变成高电平之后，控制电路B3仅在预定的时间T1内把控制信号S2维持为高电平。预定的时间T1只要是使内部电源线VDD放电的足够的时间就可以。预定的时间T1通过例如在控制电路B3中设置的定时电路进行计时。上述定时电路可以是利用CR时间常数的延迟电路或使用了计数器的电路。
图5以在检测到异常电流时使调压器电路B1暂时停止，在经过了预定的时间T1之后使调压器电路B1自动地再起动为例，示出异常电流检测时的半导体器件U1的工作例子。
像图5所示的那样，如果在时刻t1异常电流流过PMOS晶体管M1，则电流检测电路B2检测到它，控制信号S1变成高电平（“1”）。由此，控制电路B3把控制信号S2变成高电平（“1”）。通过该控制信号S2使调压器电路B1停止（disable），MOS晶体管M3接通，从而内部电源电压VDD放电，变成0V。然后，在经过了预定的时间T1之后的时刻t2，控制电路B3使控制信号S2返回低电平（“0”），调压器电路B1再次成为使能状态。由此，生成内部电源电压VDD，再次开始向内部电路B4供给电源。通过以上控制，可以把异常电流流过PMOS晶体管M1的时间抑制为从电流检测电路B2检测到异常电流到内部电源线VDD放电的极短时间。由此，可以防止因异常电流发生的热等造成构成内部电路B4等的电路元件、布线等劣化。而且，虽然对内部电路的电源供给因异常电流流动而停止，但经过预定的时间T1后再次开始电源供给，所以电源管理系统的设计更容易。
因此，根据实施方式1的半导体器件，可以检测到在内部电路中发生了异常。例如，可以检测到内部电路中的闩锁而发生异常电流的流动、为了不正当取得和篡改数据通过FIB加工等变更半导体器件内的电路间的连接造成的短路电流的流动等的异常状态。而且，由于在检测到异常电流时内部电路的工作被限制，所以可以防止内部电路发生故障。而且，通过使电流检测电路B2如上述那样具有简单的电路构成，可以抑制追加异常电流检测功能造成的电路尺寸增大。
（实施方式2）
图6是例示根据实施方式2的、接触用IC卡用的半导体器件的基本构成的框图。图6所示的半导体器件U2在内部电路B4中检测到异常电流时停止向内部电路B4供给工作时钟信号CLK_2。在图6中，与根据实施方式1的半导体器件U1相同的构成要素用相同的附图标记表示，其详细说明省略。
图7是例示半导体器件U2的详细的内部构成的框图。为了清楚起见，图7示出半导体器件U2中的调压器电路B1、电流检测电路B2、内部电路B4、控制电路B13和电源端子P1。图7所示的控制电路B13在电流检测电路B2检测到异常电流时，停止向内部电路B4供给工作时钟信号CLK_2。控制电路B13的工作电源电压可以是外部电源电压VCC或内部电源电压VDD。
图8是例示控制电路B13的内部构成的框图。像图8所示的那样，控制电路B13由例如与电路AND和变换器电路INV构成。向与电路AND的一个输入端子供给从时钟生成单元B10输出的时钟信号CLK_1，经由变换器电路INV向与电路AND的另一个输入端子输入检测信号S1。与电路AND的输出信号作为工作时钟信号CLK_2向内部电路B4供给。
图9示出异常电流检测时的控制电路B13的工作例子。像图9所示的那样，如果在时刻t3异常电流流过PMOS晶体管M1，则电流检测电路B2检测到它，控制信号S1变成高电平。由此，控制电路B13把工作时钟信号CLK_2变成低电平。这样，如果控制信号S1为低电平（“0”），则将工作时钟信号CLK_2向内部电路B4供给，如果控制信号S1为高电平（“1”），则把工作时钟信号CLK_2固定在低电平。
因此，根据实施方式2的半导体器件，异常电流流过内部电路时，可以停止工作时钟信号，使内部电路转变到停止状态，因此可以容易地防止内部电路发生故障。
（实施方式3）
图10是例示根据实施方式3的、接触用IC卡用的半导体器件的基本构成的框图。图10所示的半导体器件U3在内部电路B4中检测到异常电流时重置内部电路B4。在图10中，与半导体器件U1和U2相同的构成要素用相同的附图标记表示，其详细说明省略。
图11是例示半导体器件U3的详细的内部构成的框图。为了清楚起见，图11示出半导体器件U3中的调压器电路B1、电流检测电路B2、内部电路B4、控制电路B14和电源端子P1。图11所示的控制电路B14在电流检测电路B2检测到异常电流时，重置内部电路B4。控制电路B14的工作电源电压可以是外部电源电压VCC或内部电源电压VDD。
图12示出控制电路B14的内部构成的一例。像图12所示的那样，控制电路B14由例如或电路OR构成。向或电路OR的一个输入端子供给从重置电路B11输出的重置信号RST_1，向另一个输入端子输入检测信号S1。将或电路OR的输出信号作为重置信号RST_2向内部电路B4供给。
图13示出异常电流检测时的控制电路B14的工作例子。像图13所示的那样，如果在检测信号S1为低电平的状态下删除重置信号RST_1，则在时刻t4重置信号RST_2变成低电平，内部电路B4的重置状态被删除，从而内部电路B4开始工作。然后，如果在时刻t5异常电流流过PMOS晶体管M1，则电流检测电路B2检测到它，控制信号S1变成高电平。由此，控制电路B14把重置信号RST_2变成高电平。这样，如果控制信号S1为高电平“1”，则重置信号RST_2可以固定在高电平，导致内部电路B4转变到重置状态。
因此，根据实施方式3的半导体器件，在异常电流流过内部电路时，可以使内部电路转变到重置状态，因此可以容易地防止内部电路发生故障。
（实施方式4）
图14是例示根据实施方式4的半导体器件的详细的内部构成的框图。图14所示的半导体器件U4取代根据实施方式1的半导体器件U1的电流检测电路B2而具有电流检测电路B15。其它的电路构成与半导体器件U1相同，对相同的构成要素赋予相同的附图标记，其详细说明省略。
像图14所示的那样，电流检测电路B15包含PMOS晶体管M2、电阻R3和比较电路A3。PMOS晶体管M2与电压检测电路B2中相同，像图4那样构成。
电阻R3设置在PMOS晶体管M2的漏极端子与接地端子VSS之间，把PMOS晶体管M2的漏极电流IB变换成电压“R3×IB”。比较电路A3比较通过电阻R3变换的检测电压“R3×IB”和用来确定是否有异常电流流过内部电路B4的基准电压V2，把比较结果作为检测信号S1输出。例如，检测电压“R3×IB”比基准电流V2大时，比较电路A3输出高电平（VCC）的信号，检测电压“R3×IB”比基准电压V2小时，输出低电平（VSS）的信号。
作为用来确定是否有异常电流流过的阈值的电流检测电平，基于PMOS晶体管M1和M2的元件尺寸比、基准电压V2和电阻R3确定。例如，如果PMOS晶体管M2的尺寸比（W/L）是PMOS晶体管M1的尺寸比的1/N倍，则在PMOS晶体管M1的漏极电流IA为检测电流V2/R3的N倍大时，把检测信号S1的信号电平切换成高电平。即，电流检测电平为“N×V2/R3”。电压检测电平“N×V2/R3”设定为比通常工作时的内部电路B4的消耗电流大。由此可以判断在来自电流检测电路B15的检测信号S1变成高电平时，比通常工作时的消耗电流大的异常电流流过内部电路B4。
因此，根据实施方式4的半导体器件，与实施方式1同样地，可以检测在内部电路B4中发生了闩锁等的异常，防止内部电路发生故障。而且，通过用电阻R3和比较电路A3构成电流检测电路B15，可以提高异常电流的检测精度。
（实施方式5）
图15是例示根据实施方式5的、接触用IC卡用的半导体器件的基本构成的框图。图15所示的半导体器件U5，除了根据实施方式1的半导体器件U1的功能以外，还具有切换电流检测电路的电流检测电平的功能。更具体地，半导体器件U5进一步具有寄存器电路B16。在图15中，对与半导体器件U1相同的构成要素赋予相同的附图标记，其详细说明省略。
图16是例示半导体器件U5的详细的内部构成的框图。为了清楚起见，图16示出半导体器件U5中的调压器电路B1、电流检测电路B17、内部电路B4、寄存器电路B16、控制电路B3和电源端子P1。
寄存器电路B16具有保存用来确定电流检测电平的信息的存储区域，可以被中央处理单元B6存取。将寄存器电路B16中设定的值作为控制信号S3输出。用来确定电流检测电平的信息是例如示出与内部电路B4的工作模式相应的消耗电流的值。根据内部电路B4的工作模式的切换通过中央处理单元B6更新寄存器电路B16中设定的值，细节后面再描述。
电流检测电路B17取代电流检测电路B2的电流源I2而具有可变电流源Ix。根据从寄存器电路B16输出的控制信号S3控制可变电流源Ix的基准电流值Ix。即，通过控制信号S3控制电流检测电路B2的电流检测电平。
图17是例示流过PMOS晶体管M1的电流IA与电流检测电路B17的电流检测电平ID的关系的说明图。在图17中，横轴表示内部电路B4的工作时钟频率，纵轴表示内部电路B4的消耗电流。
内部电路B4的消耗电流与内部电路B4的工作时钟频率成正比。因此，像图17所示的那样，流过PMOS晶体管M1的电流IA与工作时钟频率成正比。因此，例如，工作时钟频率为“F1”时电流检测电路B17的电流检测电平ID设定为ID1，时钟频率为“F2”时电流检测电平ID设定为ID2。更具体地，如果内部电路B4以工作时钟频率为“F1”的第1工作模式工作，则中央处理单元B6在寄存器电路B16中设定示出第1工作模式下内部电路B4的消耗电流（IA1）的值。由此，生成与根据第1工作模式的电流检测电平“ID1”相应的基准电流Ix。而且，在切换成工作时钟频率为“F2”的第2工作模式时，中央处理单元B6在存器电路B16中设定示出第2工作模式下内部电路B4的消耗电流（IA2）的值。由此，生成与根据第2工作模式的电流检测电平“ID2”相应的基准电流Ix。
此外，内部电路B4的消耗电流根据有无协处理器B8执行数据处理而变化，所以响应协处理器B8执行数据处理的工作模式的切换而改变寄存器电路B16的设定值也是有效的。例如，在协处理器B8不执行密码运算操作的工作模式下，在寄存器电路B16中设定与低的电流检测电平对应的值，在协处理器B8执行密码运算操作的工作模式下，在寄存器电路B16中设定与高的电流检测电平对应的值。
因此，根据实施方式5的半导体器件，与实施方式1同样地，可以检测在内部电路中发生了闩锁等的异常，防止内部电路发生故障。而且，寄存器电路B16使电流检测电平调整变得容易。例如，通过像上述那样根据内部电路B4的工作模式调整电流检测电平，不管与工作模式相应的内部电路B4的消耗电流如何变化，都可以使流过PMOS晶体管M1的电流IA与电流检测电平ID的差维持在很小，可以抑制异常电流的检测灵敏度的波动。
（实施方式6）
图18是例示根据实施方式6的、接触用IC卡用的半导体器件的基本构成的框图。图18所示的半导体器件U6在内部电路B4中检测到异常电流时，停止内部电路B4与外部装置之间的通信。在图18中，对与半导体器件U1相同的构成要素赋予相同的附图标记，其详细说明省略。
图19是例示半导体器件U6的详细的内部构成的框图。为了清楚起见，图19示出电源端子P1、信号输入/输出端子PIO、调压器电路B1、电流检测电路B2、内部电路B4、控制电路B18、I/O电路B5和外部控制装置U20。外部控制装置U20控制对半导体器件U6的电源电压VCC的供给，与半导体器件U6的内部电路B4之间发送和接收信号，设置在半导体器件U6的外部。
内部电路B4与外部控制装置U20之间的通信经由I/O电路B5和控制电路B18进行。控制电路B18根据从电流检测电路B2输出的检测信号S1，控制是否许可内部电路B4与外部控制装置U20之间的通信。更具体地，如果检测信号S1不表示检测到异常电流（检测信号S1为低电平），则控制电路B18许可内部电路B4与外部控制装置U20之间的数据的发送和接收。这样，控制电路B18仅仅用作缓冲器，内部电路B4可以经由I/O电路B5和控制电路B18与外部控制装置之间发送和接收数据。更具体地，控制电路B18把从外部经由输入/输出端子PIO输入的数据信号的信号电平从外部电源电压VCC变换成内部电源电压VDD，并将其向内部电路B4输出。而且，控制电路B18把从内部电路B4输入的数据信号的信号电平从内部电源电压VDD变换成外部电源电压VCC，并将其经由I/O电路B5向信号输入/输出端子PIO输出。另一方面，如果检测信号S1表示检测到异常电流（检测信号S1为高电平），控制电路B18切断内部电路B4与外部控制装置U20之间的数据发送和接收，经由I/O电路B5向信号输入/输出端子PIO输出用来通知发生了异常电流的错误信号S4。由此，在异常电流流过内部电路B4时，可以停止内部电路B4与外部控制装置U20之间的通信，因此可以在异常状态下防止数据的不正当取得和篡改等。
而且，外部控制装置U20从信号输入/输出端子PIO接收错误信号S4时，外部控制装置U20停止对半导体器件U6供给电源电压VCC。由此可以避免异常电流持续流过半导体器件U6的状态，因此，可以防止内部电路B4发生故障，而且，与仅仅停止对内部电路B4供给电源相比，可以使整个系统转变到更安全的状态。而且，由于外部控制装置U20进行控制以使得停止对半导体器件U6供给电源，并在经过了预定的时间之后再次开始电源供给，可以使电源管理系统设计更容易。
（实施方式7）
图20是例示组装了具有异常电流检测的功能的半导体器件的控制系统的框图。图20所示的控制系统U30是例如用于汽车引擎控制的汽车控制系统。图20中，半导体器件U1A和多个半导体器件U1B，像前述的半导体器件U1至U6那样，是具有内部电路B4的异常状态检测功能的微控制器。下面，以半导体器件U1A、U1B是具有向外部通知检测到异常电流的功能的半导体器件U6为例进行说明。
在图20中，控制系统U30包括在模块板U22上设置的控制装置U21和座U23、U24。半导体器件U1A载置在座U23上。而且，半导体器件U1B分别载置在对应的座24中。在图20中，为了便于说明，例示一对半导体器件U1B和座24。半导体器件U1A、U1B与座U23、U24能装卸地连接，经由座U23、U24和模块板U22与控制装置U21电气连接。
控制装置U21控制对半导体器件U1A、U1B供给电源电压VCCA、VCCB，与半导体器件U1A、U1B的内部电路B4之间发送和接收信号。而且，控制装置U21把半导体器件U1A作为主终端来工作，把半导体器件U1B作为半导体器件U1A的备用（副终端）来工作，与各个终端之间发送和接收数据。而且，作为备用的半导体器件U1B的数量没有限制，可以为例如1个。
控制装置U21具有在半导体器件U1A中发生异常时，切换到半导体器件U1B并把半导体器件U1B作为主终端使用的功能。例如，如果控制装置U21起动，则控制装置U21开始经由在内部设置的I/O电路向半导体器件U1A供给电源电压VCCA，并与半导体器件U1A之间发送和接收数据信号S6A。与此同时，控制装置U21还开始向半导体器件U1B供给电源电压VCCB，与半导体器件U1B之间发送和接收数据信号S6B，以开始半导体器件U1A的备用操作。然后，如果构成半导体器件U1A的内部电路B4中发生了异常电流，则半导体器件U1A把作为表示异常状态的错误信号的数据信号S6A发送到控制装置U21，控制装置U21检测到半导体器件U1A的异常，并切换到半导体器件U1B作为主终端。此时，如果发生了异常的半导体器件U1A没有故障，控制装置U21可以通过暂时停止电源电压VCCA的供给并再次起动半导体器件U1A来使半导体器件U1A再次工作。也可以把再次起动的半导体器件U1A用作半导体器件U1B的备用。
因此，根据实施方式7的控制系统，在例如异常电流流过半导体器件U1A的内部电路时，控制装置U21不仅停止对内部电路供给电源，而且停止对整个半导体器件U1A供给电源，因此，可以避免异常电流持续流过半导体器件的状态，使整个系统转变到更安全的状态。而且，在作为主终端的半导体器件U1A陷入异常状态时，可以不停止系统而继续处理，由此可以实现更稳定的系统。而且，通过使半导体器件U1A、U1B与座U23、U24能装卸地连接，使得停止使用一度流过异常电流的半导体器件并替换成其它半导体器件变得容易，从使系统保持在安全状态的观点看来是特别有效的。
以上基于实施方式具体地说明了本发明人完成的发明，但当然本发明不限于此，在不脱离其精神和范围的前提下，可以做出各种变更和修改。
例如，可以取代半导体器件U1～U3、U5、U6中的电流检测电路B2而使用电流检测电路B15。例如，在半导体器件U5中应用电流检测电路B15时，通过根据寄存器电路B16的设定值来变更电阻R3的电阻值，可以像实施方式5那样调整电流检测电平。
也可以在半导体器件U2、U3中内置根据实施方式2的控制电路B13和根据实施方式3的控制电路B14。由此，可以在检测到异常电流时，停止供给工作时钟信号且还重置内部电路，可以更安全地停止内部电路。
也可以不仅在半导体器件U6中，而且在半导体器件U1～U5中追加向外部通知检测到异常电流的功能。
而且，也可以把检测到异常电流写入另行准备的存储装置。例如，在半导体器件U1中的内部电路中检测到异常电流时，控制电路B3使调压器电路B1停止工作，向在电源电压VCC下工作的锁存电路写入“1”。然后，在内部电路B4再次起动后，中央处理单元B6参照上述锁存电路，可以获知内部电路B4已陷入异常状态。
实施方式1至7例示出将半导体器件U1～U6应用于在接触用IC卡上组装的安全微控制器的情形，但不限于此，半导体器件也可以应用于在兼有接触型IC卡和非接触型IC卡的功能的双向IC卡上组装的安全微控制器。这样，对从向接触端子供给的电源电压生成内部电源电压的调压器电路追加根据实施方式的异常电流检测功能是特别有效的。此外，半导体器件也可以应用于汽车微控制器和认证安全微控制器。
用来检测内部电路的异常电流的电路不限于电流检测电路B2、B15、B19的电路构成，可以是能够检测内部电路B4的电源电流的任何其它的电路构成。

Claims (20)

1.一种半导体器件，包括：
基于从外部供给的电源电压生成内部电源电压的调压器单元；
在上述内部电源电压下工作的内部电路；
监测向上述内部电路供给的电源电流的电流检测单元；以及
用来控制上述内部电路的工作的控制单元，
其中，
上述内部电路包含用于执行程序的数据处理单元；
在上述电流检测单元检测到上述电源电流超过预定的阈值时，上述电流检测单元输出表示这一情况的检测结果；
上述控制单元根据上述检测结果限制上述内部电路的工作。
2.如权利要求1所述的半导体器件，其中，
上述调压器单元包括：
向上述内部电路供给上述内部电源电压的第1MOS晶体管，和
调整上述第1MOS晶体管的栅极电压以使上述内部电源电压保持恒定的放大器单元；
上述电流检测单元包括：
栅极电压与上述第1MOS晶体管的栅极电压相等的第2MOS晶体管，和
基于流过上述第2MOS晶体管的电流确定上述电源电流是否超过预定的阈值的确定单元。
3.如权利要求2所述的半导体器件，其中，
上述控制单元通过停止向上述内部电路供给电源来限制上述内部电路的工作。
4.如权利要求3所述的半导体器件，其中，
上述控制单元通过使上述调压器单元的工作停止预定的时间来停止向上述内部电路供给电源。
5.如权利要求3所述的半导体器件，
还包括：能够被上述数据处理单元存取、且其中设定有控制信息的寄存器单元；
其中，
上述确定单元根据上述寄存器单元中设定的所述控制信息来变更上述预定的阈值。
6.如权利要求5所述的半导体器件，其中，
上述数据处理单元根据上述内部电路的工作时钟频率来变更上述控制信息。
7.如权利要求5所述的半导体器件，其中，
上述数据处理单元包括：中央处理单元、存储单元和根据来自上述中央处理单元的指令执行信号处理的信号处理单元；
上述中央处理单元根据上述信号处理单元有无执行信号处理来变更上述控制信息。
8.如权利要求2所述的半导体器件，其中，
上述控制单元通过停止对上述内部电路供给工作时钟信号来限制上述内部电路的工作。
9.如权利要求2所述的半导体器件，其中，
上述控制单元通过重置上述内部电路来限制上述内部电路的工作。
10.如权利要求2所述的半导体器件，
还包括：用来发送和接收信号的通信端子；
其中，
上述控制单元根据上述检测结果来向上述通信端子输出表示发生异常的错误信号。
11.如权利要求10所述的半导体器件，其中，
上述控制单元通过切断上述内部电路经由上述通信端子进行的通信来限制上述内部电路的工作。
12.如权利要求2所述的半导体器件，其中，
上述第2MOS晶体管的电流能力比上述第1MOS晶体管的电流能力小。
13.如权利要求12所述的半导体器件，其中，
上述第1MOS晶体管和上述第2MOS晶体管包含具有预定的栅极长度和栅极宽度的单位MOS晶体管；
构成上述第2MOS晶体管的单位MOS晶体管的个数比构成上述第1MOS晶体管的单位MOS晶体管的个数少。
14.如权利要求13所述的半导体器件，其中，
构成上述第1MOS晶体管的单位MOS晶体管和构成上述第2MOS晶体管的单位MOS晶体管形成在同一元件形成区域内，以使得相对于各个单位MOS晶体管的栅极，漏极和源极配置在相同的方向上。
15.如权利要求14所述的半导体器件，其中，
构成上述第2MOS晶体管的单位MOS晶体管分散地配置在上述元件形成区域内。
16.如权利要求2所述的半导体器件，其中，
上述确定单元包括：
与上述第2MOS晶体管的漏极连接、生成与上述预定的阈值对应的基准电流的电流源，和
基于上述电流源和上述第2MOS晶体管之间的节点的电压，比较流过上述第2MOS晶体管的电流与上述基准电流的大小的比较电路；
在流过上述第2MOS晶体管的电流比上述基准电流大时，上述比较电路输出上述检测结果。
17.如权利要求2所述的半导体器件，其中，
上述确定单元包括：
把流过上述第2MOS晶体管的电流变换成电压的电阻元件，和
对由上述电阻元件变换的电压与和上述预定的阈值对应的基准电压进行比较的比较电路；
在上述变换的电压更大时，上述比较电路输出上述检测结果。
18.一种控制系统，包括：
如权利要求10所述的半导体器件，以及
控制装置，控制对上述半导体器件的电源电压供给，且在与上述半导体器件之间发送和接收信号；
其中，
在输出上述错误信号时，上述控制装置停止对输出上述错误信号的上述半导体器件供给电源。
19.如权利要求18所述的控制系统，
包括多个上述半导体器件；
其中，
上述半导体器件包括：作为主终端工作的第1半导体器件、和作为副终端工作的一个或多个第2半导体器件；
在从上述第1半导体器件输出上述错误信号时，上述控制装置使上述第2半导体器件中的1个作为主终端来工作。
20.如权利要求18所述的控制系统，
还包括：安装有多个上述半导体器件且把上述半导体器件电气连接到上述控制装置的座；
其中，
上述半导体器件能装卸地与上述座连接。
CN201310136758.3A 2012-04-20 2013-04-19 半导体器件和控制系统 Active CN103376815B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-096466 2012-04-20
JP2012096466A JP5939675B2 (ja) 2012-04-20 2012-04-20 半導体装置及び制御システム

Publications (2)

Publication Number Publication Date
CN103376815A true CN103376815A (zh) 2013-10-30
CN103376815B CN103376815B (zh) 2016-09-07

Family

ID=49379522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310136758.3A Active CN103376815B (zh) 2012-04-20 2013-04-19 半导体器件和控制系统

Country Status (3)

Country Link
US (1) US9472510B2 (zh)
JP (1) JP5939675B2 (zh)
CN (1) CN103376815B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105137160A (zh) * 2014-05-29 2015-12-09 英飞凌科技股份有限公司 电流或者电压的感测
CN106062653A (zh) * 2014-02-28 2016-10-26 三星电子株式会社 用于控制电流的方法和电子设备
CN107885270A (zh) * 2016-09-30 2018-04-06 三美电机株式会社 调节器用半导体集成电路
CN108138686A (zh) * 2015-10-28 2018-06-08 日立汽车系统株式会社 车载用半导体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2991083A1 (fr) * 2012-05-24 2013-11-29 St Microelectronics Grenoble 2 Procede et dispositif de protection d'un circuit integre contre des attaques par sa face arriere
US8892903B1 (en) * 2012-12-06 2014-11-18 Xilinx, Inc. Detection of power analysis attacks
DE102013112552B4 (de) * 2013-11-14 2017-05-24 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Sichern einer Schaltungsanordnung gegen wiederholte Lichtangriffe
TWI511400B (zh) * 2014-05-02 2015-12-01 Univ Nat Chiao Tung 可提升閂鎖防疫能力之主動式防護電路及主動防護環電路
US9704581B2 (en) * 2014-12-27 2017-07-11 Intel Corporation Voltage ramping detection
TWI667563B (zh) * 2017-04-10 2019-08-01 聯華電子股份有限公司 電壓調節電路
JP6953966B2 (ja) * 2017-09-29 2021-10-27 株式会社デンソー 電子制御装置及び電源装置
CN109686735A (zh) * 2018-12-27 2019-04-26 天津大学 一种提高电路抗闩锁能力的保护环结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1625723A (zh) * 2002-04-26 2005-06-08 株式会社瑞萨科技 半导体器件和集成电路卡
CN1739113A (zh) * 2003-01-14 2006-02-22 皇家飞利浦电子股份有限公司 用于检测伪造的和/或修改的智能卡的方法和终端
JP2009038186A (ja) * 2007-08-01 2009-02-19 Nec Electronics Corp 半導体装置
JP2009253297A (ja) * 2008-04-03 2009-10-29 St Microelectronics (Rousset) Sas レーザ攻撃から集積回路を保護するデバイス
CN101714220A (zh) * 2008-10-02 2010-05-26 株式会社瑞萨科技 半导体集成电路和使用它的ic卡
US20110148383A1 (en) * 2009-12-23 2011-06-23 Mullen Kevin R Power management control system and method
US20110156674A1 (en) * 2009-12-31 2011-06-30 Industrial Technology Research Institute Low dropout regulator

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255872A (ja) * 1995-03-16 1996-10-01 Mitsubishi Electric Corp 半導体集積回路の設計方法及び半導体集積回路装置及びプリント配線板アッセンブリ及びラッチアップ復旧方法
JP2002152026A (ja) * 2000-11-07 2002-05-24 Nec Eng Ltd 順次電源供給方式
JP2005295360A (ja) * 2004-04-02 2005-10-20 Toshiba Corp 電流検出回路およびそれを用いた半導体集積装置、レギュレータ装置
JP5080721B2 (ja) * 2004-09-22 2012-11-21 株式会社リコー 半導体装置及びその半導体装置を使用したボルテージレギュレータ
US20070091527A1 (en) * 2005-10-20 2007-04-26 Microchip Technology Incorporated Automatic detection of a CMOS circuit device in latch-up and reset of power thereto
US8004362B2 (en) 2006-08-23 2011-08-23 Nec Corporation Gate bias circuit
US8648645B2 (en) * 2010-05-25 2014-02-11 Oracle International Corporation Microprocessor performance and power optimization through self calibrated inductive voltage droop monitoring and correction
JP2012203673A (ja) * 2011-03-25 2012-10-22 Seiko Instruments Inc ボルテージレギュレータ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1625723A (zh) * 2002-04-26 2005-06-08 株式会社瑞萨科技 半导体器件和集成电路卡
CN1739113A (zh) * 2003-01-14 2006-02-22 皇家飞利浦电子股份有限公司 用于检测伪造的和/或修改的智能卡的方法和终端
JP2009038186A (ja) * 2007-08-01 2009-02-19 Nec Electronics Corp 半導体装置
JP2009253297A (ja) * 2008-04-03 2009-10-29 St Microelectronics (Rousset) Sas レーザ攻撃から集積回路を保護するデバイス
CN101714220A (zh) * 2008-10-02 2010-05-26 株式会社瑞萨科技 半导体集成电路和使用它的ic卡
US20110148383A1 (en) * 2009-12-23 2011-06-23 Mullen Kevin R Power management control system and method
US20110156674A1 (en) * 2009-12-31 2011-06-30 Industrial Technology Research Institute Low dropout regulator

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106062653A (zh) * 2014-02-28 2016-10-26 三星电子株式会社 用于控制电流的方法和电子设备
US9823676B2 (en) 2014-02-28 2017-11-21 Samsung Electronics Co., Ltd. Method and electronic device for controlling current
CN105137160A (zh) * 2014-05-29 2015-12-09 英飞凌科技股份有限公司 电流或者电压的感测
CN108138686A (zh) * 2015-10-28 2018-06-08 日立汽车系统株式会社 车载用半导体装置
CN108138686B (zh) * 2015-10-28 2021-03-12 日立汽车系统株式会社 车载用半导体装置
CN107885270A (zh) * 2016-09-30 2018-04-06 三美电机株式会社 调节器用半导体集成电路

Also Published As

Publication number Publication date
US20130278284A1 (en) 2013-10-24
JP2013225561A (ja) 2013-10-31
US9472510B2 (en) 2016-10-18
JP5939675B2 (ja) 2016-06-22
CN103376815B (zh) 2016-09-07

Similar Documents

Publication Publication Date Title
CN103376815A (zh) 半导体器件和控制系统
EP2966743B1 (en) Protection device and method for preventing power source voltage of microcontroller from dropping in electronic cigarette
US8766705B2 (en) Semiconductor integrated circuit and data processing system
US20110234307A1 (en) Countermeasure method and device against an attack by fault injection in an electronic microcircuit
US8453261B2 (en) Systems and methods for securing the power supply of command means of a microcircuit card in case of attack
KR20120062953A (ko) 해킹 검출 장치, 집적 회로 및 해킹 검출 방법
DE102011089352A1 (de) Überprüfung von Konfigurationsparametern
US11181566B2 (en) Detection circuit of electromagnetic fault injection and security chip
CN109492437B (zh) 具有用于检测对芯片的攻击的电路的芯片
CN107038130B (zh) 半导体装置以及半导体晶片的认证方法
KR20090010109A (ko) 신호 전송 라인에 대한 공격을 검출하는 센서
KR20150094595A (ko) 감소된 칩-상 노이즈를 갖는 메모리 디바이스
CN103427826B (zh) 输出电路
KR20120109849A (ko) 반도체 집적회로
US8854779B2 (en) Integrated circuit
US10101761B2 (en) Semiconductor device
JP6066554B2 (ja) ヒューズによって保護されたマイクロ回路カード
US7710762B2 (en) Device for protecting SRAM data
CN103137206A (zh) 反熔丝控制电路
US8711648B2 (en) Voltage generating system and memory device using the same
US9793895B2 (en) Electronic circuit, latch circuit, and external action detecting circuit
Lupena et al. Failure investigation of a die crack on a CMOS low dropout regulator device
US10886240B2 (en) Method for protecting an integrated circuit, and corresponding device
US10305470B1 (en) Circuit for recovering from power loss and electronic device using the same circuit and method thereof
CN114779113A (zh) 毛刺检测电路和毛刺检测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant