CN103369861A - 连片电路板以及连片电路板的制作方法 - Google Patents
连片电路板以及连片电路板的制作方法 Download PDFInfo
- Publication number
- CN103369861A CN103369861A CN2012101010016A CN201210101001A CN103369861A CN 103369861 A CN103369861 A CN 103369861A CN 2012101010016 A CN2012101010016 A CN 2012101010016A CN 201210101001 A CN201210101001 A CN 201210101001A CN 103369861 A CN103369861 A CN 103369861A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- connecting sheet
- board unit
- unit
- little
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本发明提供一种连片电路板的制作方法,其包括以下步骤:提供一第一连片电路板,所述第一连片电路板包括第一废料区及一电测不良的第一电路板单元;提供一第二连片电路板,所述第二连片电路板包括第二废料区及一电测良品的第二电路板单元,所述第二电路板单元与第一电路板单元形状相同;通过切割,在所述第一废料区上形成一切口并通过所述第一切口分离所述第一电路板单元,在所述第二废料区上切除与所述切口匹配的切除部从而分离所述第二电路板单元,将所述切除部连同所述第二电路板单元粘接于第一连片电路板的所述切口的上,形成第三连片电路板。本发明还提供一种上述方法得到的连片电路板。
Description
技术领域
本发明涉及电路板制作技术,尤其涉及一种连片电路板以及连片电路板的制作方法。
背景技术
通常,电路板的制作过程包括:制作一连片电路板,所述连片电路板为已经形成线路的电路板,所述连片电路板包括多个电路板单元、废料区及微连接区,电路板单元即在电路板完成后逐个分开并单独具有电路功能的区域,废料区即在电路板打件后需要去除的部分。其中,各所述电路板单元通过微连接区与废料区相连,各所述电路板单元包括至少一个打件区,该打件区用于贴装零件;在各所述电路板单元的打件区印刷锡膏;在印刷锡膏的打件区贴装零件;通过将所述微连接区断开,使贴装零件后的各所述电路板单元相互分开,形成电路板成品。如果各所述电路板单元中有电测不良品,则不需要在所述不良品上印刷锡膏以及贴装零件,以节约锡膏及零件,但因不良品的位置不定,需要根据每个连片电路板上不良品的位置将印刷锡膏的钢板的不同位置的开口遮蔽,另外,贴装零件时也需要根据每个连片电路板上不良品的位置调整贴装程序进行贴装,故上述操作会大大降低印刷锡膏及贴装零件的效率,为提高印刷及贴装效率,实际生产中通常会在所述不良品上也印刷锡膏以及贴装零件,显然,所述不良品在贴装零件之后也不能使用,因此,造成了锡膏及零件的浪费,并且不良品的数量越多,浪费越大。
发明内容
有鉴于此,有必要提供一种通过移植形成良品数量较多的连片电路板及其制作方法,以减少打件时由不良品引起的锡膏及零件的浪费。
一种连片电路板的制作方法,其包括以下步骤:提供一个第一连片电路板,所述第一连片电路板包括第一电路板单元、第三电路板单元及一个第一废料区,所述第一废料区包围所述第一电路板单元和第三电路板单元,在所述第一连片电路板内沿着所述第一电路板单元的边界形成有多个第一通孔,相邻的所述两个第一通孔之间形成一个第一微连接,所述第一电路板单元通过多个所述第一微连接与所述第一废料区相连,所述第一电路板单元为电测不良品,所述第三电路板单元为电测良品。提供一个第二连片电路板,所述第二连片电路板包括第二电路板单元以及一个包围所述第二电路板单元的第二废料区,在所述第二连片电路板内沿着所述第二电路板单元的边界形成有多个第二通孔,相邻的所述两个第二通孔之间形成一个第二微连接,所述第二电路板单元通过多个所述第二微连接与所述第二废料区相连,所述第二电路板单元为电测良品,所述第二电路板单元的形状与所述第一电路板单元的形状相同。在所述第一废料区内对应每个第一微连接形成一个第一切口以形成与对应的第一微连接相互连接的第一切除部,每个所述第一切口与对应的第一微连接相邻的两个第一通孔相互连通,从而使得第一电路板单元、第一微连接及第一切除部从第一连片电路板分离。在所述第二废料区内对应每个第二微连接形成一个第二切口以形成与对应的第二微连接相互连接的第二切除部,每个所述第二切口与对应的第二微连接相邻的两个第二通孔相互连通,从而使得第二电路板单元、第二微连接及第二切除部从第二连片电路板分离,形成的多个第二切除部与第一废料区中形成的多个第一切口一一对应匹配。及将多个第二切除部对应粘结于多个所述第一切口内,从而将分离的所述第二电路板单元粘结于分离了所述第一电路板单元后的第一连片电路板上,形成第三连片电路板。
一种连片电路板,其包括一个电路板单元、多个通孔、多个微连接以及一个废料区,所述废料区包围所述电路板单元,所述多个通孔相互分离地分布于所述电路板单元与所述废料区之间,每个微连接均形成于相邻的两个通孔之间,所述多个通孔和多个微连接共同限定出电路板单元的形状,在所述废料区内对应每个所述微连接均形成有一个切口,每个所述切口与对应的微连接相邻的两个通孔相互连通,每个微连接均向废料区方向延伸出一个切除部,形成的多个切除部分别与形成的多个切口对应且形状互补,所述多个切除部与所述多个切口对应粘结在一起。
本技术方案的连片电路板的制作方法具有如下优点:将一第二连片电路板中的电测为良品的电路板单元移植到一第一连片电路板中,使所述第一连片电路板中的良品电路板单元数量增加,可以减少打件时由不良品引起的锡膏及零件的浪费;并且所述多个第一切口设置于废料区上,可以起到增加接触面积以及更好的固定所述多个第二切除部的作用,增加其之间的结合力,防止打件时移植的电路板单元脱落。
附图说明
图1是本技术方案实施例提供的第一连片电路板的平面示意图。
图2是本技术方案实施例提供的第二连片电路板的平面示意图。
图3是图1中的第一连接体移除后的平面示意图。
图4是图2中的第二连接体分离后的平面示意图。
图5是本技术方案实施例提供的移植后的第三连片电路板的平面示意图。
主要元件符号说明
第一连片电路板 | 10 |
第一电路板单元 | 101 |
第二电路板单元 | 102 |
第一废料区 | 103 |
第二废料区 | 104 |
第一微连接 | 105 |
第二微连接 | 106 |
第一通孔 | 107 |
第二通孔 | 108 |
第二连片电路板 | 20 |
第三电路板单元 | 201 |
第四电路板单元 | 202 |
第三废料区 | 203 |
第四废料区 | 204 |
第三微连接 | 205 |
第四微连接 | 206 |
第三通孔 | 207 |
第四通孔 | 208 |
第一切口 | 120 |
第一切除部 | 130 |
第一端部 | 131 |
第二端部 | 132 |
第一连接体 | 13 |
第二连接体 | 23 |
第二切除部 | 230 |
第三端部 | 231 |
第四端部 | 232 |
第三连片电路板 | 30 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图及实施例对本技术方案提供的连片电路板及连片电路板的制作方法作进一步的详细说明。
所述连片电路板的制作方法包括以下步骤:
第一步,提供一个第一连片电路板10。
请参阅图1,图1为所述第一连片电路板10的平面图,所述第一连片电路板10外形为长方形,其包括一个第一电路板单元101、一个第二电路板单元102、一个第一废料区103、一个第二废料区104、四个第一微连接105以及四个第二微连接106。所述第一电路板单元101与所述第二电路板单元102均为方形且其各边均与所述第一连片电路板10的各边相平行,所述第一电路板单元101与第二电路板单元102并行排列。所述第一电路板单元101为电测良品,所述第二电路板单元102为电测不良品。所述第一废料区103包围所述第一电路板单元101,所述第二废料区104包围所述第二电路板单元102,所述第一废料区103及所述第二废料区104均为方框形且其共用一条状边110。所述第一电路板单元101与所述第一废料区103之间有四个第一通孔107以相互间隔,所述四个第一通孔107均呈L形,且围绕所述第一电路板单元101以共同限定出第一电路板单元101的形状,相邻的两个所述第一通孔107之间形成一条状的第一微连接105,所述四个第一微连接105用于所述第一电路板单元101与所述第一废料区103之间的互连,使所述第一电路板单元101与所述第一废料区103成为一个整体。所述第二电路板单元102与第二废料区104之间有四个第二通孔108以相互间隔。所述四个第二通孔108均呈L形,且围绕所述第二电路板单元102以共同限定出第二电路板单元102的形状。相邻的两个所述第二通孔108之间形成一条状的第二微连接106,所述四个第二微连接106用于所述第二电路板单元102与所述第二废料区104之间的互连。在本实施例中,所述第一连片电路板10作为接受移植电路板单元的电路板。
其中,所述第一连片电路板10也可以为单层或多层软性电路板,也可以为单层、双层或多层硬性电路板。需要说明的是,所述第一连片电路板10上电路板单元的数量不限。本实施例中仅以包括两个电路板单元进行举例,事实上一般而言连片电路板的数量为两个以上。本实施例中仅以两个废料区包围两个电路板单元为例,事实上所述两个废料区也是相连接的,并且也可以为一个废料区包围两个电路板单元,两个电路板单元之间通过微连接相连等。作为接受移植电路板单元的电路板,所述第一连片电路板10上电测不良品的数量需不少于一个,电测良品数量也不少于一个。优选的,电测良品的数量多于电测不良品的数量,以减少移植次数,提高移植的效率。所述第一电路板单元101及第二电路板单元102也可以为其他形状。所述微连接的数量也可以为其他,只要能将所述电路板单元及废料区之间连接起来即可。
第二步,请参阅图2,提供一个第二连片电路板20。所述第二连片电路板20与所述第一连片电路板10除电测测得的电连接状况不同外,其它基本相同。
所述第二连片电路板20包括一个第三电路板单元201、一个与第四电路板单元202、一个包围所述第三电路板单元201的第三废料区203、一个包围所述第四电路板单元202的第四废料区204、所述第三电路板单元201与第三废料区203之间的四个L形的第三通孔207、所述第四电路板单元202与第四废料区204之间的四个L形的第四通孔208、相邻两个所述第三通孔207之间形成的第三微连接205以及相邻两个所述第四通孔208之间形成的第四微连接206。所述第三微连接205将所述第三电路板单元201与所述第三废料区203连接,所述第四微连接206将所述第四电路板单元202与所述第四废料区204连接,其中,所述第三电路板单元201为电测不良品,所述第四电路板单元202为电测良品。在本实施例中,所述第二连片电路板20作为提供良品电路板单元的电路板。第四电路板单元202的形状与第二电路板单元102的形状相同,多个第四微连接206的形状与多个第二微连接106的形状对应相同,多个第四微连接206的位置与多个第二微连接106的位置一一对应。
其中,所述第二连片电路板20上电路板单元的数量也可以为两个以上,作为提供良品的电路板单元的电路板,所述第二连片电路板20上电测良品数量不少于一个,优选的,电测不良品的数量多于电测良品的数量,使其有作为提供良品的电路板单元的电路板的必要。当然,所述第二连片电路板20也可以与所述第一连片电路板10不同,有至少一个与第二电路板单元102相同的电路板单元即可。
第三步,请一并参阅图3,将所述第二电路板单元102与所述第二废料区104分离,以移除所述第二电路板单元102。
在所述第二废料区104内对应每个第二微连接106形成一个T字形的第一切口120,以形成与对应的第二微连接106相互连接的T字形的第一切除部130。每个第一切除部130包括相对的第一端部131和第二端部132。第一端部131与对应的第二微连接106相互连接,定义相邻两个所述第二通孔108之间的距离D为第二微连接106的宽度,第一端部131的宽度与第二微连接106的宽度相等,第二端部132的宽度大于第一端部131的宽度。每个所述第一切口120与对应的第二微连接106相邻的两个第二通孔108相互连通,使得第一切除部130与第二废料区104相互分离。所述四个第一切除部130与对应的所述四个第二微连接106相接,从而使四个所述第一切除部130与对应的四个第二微连接106以及所述第二电路板单元102形成一第一连接体13,将所述第一连接体13从所述第一连片电路板10上移除。
其中,切割的方式可以为激光切割、铣刀切割及冲型切割等;所述第一切除部130的形状也可以为其他形状,优选在所述第二微连接106的延伸方向上,所述第一切除部130与所述第二微连接106相连的第一端部131的尺寸小于所述第一切除部130远离所述第二微连接106的第二端部132的尺寸,如T字形体、L形体、台状体、瓣状体、水滴状体等。所述第一切口120的形状与所述第一切除部130的形状互补,对应所述第一切口120的形状也可以为其他形状。
第四步,请参阅图4,与第三步的方法相同,将所述第四电路板单元202与所述第四废料区204分离,以得到分离的所述第四电路板单元202。
与第三步的方法相同,从所述第二连片电路板20上的同样位置分割出一第二连接体23,所述第二连接体23包括四个T字形的第二切除部230、四个第四微连接206以及一所述第四电路板单元202,从而将所述第四电路板单元202分离。每个第二切除部230与对应的第一切除部130的形状相同,每个第二切除部230也包括相对的第三端部231和第四端部232,所述第三端部231与所述第四微连接206相连接。
可以理解,如果所述第二连片电路板20与所述第一连片电路板10不完全相同,但只要第二连片电路板20具有至少一个与第二电路板单元102相同的电路板单元,则也可依照步骤三的方法将第二连片电路板20的与第二电路板单元102相同的电路板单元分离。
第五步,请参阅图5,通过胶粘的方式将所述第一连接体13粘接在所述第一连片电路板10上,形成移植后的全良品的第三连片电路板30。
首先,将所述第一连片电路板10的四个第一切口120的切面上均涂布胶水;然后,将从所述第二连片电路板20上分离出来的所述第二连接体23置于所述第一连片电路板10上,使所述四个第二切除部230对应容置于所述四个第一切口120内,并使其切面均完全相贴合,从而使包含有所述第四电路板单元202的第二连接体23粘接在所述第一连片电路板10上;最后,固化所述胶水,得到包含第一电路板单元101及第四电路板单元202的第三连片电路板30,所述第一电路板单元101及第四电路板单元202均为电测良品。也即,所述第四电路板单元202移植到了第一连片电路板10中的第二电路板单元102的位置,形成第三连片电路板30。
其中,所述四个第一切口120及所述四个第二切除部230的T字形设计可以使所述四个第二切除部230分别卡合于所述四个第一切口120内,能够相互限位,故能够更好的固定在一起,并且所述四个第二切除部230自所述第四废料区204上切除。相较于现有技术中的自尺寸较小的微连接上切除,切断面的面积可以做的更大,能够进一步提高相互间的结合强度,当然,只要与所述第二微连接106连接的所述第一切除部130的最大宽度大于所述第二微连接106的宽度,则均可起到卡合于所述四个第一切口120内更好的固定的作用。
可以理解,如果第三电路板单元201是良品,而所述第四电路板单元202是不良品,也可以将第三电路板单元201移植到所述第二电路板单元102的位置,只要将切口的切面及切断位置与移除所述第二电路板单元102后的第一连片电路板10中的第一切口120的切面及切断位置相对应即可。
另外,所述胶水也可以涂布在所述第二切除部230的切面上。所述胶水也可以换做固态感压胶等。另外,如果所述第一连片电路板10包括两个以上的电测不良的电路板单元,所述第二连片电路板20仅有一个电测为良的电路板单元,则可以依照上述方法再从另外几个连片电路板上移植几个良品的电路板单元到所述第一连片电路板10上。
可以理解的是,对于本领域的普通技术人员来说,可以根据本发明的技术构思做出其它各种相应的改变与变形,而所有这些改变与变形都应属于本发明权利要求的保护范围。
Claims (10)
1.一种连片电路板的制作方法,其包括以下步骤:
提供一个第一连片电路板,所述第一连片电路板包括第一电路板单元、第三电路板单元及一个第一废料区,所述第一废料区包围所述第一电路板单元和第三电路板单元,在所述第一连片电路板内沿着所述第一电路板单元的边界形成有多个第一通孔,相邻的所述两个第一通孔之间形成一个第一微连接,所述第一电路板单元通过多个所述第一微连接与所述第一废料区相连,所述第一电路板单元为电测不良品,所述第三电路板单元为电测良品;
提供一个第二连片电路板,所述第二连片电路板包括第二电路板单元以及一个包围所述第二电路板单元的第二废料区,在所述第二连片电路板内沿着所述第二电路板单元的边界形成有多个第二通孔,相邻的所述两个第二通孔之间形成一个第二微连接,所述第二电路板单元通过多个所述第二微连接与所述第二废料区相连,所述第二电路板单元为电测良品,所述第二电路板单元的形状与所述第一电路板单元的形状相同;
在所述第一废料区内对应每个第一微连接形成一个第一切口以形成与对应的第一微连接相互连接的第一切除部,每个所述第一切口与对应的第一微连接相邻的两个第一通孔相互连通,从而使得第一电路板单元、第一微连接及第一切除部从第一连片电路板分离;
在所述第二废料区内对应每个第二微连接形成一个第二切口以形成与对应的第二微连接相互连接的第二切除部,每个所述第二切口与对应的第二微连接相邻的两个第二通孔相互连通,从而使得第二电路板单元、第二微连接及第二切除部从第二连片电路板分离,形成的多个第二切除部与第一废料区中形成的多个第一切口一一对应匹配;及
将多个第二切除部对应粘结于多个所述第一切口内,从而将分离的所述第二电路板单元粘结于分离了所述第一电路板单元后的第一连片电路板上,形成一第三连片电路板。
2.如权利要求1所述的连片电路板的制作方法,其特征在于,所述多个第一微连接与所述多个第二微连接均为条状。
3.如权利要求1所述的连片电路板的制作方法,其特征在于,定义相邻两个所述第一通孔之间的距离为所述第一微连接的宽度,与所述第一微连接相连接的所述第一切除部的最大宽度大于所述第一微连接的宽度。
4.如权利要求3所述的连片电路板的制作方法,其特征在于,所述第一切除部包括与所述第一微连接相连的第一端部和远离所述第一微连接的第二端部,所述第二端部的宽度大于所述第一端部的宽度。
5.如权利要求4所述的连片电路板的制作方法,其特征在于,所述第一切除部为T字形。
6.如权利要求1所述的连片电路板的制作方法,其特征在于,所述多个第二部与所述多个所述第一切口的粘接方式为通过胶水粘接。
7.如权利要求1所述的连片电路板的制作方法,其特征在于,所述第一连片电路板中所述第一电路板单元的数量大于所述第三电路板单元的数量。
8.一种连片电路板,其包括一个电路板单元、多个通孔、多个微连接以及一个废料区,所述废料区包围所述电路板单元,所述多个通孔相互分离地分布于所述电路板单元与所述废料区之间,每个微连接均形成于相邻的两个通孔之间,所述多个通孔和多个微连接共同限定出电路板单元的形状,其特征在于,在所述废料区内对应每个所述微连接均形成有一个切口,每个所述切口与对应的微连接相邻的两个通孔相互连通,每个微连接均向废料区方向延伸出一个切除部,形成的多个切除部分别与形成的多个切口对应且形状互补,所述多个切除部与所述多个切口对应粘结在一起。
9.如权利要求8所述的连片电路板,其特征在于,定义相邻两个所述通孔之间的距离为所述微连接的宽度,与所述微连接相连接的所述切除部的最大宽度大于所述微连接的宽度。
10.如权利要求9所述的连片电路板,其特征在于,所述切除部包括与所述微连接相连的第一端部和远离所述微连接的第二端部,所述第二端部的宽度大于所述第一端部的宽度。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101010016A CN103369861A (zh) | 2012-04-09 | 2012-04-09 | 连片电路板以及连片电路板的制作方法 |
TW101113260A TW201343025A (zh) | 2012-04-09 | 2012-04-13 | 連片電路板及連片電路板之製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101010016A CN103369861A (zh) | 2012-04-09 | 2012-04-09 | 连片电路板以及连片电路板的制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103369861A true CN103369861A (zh) | 2013-10-23 |
Family
ID=49370080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012101010016A Pending CN103369861A (zh) | 2012-04-09 | 2012-04-09 | 连片电路板以及连片电路板的制作方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN103369861A (zh) |
TW (1) | TW201343025A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200520641A (en) * | 2003-12-02 | 2005-06-16 | jin-quan Lai | Method for replacing inter-connected defective printed circuit boards |
CN101940076A (zh) * | 2007-11-27 | 2011-01-05 | 基摩·帕恩那恩 | 用于印刷电路板制作的面板化方法 |
US7874861B2 (en) * | 2009-06-30 | 2011-01-25 | Yihyung Technology Co., Ltd. | PCB connector |
-
2012
- 2012-04-09 CN CN2012101010016A patent/CN103369861A/zh active Pending
- 2012-04-13 TW TW101113260A patent/TW201343025A/zh unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200520641A (en) * | 2003-12-02 | 2005-06-16 | jin-quan Lai | Method for replacing inter-connected defective printed circuit boards |
CN101940076A (zh) * | 2007-11-27 | 2011-01-05 | 基摩·帕恩那恩 | 用于印刷电路板制作的面板化方法 |
US7874861B2 (en) * | 2009-06-30 | 2011-01-25 | Yihyung Technology Co., Ltd. | PCB connector |
Also Published As
Publication number | Publication date |
---|---|
TW201343025A (zh) | 2013-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3157414U (ja) | Led設置の基板 | |
JP6863458B2 (ja) | 積層型電子部品 | |
JP2012532465A (ja) | 少なくとも2つのプリント回路基板領域からなるプリント回路基板の製造方法、およびプリント回路基板 | |
CN104244594A (zh) | 一种规则排版的矩形内缩补强片制作方法 | |
CN104113993A (zh) | 连片电路板以及连片电路板的制作方法 | |
ATE487993T1 (de) | Verfahren zur herstellung von transponder umfassenden produkten | |
CN103369861A (zh) | 连片电路板以及连片电路板的制作方法 | |
CN205213161U (zh) | 多层基板 | |
CN103096641B (zh) | 连片电路板的制作方法 | |
CN103167745B (zh) | 连片电路板及连片电路板的制作方法 | |
CN103369862A (zh) | 连片电路板以及连片电路板的制作方法 | |
JPWO2017010228A1 (ja) | 樹脂基板、部品搭載樹脂基板およびその製造方法 | |
US8844123B2 (en) | Method of manufacturing a hollow surface mount type electronic component | |
CN104363718A (zh) | 软硬结合电路板的生产方法 | |
US11272611B2 (en) | Flexible circuit board with improved bending reliability and manufacturing method thereof | |
CN103732008A (zh) | 连片电路板以及连片电路板的制作方法 | |
JP5876658B2 (ja) | リジッドフレキシブル基板の製造方法 | |
CN103517586B (zh) | 软硬结合电路板及其制作方法 | |
CN108369971B (zh) | 用于生产功能模块的方法 | |
US9536824B2 (en) | Dual sided circuit for surface mounting | |
KR100423507B1 (ko) | 콤비형 아이씨카드의 제조방법 | |
JPH0918096A (ja) | 電子装置用基板編集体およびその分割方法 | |
CN111447750A (zh) | 一种超厚铜pcb制作方法 | |
JP5463435B1 (ja) | 製品シートのプリント配線板の差し替え方法 | |
CN103547082A (zh) | 电路板的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20131023 |