CN103368802A - 用于配置可编程的硬件的通信装置和方法 - Google Patents
用于配置可编程的硬件的通信装置和方法 Download PDFInfo
- Publication number
- CN103368802A CN103368802A CN2013101041945A CN201310104194A CN103368802A CN 103368802 A CN103368802 A CN 103368802A CN 2013101041945 A CN2013101041945 A CN 2013101041945A CN 201310104194 A CN201310104194 A CN 201310104194A CN 103368802 A CN103368802 A CN 103368802A
- Authority
- CN
- China
- Prior art keywords
- user
- communicator
- main frame
- slave
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/08—Configuration management of networks or network elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5603—Access techniques
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
本发明涉及一种通信装置,其被环形地构建并且具有至少两个用户装置。所述用户装置彼此串行连接,其中一个用户装置被构建为主机而其余用户装置被构建为从机,并且其中从机为此被构建为将数据包传送给一个或多个从机。每个从机都拥有移位寄存器。在通信装置中的至少一个用户装置包括可编程硬件部件并且在通信装置中的至少一个用户装置包括存储器装置。可编程硬件部件被构建为通过读取存储器装置的数据可以对可编程硬件部件进行配置。
Description
技术领域
本发明涉及一种用于配置或编程可编程的硬件的通信装置以及一种相应的方法。
背景技术
在许多网络中使用串行接口而非并行接口。原因在于降低构建技术和连接技术(例如管脚数目)的成本、简化系统设计以及通过并行使用串行接口实现传输数据带宽的可缩放性。
该趋势尤其是在消费电子(Consumer Electronics)领域中以大量串行接口标准呈现。这些串行接口标准通常用于与周边设备例如硬盘或显示器通信。然而除了少数管脚之外,这些接口还使用复杂协议,这些协议需要高的实施开销。为了例如在PC的主板上或在手持设备内在逻辑模块(IC)之间的数据传输,目前的接口将多个串行数据流(例如PCI-Express或Quickpath)聚束并且由此使系统设计员实现带宽的可缩放性。
在汽车技术领域中,串行接口(SPI,Serial Peripheral Interface)用于在控制设备中在可构建为集成电路(IC,Integrated Circuit)的逻辑模块之间传输数据。该标准描述了在被构建为主机的部件与被构建为从机的部件之间的双向、同步以及串行的数据传输。在此,接口在主机与从机之间包括至少三条线路,通常为两条数据线路和一条时钟线路。在有多个从机的情况下,部件中的每一个都需要由主机进行的附加的选择线路或选中线路。SPI接口能够实现菊链环(Daisy-Chain)或总线拓扑结构。
在少数情况下,SPI接口并不适于传输时间关键的激励信号,以便符合目前安全关键的应用例如ESP的实时要求。经常利用SPI接口还只是进行诊断和状态信息交换。时间关键的激励信号通常通过利用定时器单元和/或专用接口以高开销被传输给执行器和/或传感器的分析电路的激励部件。
在应用总线拓扑结构形式的SPI接口中,在较高数据率的情况下出现越来越差的信号完整性并且由于EMV特性差而出现高干扰影响。此外,只有发送信号与时钟信号同步地被传输,而接收信号的相位相同传输由于在从机中的内部延迟时间在高数据率的情况下愈发难以设计并且会在数据传输中引发错误。
在SPI接口在菊链环拓扑结构(即环形拓扑结构)中的应用中,形成非常高的等待时间,所以该形式目前并不能够有效地使用在汽车控制设备中。
在DE 10 2010 041427中公开了一种通信装置,其相对于已知通信装置具有明显优点。该通信装置环形地(优选以菊链环托盘结构形式)构建并且具有至少两个用户装置,所述用户装置彼此串行(优选通过点对点连接)连接。在用户装置之下有一个主机以及一个或多个从机。每个从机都具有移位寄存器,优选1位移位寄存器。由此,可以通过通信装置即通过环将数据从用户装置以一位的最小延迟从一用户装置传输到一用户装置。
数十年来,可编程逻辑部件(例如现场可编程门阵列,FPGA)用于原型构造到中等大小的系列生产。在此,可编程逻辑装置(硬件功能)借助配置即改变存储器元件中的内容来控制,在功能上进行设计。用于配置的数据从存储器部件(例如闪存存储器)读取并且供FPGA使用。FPGA本身(主机)控制该过程或通过外部控制器(例如微控制器,另外的可编程的部件)初始化和执行该过程。
根据现有技术,配置数据(比特流)通过串行接口(串行外围接口(Serial Peripheral Interface),SPI)或借助并行数据传输从存储器读取。在外部控制器的情况下,数据接着通过FPGA制造商特定的接口写入FPGA中。在此,需要至少一个时钟线路(Clock(时钟))、数据线路(Data(数据))和确认线路(确认或者就绪)。现在,如果将其他部件加入传输路径(例如第二存储器或多个FPGA),则必须将线路翻倍。
在US 7,265,578 B1中例如公开了一种用于通过SPI和JTAG进行系统内编程的方法。在US 7,554,357 B2中公开了对菊链环装置中的可编程逻辑部件的有效配置。
发明内容
本发明基于根据独立权利要求1所述的通信装置。这种通信装置优选环形地(优选以菊链环托盘结构形式)构建并且具有至少两个用户装置,所述用户装置彼此串行(优选通过点对点连接)连接。在此,一个用户装置优选被构建为主机而其余用户装置被构建为从机。尤其是,微控制器、逻辑模块和FPGA考虑作用主机,从机优选可以被构建为功能输出级。此外,主机被构建为将数据包传送给一个或多个从机,并且每个从机都拥有移位寄存器,数据包通过该移位寄存器被移位。这种装置能够实现每个用户装置仅需两个管脚/信号的传输方式并且此外能够实现在传输路径中引入其他部件。根据本发明,在通信装置中的至少一个用户装置是可编程的硬件部件(例如FPGA)而通信装置中的至少一个用户是存储器部件。在此,可编程的硬件部件被构建为使得其可以通过读取存储器部件的数据来配置。
此外,本发明基于一种根据独立方法权利要求所述的方法。为了配置可编程的硬件部件,多个用户装置可以布置在环形通信装置中并且彼此串行连接。优选地,一个用户装置优选被构建为主机而其余用户装置被构建为从机。主机将数据包传送给从机中的一个或多个,其中数据包在从机中通过移位寄存器移动。通信装置的用户装置的可编程硬件部件于是通过读取通信装置的用户装置的存储器装置的数据来配置。
从这种通信装置或从这种通信装置中执行的配置方法中得到了相对于用于配置可编程硬件部件的已知装置的许多优点。例如,该装置具有非常少量的线路(已从两个起可行),用于配置这种部件,这尤其在较复杂的系统情况下会带来开销和成本极大降低。此外,在配置链中的其他任何部件仅仅多产生一条线路。本发明也能够实现构建FPGA的可变的配置链。与通过SPI进行的配置相比,在多于两个的用户装置的情况下可以实现较高的数据率,此外在相同数据率和相同EMV特性的情况下实现了更长的线路路径。配置线路在此还可以在运行中为了输出传输的其他目的而被继续使用。带有浮置的配置控制器(配置主机)的装置(其在数据环中没有固定位置)也可以利用所提出的装置实现。
对于从属权利要求而言形成其他优点。
配置或编程的控制在所提出的通信装置中可以非常灵活地构建并且例如可以传输给特殊的配置主机,但也可以传输给具有要排至的或编程的硬件部件的用户装置。
当环形通信装置被用于配置(其中多个存储器装置(设置尤其分布到多个用户装置上)或尤其分布到多个用户装置上的多个可编程的硬件部件)时,对于环形通信装置而言形成由于与已知的系统相比非常低的线路数目而带来的特别的效率优点。相应地,在具有多个存储器装置和多个要配置的或编程的硬件部件的系统中,效率增益特别大。
控制配置或编程的主机可以永久地保留在系统中(并且在配置之后例如承担其他功能)或仅在配置阶段中使用在系统中并且在配置阶段之后从环中取出,该环于是又闭合。由此,实现了灵活使用配置主机,使得例如用于配置不同的硬件部件的配置主机可以反复使用在不同的环形装置中。
附图说明
图1示出了环形串行通信装置。
图2示出了具有带有可编程的硬件部件的主机和带有存储器装置的从机的设计用于配置可编程的硬件部件的通信装置。
图3示出了带有配置主机的设计用于配置可编程的硬件部件的通信装置。
图4示出了带有具有可编程的硬件部件的多个从机的设计用于配置可编程的硬件部件的通信装置。
图5示出了带有具有存储器装置的多个从机的设计用于配置可编程的硬件部件的通信装置。
图6示出了在配置阶段中的设计用于配置可编程的硬件部件的通信装置。
图7示出了在配置阶段之后的设计用于配置可编程的硬件部件的通信装置。
具体实施方式
首先,要描述所基于的串行以及环形通信装置。至少一个从机尤其是分立逻辑模块(ASIC)以及用于检验或控制和/或调节至少一个从机的主机尤其是逻辑模块如微控制器设置为该装置的用户装置。在此,能够以高数据率实现简单且成本低廉地实施到逻辑模块(即微控制器和/或ASIC),其中这种实施形式可以利用在印刷电路板上较少的连接线路和逻辑模块的较少的管脚即低构建和连接技术成本地实现。
用户装置在通信装置中以环形拓扑结构形式布置,由此用户装置通过点对点连接可以与最小数目的管脚连接。在环形拓扑结构中,最缓慢的用户装置确定了总线速度。必要时,可以将用户装置组合或分组成不同环,其中在这些环的每个中作为根据本发明的通信装置的独立实施形式可以实施根据本发明的方法的一个实施形式。如果多个功能组集成在控制设备中或微控制器与不同功能单元的至少一个ASIC通信,则相应的功能组典型地分别利用一个独立的环形布置。
微控制器通常作为主机起作用,由此不需要总线仲裁。因此,主机可以根据目前的SPI协议(其同样是主机-从机方案)循环地通过所谓的轮询来询问从机。
根据SPI标准可以进行同步数据传输。当然,数据和时钟不需要独立的线路。所设置的接口设置在数据信号内编码地传输时钟,例如8B/10B编码、曼切斯特编码或米勒编码或改型的频率调制。因此,对于低数据率,每个用户装置仅设置两个管脚,对于以前的和后续的用户装置各一条线路。对于高数据率设置利用每个用户装置四个管脚的差动传输,对于以前的或后续的用户装置各两条线路。通过编码地传输时钟信息除了降低成本之外还可以实现在用户装置之间的传输路径上在时钟与数据之间不出现延迟。系统时钟通过主机预给定,并且所有从机借助各自的本地时钟恢复模块来同步,例如通过锁相环或借助利用相应同步对消息信号过采样。
在传输开始时的初始化期间,主机从第一接口开始将同步信号例如中间帧符号发送给在例如被构建为环的通信装置中的第一从机,其中数据包从第一接口发出。一旦第一从机(即接收器)的系统时钟在相位上与主机一致,则同步信号开始转发给接下来的从机。该过程继续遍历整个通信装置。在例如被构建为环的通信装置中的所有从机进行同步之后,主机中的接收器(通常为第二接口)可以被采用,利用该接收器来接收数据包。由于在主机中未知的在通过环传输数据帧或空帧时的延迟和与此联系的相对于各自的系统时钟的相位偏移,在初始化的最后步骤中也在主机中进行相位跟踪。在主机的接收器中也跟踪相位之后,所有用户装置同相位并且现在可以同步传输数据包。
为了避免由于持续重新同步引起的从机中的时钟恢复模块的频率波动,在所谓的持续运行中可以使用连续地传输数据并且因此连续地传输数据包。由此,首先取消了在数据包开始时同步模式的开销,其与连续传输模式(所谓的连续传输模式(Continuous Transmission Mode))相反在分组传输(所谓的突发传输模式(Burst Transmission Mode))是必需的。由于连续不同的可能性,从机也不需要其他系统时钟,该系统时钟在已知的系统中通常除了通信接口之外必须额外输送。以此可以使用其他线路和管脚。可选地,持续运行设置使用扩频方法或者扩频来改善EMV特性。此外,也可以应用分组传输(所谓的突发传输模式),尽管由此可能需要附加的线路来将系统时钟从主机传输到从机。
在另外的扩展方案中,参与通信的用户装置具有移位寄存器。在此,对移位寄存器进行自动时钟控制,其中借助时钟恢复模块相对主机的时基的时钟,该主机被构建为微控制器。移位寄存器利用时钟的时钟信号自动地传输数据。由于位可被单独处理,所以实现每个用户装置一个位持续时间的最小等待时间。直至带有消息的数据包被传输遍历该环而形成的等待时间因此是小的,由此可以保证通信装置的实时性能。通过将消息最小延迟至少一个时钟,在每个用户装置中还进行信号传播,即所谓的位重塑,其可以实现电平和/或时间相关。
在通信装置中,用户装置的寻址优选并不通过单独的选择信号,而是通过在被构建为数据帧或空帧的数据包内进行寻址来进行。为了检测在连续数据流中的地址字段,添加中间帧符号,其在构型上对应于数据包的起始符号以及结束符号。
中间帧符号也可以视为数据帧的报头,由此从机可以针对即将到来的数据进行同步。为此,进行帧的同步,由于对于每个用户装置而言已知了在中间帧符号之后始终传输数据。中间帧符号也可以用于转换可变的数据长度。
主机可以通过寻址与从机交谈并且通过相应指令写入或读取数据。
利用所描述的接口可以执行在不同帧长度之间的切换。只要选择固定的帧长度,则在大帧中可能没有数据包被传输。在此情况下,需要用伪数据填充数据帧。同样可以实现可变的帧长度,其中在从机中的数据寄存器的长度可以彼此无关,因为不相关的数据帧只是分别被转移。
在可变的帧长度的情况下,从机可以通过空帧利用请求通知主机,要由从机传输有效数据,据此有效数据接着由主机通过发送合适长度的数据帧来调取。
从机通过空帧获取其与在环中的位置相对应的地址。空帧由主机以地址值0x00发送,其中每个从机将该地址值提高值0x01并且将接收到的值存储在其地址寄存器中。由此利用空帧的发送进行间接地址分配。根据在环中的位置,从机可以修改在空帧中分配给其的中断位并且因此将中断请求传送给主机。
从机可以通过空帧将中断(或Unterbrechung)例如软中断发送给主机并且等待主机在接下来的循环中将合适的数据帧发给该从机。数据帧设置有被置位的预留标记和从机地址。在数据帧的内容中现在例如可以再次有用于读取寄存器的指令,据此从机接着复制数据帧中已有的信息。
为了在通信的变型方案中触发该信令,借助从机在通信装置中的位置来定从机的优先级。在此,在接口的一个扩展方案中,从机可以通过将分配给其的位置位而将该信令传送给主机。在中间帧符号和预留标记之后根据作为在通信装置中的用户装置的从机的数目是多个位,其至少与通信装置中的可触发中断的用户装置的数目(通常为从机的数目)等大。从主机仅接收数据并且不提供消息给主机的用户装置因此不具备中断能力并且因此将空帧忽略。因此,对于这类用户装置而言也不需要在空帧中保持中断位。只要由具有中断能力的用户装置要触发中断,则该用户装置将分配给其的位置位。中断处理的定优先级现在可以在主机(微控制器)中进行。
在另一扩展方案中,同样可以添加错误校正。如果通信装置环形地构建,则该通信装置基于环形拓扑结构设计为使得主机在传输遍历环之后将接收到的消息与其原始发送的消息比较并且因此可以推断出无错误或有错误的传输。通常,对请求的应答由从机直接发给主机,以便保证该系统的更好的充分利用。可替选地,根据SPI通信的目前的扩展方案,从机的应答也可以首先利用紧接着寻址到其的数据包来进行。可选地,循环冗余校验(Cyclic Redundancy Check, CRC)可以作为检验和方法执行或可以将奇偶校验添加在数据帧中并且进行接收的用户装置在其应答结束时对接收进行签收(Acknowledge)。
可选地,数据的传输可以如下地进行,在接下来的数据帧发送之前,带有数据的消息(其通常在数据帧中被提供并且从发送器(即主机)出发被传输完全遍历该环)在主机中又被解码。可替选地,连续的数据位流可以被选择,即接下来的数据帧的发送紧接着接收到以前的消息地进行而不是接收到以前的消息之后才进行。在此情况下,在协议中通过仲裁保证了从机的软中断在主机寻址冲突时(即在从机的软中断处理之前主机还与该从机交谈)被正确地处理。这种情形是可靠的并且对所描述的位传输层的构造没有任何影响。
可选地,在主机中实施附加的逻辑模块以便将所接收到的数据例如传感器数据直接写入存储器中。此外,可以使从机的轮询自动化。由此,减小了软件交互,这使得减轻中央计算单元(CPU)的负荷。此外,在微控制器(主机)的存储器中的ASIC(从机)的寄存器可以被透明地(transparent)存储。可能的HW模块在现有技术中作为DMA、转移单元或消息盒而已知。
在本发明的范围中所设置的用于用户装置的接口可以用于应用于汽车领域中。根据已知的标准如HC(内置集成电路(Inter-Integrated Circuit))和SPI(串行外围接口(Serial Peripheral Interface)),所述的接口同样可以通用地使用并且因此并不限于使用在汽车领域或者甚至控制设备(ECU)。
根据本发明的通信装置被构建为执行所介绍的方法的所有步骤。在此,该方法的各个步骤也可以由该通信装置的各个部件(通常为用户装置)来执行。此外,该通信装置的功能或该通信装置的各部件的功能可以转换为该方法的步骤。此外,可能的是,将该方法的步骤实现为该通信装置的至少一个部件或整个通信装置的功能。
为了配置可编程的硬件部件(尤其FPGA)选择串行传输方式。传输路径设计为环形结构(如上面所描述的那样)。时钟如上面所描述的那样并非独立地传输而是包含在数据信号中。数据与时钟一起相继地被发送给所有用户装置。在用户装置到用户装置的环中,数据经过这些用户装置。通过数据传输的环性结构在此尤其也取消了明确的确认线路。在环中的数据传输可以向前或向后、双工或半双工地进行。
在图1中示出了简单实施形式的相应环形的通信装置。该通信装置具有主机1以及从机2-4。主机1拥有寄存器11以及时钟装置12。从机2、3、4拥有移位寄存器21、31或41。也代表其余从机2和3,针对更为详细地示出的从机4还标明了时钟恢复装置42,通过该始终恢复装置可以恢复主机1的时钟装置12的时钟。包括数据包的数据流5通过箭头示出,其中数据包在通信装置中被传输。如在图1中所标明的那样,数据流在从机2、3、4中经过移位寄存器21、31、41。在此情况下优选涉及1位移位寄存器,使得对于数据流5分别形成一位的非常小的延迟。
图2示出了用于配置或编程带仅仅两个线路的可编程硬件部件的通信装置的第一实施形式。在此情况下,通信装置仅具有两个用户装置201和202。用户装置201是该装置的主机,其具有时钟装置12和寄存器11。在该实施形式中,主机201同样包括(未明确示出的)可编程的硬件部件,尤其是FPGA。第二用户装置202是从机并且在该实施形式中包括(未明确示出的)存储器装置。用户装置201的可编程的硬件部件被构建为使得其可以通过读取用户装置202的存储器装置的数据来配置。在该扩展方案中,用户装置201是主机并且因此控制配置。数据流5又通过箭头示出。
在图3中示出了用于配置或编程可编程的硬件部件(在该情况下具有三个线路)的通信装置的另一可能的扩展方案。用户装置301是该装置的主机,并且具有时钟装置12以及寄存器11。这两个从机302和303具有移位寄存器21和31。在该扩展方案中,从机302具有(未明确示出的)可编程的硬件部件。从机303具有(未明确示出的)存储器装置。主机301被构建为配置主机,其包括装置,通过读取从机30的存储器装置的数据来配置或编程用户装置302的可编程的硬件部件。在该扩展方案中,于是既不将带有可编程硬件部件302的用户装置也不将带有存储器装置303的用户装置设置为主机,而是设置独立的配置主机。数据流5又通过箭头示出。
如果必须在各种用户装置中配置多个可编程硬件部件(例如在制造中的工厂配置时或在系统中有多个FPGA的情况下),这在所提出的布置中有效地对于每个新用户装置利用仅仅一个多线来实现。图4示出了带有寄存器11和时钟装置12的用户装置401(其用作主机)以及带有移位寄存器21-61的用户装置402-406,其被构建为从机。数据流5又通过箭头示出。在该实施形式中,从机403-405具有(未明确示出的)可编程硬件部件。从机402具有(未明确示出的)存储器装置。在该实施形式中,用户装置401与图3的用户装置301类似地被构建为配置主机。该用户装置现在包括装置,通过读取用户装置402的存储器装置的数据来配置或编程用户装置403-406的一个、多个或所有可编程的硬件部件。
同样,该装置也可以特别有利地利用多个用户装置来实现,所述用户装置具有存储器装置,所述存储器装置具有用于配置或编程环形通信装置的一个或多个另外的用户装置的一个或多个可编程的硬件部件的数据。这例如可以出于可靠性或安全性原因而是有利的,例如通过将对配置所需的数据冗余存储在存储器装置中的多个存储器装置中。这样的实施形式在图5中示出。在此,用户装置501被构建为带有寄存器11和时钟装置12的主机并且还具有(未明确示出的)可编程的硬件部件。这两个其余的用户装置502和503具有移位寄存器21和31并且还分别包括(未示出的)存储器装置。数据流5又通过箭头示出。在该实施形式中,带有可编程硬件部件的用户装置501又通过从用户装置502和/或用户装置503的存储器装置读取数据来控制可编程硬件部件的配置。对所示的实施形式可替选地,多个用户装置(其分别具有存储器装置)也可以实现在一个共同的IC(电路)上,即一个IC因此具有多个存储器装置。一个用户装置也可以具有多个存储器装置。
一般而言,针对两个在图4和图5中所示的变型方案可以实现所有可能的变型方案,其以所描述的环形布置不仅具有带有存储器装置的多个用户装置而且具有带有可编程硬件部件的多个用户装置。恰好对于这种较复杂的系统而言,所描述的装置相比于已知的系统是特别资源高效的(由于数据线路非常少)。
在目前的附图中示出了如下扩展方案,其中具有可编程硬件部件的用户装置用作主机或其中特定用户装置被构建为配置主机。在所提出的通信装置中也可能改变主机功能。相应的装置在图6和图7中示出。
在图6中示出了配置阶段中的装置,在配置阶段中用户装置601被构建为特定的配置主机。该用户装置包括寄存器11和时钟装置12。第二用户装置602包括移位寄存器31和(未明确示出的)存储器装置,用户装置603包括移位寄存器41、时钟装置612和(未明确示出的)可编程硬件部件。在环中也可以存在其他用户装置,而在图6中仅仅示出了具有所描述的三个用户装置的一部分。用户装置通过通信连接605彼此连接,数据流可以经过所述用户装置。虚线所示的区段表示未闭合的或在该阶段中不存在的连接。在所示的配置阶段中,用户装置602和603用作从机,配置主机601通过读取用户装置602的存储器装置的数据控制用户装置603的可编程硬件部件的配置或编程。
在图7中示出了在配置阶段之后稍后的阶段中的图6的环形通信装置的相应部分。用户装置701-703对应于图6的用户装置601-603,寄存器11、21、33和时钟装置12对应于图6的相应寄存器和时钟装置,同样通信连接705对应于图6的通信连接605。与图6相比,用户装置701不再布置在环形通信装置中(通过虚线示出)并且因此也不用作其主机。主机功能在该阶段中通过用户装置703承担,该用户装置703具有(未明确示出的)可编程硬件部件。在该阶段中因此可以配置,同样不仅通过特定配置主机(701)来控制,而且通过用户装置703来控制。配置或编程又可以通过读取用户装置703的存储器装置的数据来进行。其他在部分中未示出的用户又可以设置在环形的装置中。
于是,如果不想将配置控制器或配置主机持久地保持在系统中,则可以将可编程硬件装置尤其是FPGA通过在数据环中包含的控制器来配置并且在配置之后移除该控制器。该环可以毫无问题地又闭合(例如通过焊接桥路或通过数据环的管道)。用于配置的主机于是也不必固定地限定,其可以在运行中改变。主机在环中的位置也可以相应地改变。
对移除控制器可替选地,该控制器也可以在配置阶段之后保留在环中并且在那里例如也承担其他任务(多功能适配器)。由此,原则上任意为此所构建的用户装置都可以用作配置控制器和由此用作配置控制器,与其在环中的位置无关。
在图1-7中示出的通信装置根据上面所描述的环形串行通信装置来实施。数据的通信、用户装置的寻址等等同样根据上述实施形式来进行。针对所有实施例,用户装置在此如在附图中所示的那样分别通过单IC芯片来实现,或可替选地通信装置的多个或所有用户装置以一个共同的IC来实现。
在所有所示的实施形式中,可以实现的是:可编程硬件装置或包括可编程硬件装置的用户装置通过消息而置于待机或睡眠模式中并且通过至该接收器的另一消息又被激活。
所提出的接口不仅可以是配置控制器和/或可编程硬件部件的自由编程的接口。接口而且可以固定地实施为半导体电路并且包含在配置控制器和/或可编程硬件部件中。在正常运行中可以将配置接口用作正常的数据接口。
Claims (11)
1.一种通信装置,
该通信装置被环形地构建并且具有至少两个用户装置(201,202),所述用户装置彼此串行连接,一个所述用户装置(201)被构建为主机而其余所述用户装置(202)被构建为从机,其中为此主机被构建为将数据包传送给一个或多个从机,并且其中每个从机拥有移位寄存器(21),其特征在于,
通信装置中的至少一个用户装置(201)包括可编程硬件模块,通信装置中的至少一个用户装置(202)包括存储器装置并且所述可编程硬件部件被构建为其能够通过读取存储器装置的数据而被配置。
2.根据权利要求1所述的通信装置,
其中所述可编程硬件部件具有可编程逻辑装置尤其是现场可编程门阵列。
3.根据权利要求1所述的通信装置,
其中带有所述可编程硬件部件的用户装置(201)是主机。
4.根据权利要求1所述的通信装置,
其中带有所述可编程硬件部件的用户装置是从机。
5.根据前述权利要求之一所述的通信装置,
其中所述主机对配置进行控制。
6.根据前述权利要求之一所述的通信装置,
其中在环形通信装置中的多个用户装置具有可编程硬件部件。
7.根据前述权利要求之一所述的通信装置,
其中在环形通信装置中的多个用户装置具有存储器装置。
8.一种用于配置可编程硬件部件的方法,
其中至少两个用户装置(201,202)布置在环形通信装置中,并且彼此串行连接,其中一个所述用户装置(201)被构建为主机而其余所述用户装置(202)被构建为从机,其中主机被构建为将数据包传送给一个或多个从机,并且其中在从机中的数据包经过移位寄存器移动,其中通信装置的用户装置(201)的可编程硬件部件通过读取通信装置的用户装置(202)的存储器装置的数据来进行配置。
9.根据权利要求8所述的方法,
其中具有可编程硬件部件的用户装置作为主机对配置进行控制。
10.根据权利要求8所述的方法,
其中在主机的配置阶段中,主机通过布置在环形通信装置中的配置部件来实现并且对配置进行控制。
11.根据权利要求10所述的方法,
其中在配置阶段之后,将配置部件从环形通信装置移除并且将环形通信装置的另一用户用作主机。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102012205160A DE102012205160A1 (de) | 2012-03-29 | 2012-03-29 | Kommunikationsanordnung und Verfahren zur Konfiguration programmierbarer Hardware |
DE1020122051600 | 2012-03-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103368802A true CN103368802A (zh) | 2013-10-23 |
Family
ID=49154720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2013101041945A Pending CN103368802A (zh) | 2012-03-29 | 2013-03-28 | 用于配置可编程的硬件的通信装置和方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20130262610A1 (zh) |
KR (1) | KR20130111391A (zh) |
CN (1) | CN103368802A (zh) |
DE (1) | DE102012205160A1 (zh) |
FR (1) | FR2988934A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108418739A (zh) * | 2018-02-09 | 2018-08-17 | 浙江大学 | 一种基于spi的令牌环组网方法 |
CN118072796A (zh) * | 2024-03-12 | 2024-05-24 | 北京中科昊芯科技有限公司 | 一种对Flash存储器进行编程管理的装置及方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013225882A1 (de) | 2013-12-13 | 2015-06-18 | Robert Bosch Gmbh | Master-Slave-Kommunikationssystem mit Standbybetrieb |
CN111371529B (zh) * | 2018-12-26 | 2022-11-29 | 深圳市优必选科技有限公司 | 一种编码分配方法、装置、主控设备及存储介质 |
CN115022211B (zh) * | 2022-04-20 | 2023-10-20 | 武汉梦芯科技有限公司 | 一种系统级芯片及串行通信方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5793946A (en) * | 1996-03-12 | 1998-08-11 | Varis Corporation | Run-time diagnostic system |
US7554357B2 (en) * | 2006-02-03 | 2009-06-30 | Lattice Semiconductor Corporation | Efficient configuration of daisy-chained programmable logic devices |
CN101706762A (zh) * | 2009-11-26 | 2010-05-12 | 北京航空航天大学 | 一种智能型信号转接系统 |
US20100225948A1 (en) * | 2009-03-05 | 2010-09-09 | Canon Kabushiki Kaisha | Image processing apparatus with a reconstruction circuit, and control method for image processing apparatus |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4848130B2 (ja) * | 2002-06-21 | 2011-12-28 | トムソン ライセンシング | 共有構成レポジトリを有するブロードキャスト・ルータ |
US8200789B2 (en) * | 2004-10-12 | 2012-06-12 | International Business Machines Corporation | Method, system and program product for automated topology formation in dynamic distributed environments |
US7265578B1 (en) | 2005-04-04 | 2007-09-04 | Lattice Semiconductor Corporation | In-system programming of non-JTAG device using SPI and JTAG interfaces of FPGA device |
US8125243B1 (en) * | 2007-03-12 | 2012-02-28 | Cypress Semiconductor Corporation | Integrity checking of configurable data of programmable device |
JP5531655B2 (ja) * | 2010-02-08 | 2014-06-25 | 富士通株式会社 | シリアルデータ受信回路装置及びシリアルデータ受信方法 |
DE102010041427A1 (de) | 2010-09-27 | 2012-03-29 | Robert Bosch Gmbh | Verfahren zum Übertragen von Daten |
-
2012
- 2012-03-29 DE DE102012205160A patent/DE102012205160A1/de not_active Withdrawn
-
2013
- 2013-03-22 FR FR1352584A patent/FR2988934A1/fr not_active Withdrawn
- 2013-03-28 CN CN2013101041945A patent/CN103368802A/zh active Pending
- 2013-03-28 KR KR1020130033311A patent/KR20130111391A/ko not_active Application Discontinuation
- 2013-03-29 US US13/853,358 patent/US20130262610A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5793946A (en) * | 1996-03-12 | 1998-08-11 | Varis Corporation | Run-time diagnostic system |
US7554357B2 (en) * | 2006-02-03 | 2009-06-30 | Lattice Semiconductor Corporation | Efficient configuration of daisy-chained programmable logic devices |
US20100225948A1 (en) * | 2009-03-05 | 2010-09-09 | Canon Kabushiki Kaisha | Image processing apparatus with a reconstruction circuit, and control method for image processing apparatus |
CN101706762A (zh) * | 2009-11-26 | 2010-05-12 | 北京航空航天大学 | 一种智能型信号转接系统 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108418739A (zh) * | 2018-02-09 | 2018-08-17 | 浙江大学 | 一种基于spi的令牌环组网方法 |
CN118072796A (zh) * | 2024-03-12 | 2024-05-24 | 北京中科昊芯科技有限公司 | 一种对Flash存储器进行编程管理的装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
US20130262610A1 (en) | 2013-10-03 |
DE102012205160A1 (de) | 2013-10-02 |
KR20130111391A (ko) | 2013-10-10 |
FR2988934A1 (fr) | 2013-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8885645B2 (en) | Method for transmitting data | |
US20220342841A1 (en) | Die-to-die adapter | |
CN103368803A (zh) | 调试或编程通信装置一或多个用户装置的方法和通信装置 | |
JP2019508915A (ja) | メッセージングおよび入出力転送インターフェースのための最適レイテンシパケタイザ有限ステートマシン | |
US9672182B2 (en) | High-speed serial ring | |
CN103368802A (zh) | 用于配置可编程的硬件的通信装置和方法 | |
CN104322033A (zh) | 使用第二协议的扩展功能结构来控制第一协议的物理链路 | |
US8463962B2 (en) | MAC and PHY interface arrangement | |
US8006008B2 (en) | Apparatus and method for data processing having an on-chip or off-chip interconnect between two or more devices | |
KR20160077189A (ko) | 다수의 슬레이브 디바이스 식별자들을 갖는 카메라 제어 슬레이브 디바이스들 | |
CN103890745A (zh) | 集成知识产权(Ip)块到处理器中 | |
TWI516942B (zh) | 分配位址至互連上之裝置 | |
US10210128B2 (en) | Redirection of lane resources | |
JP2016529844A (ja) | 構成可能なクロックツリー | |
CN115391261A (zh) | 高速外围组件互连装置以及包括其的计算系统 | |
TW201921260A (zh) | 在i3c多線匯流排上之奇偶校驗位元位置 | |
US8612663B1 (en) | Integrated circuit devices, systems and methods having automatic configurable mapping of input and/or output data connections | |
JP2008187711A (ja) | 2つのエンティティ間の通信ゲートウェイ | |
US20140365629A1 (en) | Information processing system | |
US20230315591A1 (en) | PCIe DEVICE AND COMPUTING SYSTEM INCLUDING THE SAME | |
KR20080043983A (ko) | 서로 다른 동작 주파수로 동작하는 프로세서 시스템 간에통신할 수 있는 통신 시스템 및 통신 방법 | |
CN104253731A (zh) | 用于运行通信装置的方法 | |
CN104253730A (zh) | 用于运行通信装置的方法 | |
CN104253732A (zh) | 用于运行通信装置的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20131023 |
|
WD01 | Invention patent application deemed withdrawn after publication |